![Page 1: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/1.jpg)
LógicaSecuencial
Circuitos Digitales,2º de Ingeniero de Telecomunicación
ETSIT — ULPGC
![Page 2: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/2.jpg)
Componentes secuencialesContienen elementos de memoriaLos valores de sus salidas dependen de los valores en sus entradas y de los valores almacenados en los elementos de memoriaLos valores almacenados en los elementos de memoria definen el estado del circuito secuencialEjemplo: contestador telefónico que responde tras cuatro timbres de llamada
![Page 3: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/3.jpg)
Componentes secuenciales
Los componentes secuenciales se dividen en: Asíncronos
Su salida y su estado se puede alterar en cuanto cambien los valores de sus entradas
Síncronos Su salida y su estado se alteran, si acaso, sólo
en determinados instantes definidos a partir de una señal de reloj
![Page 4: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/4.jpg)
Señal de reloj
Período de reloj Tiempo entre transiciones sucesivas en la
misma dirección
Frecuencia de reloj Inversa del período de reloj
![Page 5: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/5.jpg)
Señal de reloj
Ancho del pulso Intervalo de tiempo en el que la señal de
reloj vale 1
Rendimiento de ciclo Relación entre el ancho del pulso (lo que
está la señal a 1) y el período
![Page 6: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/6.jpg)
Señal de relojCircuito activo a nivel alto Si reacciona ante la señal de reloj a valor 1
Circuito activo a nivel bajo Si reacciona ante la señal de reloj a valor 0
Circuito activo por flanco de subida Si reacciona ante la transición de la señal de
reloj de 0 a 1
Circuito activo por flanco de bajada Si reacciona ante la transición de la señal de
reloj de 1 a 0
![Page 7: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/7.jpg)
Báscula (o latch) RS−implementación con NOR−
�
Dos estados del latch : Estado de set (con Q = 1) Estado de reset (con Q = 0)
Esquemático
![Page 8: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/8.jpg)
Báscula (o latch) RS−implementación con NOR−
Esquemático
Tabla de verdad
![Page 9: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/9.jpg)
Báscula (o latch) RS−implementación con NOR−
Cronograma (diagrama de tiempo)
![Page 10: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/10.jpg)
Báscula (o latch) RS−implementación con NAND−
Esquemático
Tabla de verdad
![Page 11: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/11.jpg)
Báscula (o latch) RS−implementación con NAND−
Cronograma (diagrama de tiempo)
![Page 12: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/12.jpg)
Latch RS sincronizado
SímboloEsquemático
![Page 13: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/13.jpg)
Latch RS sincronizado
![Page 14: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/14.jpg)
Latch RS sincronizado
Cronograma
![Page 15: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/15.jpg)
Latch D sincronizado
SímboloEsquemático
![Page 16: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/16.jpg)
Latch D sincronizado
![Page 17: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/17.jpg)
Latch D sincronizado
Cronograma
![Page 18: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/18.jpg)
Flip-fliopsLos latches son sensibles al nivel Responden a los cambios en la entrada
durante el pulso del reloj
Los flip-flops responden a los cambios en la entrada sólo en los cambios de la señal de reloj Es más seguro trabajar con éstos, aunque
son más caros
Los hay de dos tipos: maestro-esclavo y disparados por flanco
![Page 19: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/19.jpg)
Desplazamiento erróneo con latches tipo D
Con latches sensibles al nivel, se puede producir funcionamiento erróneo
Esquemático
![Page 20: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/20.jpg)
Desplazamiento erróneo con latches tipo D
![Page 21: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/21.jpg)
Flip-flop maestro-esclavoEn un flip-flop maestro-esclavo la entrada D se muestrea y se almacena su valor en en flanco de subida de la señal Clk
Esquemático
![Page 22: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/22.jpg)
Flip-flopmaestro-esclavo
![Page 23: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/23.jpg)
Desplazamiento con flip-flops maestro-esclavo
![Page 24: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/24.jpg)
Desplazamiento con flip-flops maestro-esclavo
![Page 25: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/25.jpg)
Flip-flops disparados por flanco
Esquemático
![Page 26: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/26.jpg)
Flip-flops disparados por flanco
![Page 27: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/27.jpg)
Tipos de flip-flops
![Page 28: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/28.jpg)
Tipos de flip-flops
![Page 29: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/29.jpg)
Diagramas de estados de los flip-flops
![Page 30: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/30.jpg)
Diagramas de estados de los flip-flops
![Page 31: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/31.jpg)
Latch con entradas asíncronas
SímboloEsquemático
![Page 32: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/32.jpg)
Flip-flop con entradas asíncronas
Símbolo
Esquemático
![Page 33: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/33.jpg)
Símbolos gráficos de flip-flops con entradas asíncronas
![Page 34: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/34.jpg)
Análisis de lógica secuencial
Se comienza identificando qué hay en las entradas de los flip-flops: Se suelen expresar de forma algebraica, y
se llaman las ecuaciones de excitación
Conocido el tipo de flip-flop y conocidas las funciones que definen el valor de sus entradas... Se pueden escribir las ecuaciones de estado
siguiente y salidas.
![Page 35: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/35.jpg)
Análisis de lógica secuencial
Con las ecuaciones de estado siguiente y salidas se puede conocer cuál es el estado siguiente y las salidas para cada estado y entrada posibles: Se organizan en una tabla de estado
siguiente y salidas
La misma información que en estas tablas se puede expresar de forma gráfica con un diagrama de estados
![Page 36: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/36.jpg)
Análisis de lógica secuencial
El diagrama de estados permite identificar de forma clara y completa el funcionamiento de un circuito secuencial Opcionalmente se emplean cronogramas (o
diagramas de tiempo ) para “ver” el funcionamiento ante un caso de estudio
![Page 37: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/37.jpg)
Análisis de un circuito secuencial
Ecuaciones de excitación
Ecuaciones de estado siguiente
![Page 38: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/38.jpg)
Análisis de un circuito secuencial
Tabla de estado siguiente Diagrama de estados
![Page 39: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/39.jpg)
Análisis de un circuito secuencialCronograma
![Page 40: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/40.jpg)
Análisis de un circuito secuencial de tipo Moore
Ecuaciones de excitación
Ecuaciones de estado siguientey salida
![Page 41: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/41.jpg)
Análisis de un circuito secuencial de tipo Moore
Tabla de estado siguientey salida Diagrama de estados
![Page 42: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/42.jpg)
Análisis de un circuito secuencial de tipo Moore
Cronograma
![Page 43: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/43.jpg)
Análisis de un circuito secuencial de tipo Mealy
Ecuaciones de excitación
Ecuaciones de estado siguientey salida
![Page 44: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/44.jpg)
Análisis de un circuito secuencial de tipo Mealy
Tabla de estado siguientey salida Diagrama de estados
![Page 45: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/45.jpg)
Análisis de un circuito secuencial de tipo Mealy Cronograma
![Page 46: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/46.jpg)
Modelo demáquina de estados finitos (FSM)
![Page 47: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/47.jpg)
Modelo de máquina de estados finitos (FSM)
![Page 48: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/48.jpg)
Implementacionesde FSMs
De tipoMoore
![Page 49: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/49.jpg)
Implementacionesde FSMs
De tipoMealy
![Page 50: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/50.jpg)
Diagrama de estados de un contador módulo 3 asc./desc.Diseñar un contador asc./desc. módulo 3. El contador debe tener dos entradas: orden de cuenta (C) y dirección de cuenta (D). Cuando C=1 el contador contará en la dirección indicada por D y dejará de contar cuando C=0. El contador contará hacia adelante con D=0 y hacia atrás con D=1. El contador debe tener una salida Y que se pondrá a 1 cuando el contador vaya a alcanzar el valor 2 mientras cuenta hacia atrás o cuando vaya a alcanzar el valor 0 mientras cuenta hacia adelante.
![Page 51: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/51.jpg)
Diagrama de estados de un contador módulo 3 asc./desc.
![Page 52: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/52.jpg)
Diagrama de estados de un contador módulo 3 asc./desc.
![Page 53: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/53.jpg)
Diagrama de estados de un contador módulo 3 asc./desc.
![Page 54: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/54.jpg)
Diagrama de estados de un contador módulo 3 asc./desc.
![Page 55: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/55.jpg)
Minimización de estadosLa minimización de estados reduce el número de estados y, por ello, el número de flip-flops necesarios.Se basa en el concepto de equivalencia de comportamiento: Dos FSMs son equivalentes si producen la
misma secuencia de símbolos de salida para cada secuencia de símbolos de entrada
![Page 56: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/56.jpg)
Minimización de estados
si y sk de una misma FSM son equivalentes si ≡ sk si y sólo si
ambos estados si y sk producen el mismo símbolo de salida para cada símbolo de entrada i : h (sj,i ) = h (sk, i )
los estados siguientes para cada símbolo de entrada i son equivalentes: f (sj,i ) ≡ f (sk,i )
![Page 57: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/57.jpg)
Minimización de estados
Proceso de minimización Particionar los estados en clases de
equivalencia Construir una nueva FSM con un estado por
cada clase de equivalencia
![Page 58: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/58.jpg)
Reducción de estados para el contador módulo 3
![Page 59: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/59.jpg)
Reducción de estados para el contador módulo 3
![Page 60: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/60.jpg)
Reducción de estados para el contador módulo 3
![Page 61: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/61.jpg)
Reducción de estados para el contador módulo 3
![Page 62: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/62.jpg)
Codificación de estados
![Page 63: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/63.jpg)
Codificación demínimo cambio de bits
Los códigos se asignan de forma que el número de cambios de bits sea el mínimo en el total de transiciones Si a cada arco del diagrama de estados se le
da como peso el número de cambio de bits en la transición, los códigos se eligen de forma que la suma de todos los pesos sea la menor
![Page 64: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/64.jpg)
Codificación demínimo cambio de bits
Codificación directaCodificación de
mínimo cambio de bits
![Page 65: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/65.jpg)
Codificación deprioridad en la adyacencia
En esta codificación se asignan codificaciones de la menor distancia posible a los estados con una fuente común, un destino común y una misma salida
![Page 66: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/66.jpg)
Codificación deprioridad en la adyacencia
Al asignar los códigos: la mayor prioridad es para estados con un
mismo estado siguiente la segunda prioridad es para los estados
siguientes de un mismo estado la tercera prioridad es para los estados que
tienen las mismas salidas para las mismas entradas
![Page 67: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/67.jpg)
Codificación deprioridad en la adyacencia
Diagrama de estados inicial
Prioridades por adyacencia
![Page 68: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/68.jpg)
Codificación deprioridad en la adyacencia
Posible codificación
![Page 69: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/69.jpg)
Codificación “one-hot”
Es una codificación en la que en todos los códigos sólo hay un “1”El número de bits de los códigos es igual al número de estadosLa posición del “1” identifica al estadoEs una codificación cara para FSMs con muchos estadosSe emplea para hacer FSMs más rápidas
![Page 70: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/70.jpg)
Reducción de estados para el contador módulo 3
Tabla de estado siguientey salida codificada
![Page 71: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/71.jpg)
Tablas de excitación (recordatorio)
![Page 72: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/72.jpg)
Ecuaciones de excitación(para flip-flops RS)
![Page 73: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/73.jpg)
Ecuaciones de excitación(para flip-flops JK)
![Page 74: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/74.jpg)
Ecuaciones de excitación(para flip-flops T)
![Page 75: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/75.jpg)
Ecuaciones de excitación(para flip-flops D)
![Page 76: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/76.jpg)
Implementación con flip-flops D
![Page 77: Introducción a los Circuitos Digitales · Circuitos Digitales, 2º de Ingeniero de Telecomunicación ETSIT — ULPGC. Componentes secuenciales Contienen elementos de memoria Los](https://reader031.vdocuments.pub/reader031/viewer/2022040717/5e224fa098678a6dc6740224/html5/thumbnails/77.jpg)
Ejemplo de funcionamiento de implementación con flip-flops D