KomponenteKomponente digitalnihdigitalnihsistemasistema
Kombinacione komponenteSekvencijalne komponente
Konačni automatiMemorijske komponente
Staza podataka
Arhitektura mikrosistema
Standardne digitalne komponente (moduli)• Obavljaju funkcije za koje je uočeno da su korisne za
veliki broj različitih primena • Dostupne su u vidu integrisanih kola ili bibliotečkih
komponenti i kao takve spremne za direktnu ugradnju u sistem koji se projektuje
• Kombinacione i sekvencijalne komponente
Arhitektura mikrosistema
Standardne digitalne komponente (moduli)
• Kombinacione komponente– izlazne vrednosti zavise isključivo od tekućih
(trenutnih) ulaznih vrednosti. – Nakon svake promene ulaznih vrednosti, na izlazu se
javljaju nove izlazne vrednosti sa kašnjenjem Δt koje je neophodno da bi se izračunao novi rezultat.
– Ne poseduju osobinu ˝pamćenja˝– Aritmetičke i logičke operacije, kodiranje i dekodiranje
podataka, reorganizaciju podataka ...
Arhitektura mikrosistema
Standardne digitalne komponente (moduli)
• Sekvencijalne komponente– Sadrže memorijske elemente, kao što su leč
kola i flip-flopovi.– Izlazne vrednosti zavise ne samo od tekućih
već i od prethodnih ulaznih vrednosti– Registarske komponente
• prihvatni, pomerački i brojački registri• memorijske strukture (RAM, FIFO, stek) • staze podataka i • upravljačke jednice
Arhitektura mikrosistema
Kombinacione komponente• Sabirač sa rednim prenosom• Sabirač/oduzimač• Logička jedinica.• ALU• Dekoder• Multiplekser• Demultiplekser• Koder• Komparator• Pomerač• ROM• PLA
Arhitektura mikrosistema
Sabirač sa rednim prenosom
FA
xi yi
ci
ci+1
si
Arhitektura mikrosistema
Sabirač/oduzimač
Primer više-funkcionalnog kola
Arhitektura mikrosistema
Logička jedinica
• Primer logičke operacije0100101001
OR OR 10011100111101111011
• Logičke operacije se obavljaju ˝po bitovima˝ - nema prenosa između bitskih pozicija
Arhitektura mikrosistema
Logička jedinica• Postoji 16 različitih logičkih operacija:
f7f6f5f4f3f2f1f0 f15f14f13f12f11f10f9f8yixi
10101010 1010101000
11001100 1100110010
11110000 1111000001
00000000 1111111111
m0
m1
m2
m3
S0
S1
S2
S3
S0S1S2S3
si
LU
xi yi
Arhitektura mikrosistema
Logička jedinica
Arhitektura mikrosistema
Aritmetičko-logička jedinica (ALU)
• Više-funkcijsko, kombinaciono kolo koje može da obavi bilo koju od više različitih aritmetičkih i logičkih operacija nad parom b-bitnih operanada
• Broj i složenost operacija podržanih od strane ALU zavise od konkretne realizacije
• Tipične aritmetičke operacije: sabiranje, oduzimanje, inkrementriranje i dekrementiranje (zasnovane na sabiranju)
• Tipične logičke operacije: OR, AND, XOR, NOT
Arhitektura mikrosistema
Aritmetičko-logička jedinica (ALU)(jedan način realizacije)
LE - logički ekspanderAE - aritmetički ekspander
AE
x3 y3
FA
f3 f2
c3
f1 f0
LE
a3 b3
x2 y2
FAc2
a2 b2
x1 y1
FAc1
a1 b1
x0 y0
FA c0
a0 b0
c4
AELE AELE AELE
Logičke operacije: Obavljaju se u LE pri Y = 0
Aritemtičke operacije: X=A, B se modifikuje u AE i sabira sa A.
Arhitektura mikrosistema
Aritmetičko-logička jedinica(primer 4-bitne ALU)
AE
x3 y3
FA
f3 f2
c3
f1 f0
LE
a3 b3
x2 y2
FAc2
a2 b2
x1 y1
FAc1
a1 b1
x0 y0
FA c0
a0 b0
c4
AELE AELE AELE
Aritemetičke operacije
Arhitektura mikrosistema
Aritmetičko-logička jedinica(primer 4-bitne ALU)
• Aritmetički ekspander
Arhitektura mikrosistema
Aritmetičko-logička jedinica(primer 4-bitne ALU)
Logičke operacije
Arhitektura mikrosistema
Aritmetičko-logička jedinica(primer 4-bitne ALU)
Arhitektura mikrosistema
Dekoder• Dekoder n-u-2n
• Svaka n-bitna ulazna kombinacija aktivira tačno jedan od 2n izlaz
Dekoder 1-u-2
Dekoder 2-u-4
Arhitektura mikrosistema
Dekoder• Sa invertovanim izlazima
• Realizacija prekidačkih funkcija pomoću dekodera
ILI ILI
Arhitektura mikrosistema
Koincidentno dekodiranje- realizacija velikih dek. mreža -
• Dekoder 8-u-16 pomoću dekodera 4-u-16
Bira 1 od 16 grupa od po 16
izlaza
Bira 1 izlaz iz grupe
Arhitektura mikrosistema
Koincidentno dekodiranje
Arhitektura mikrosistema
Hijerarhijsko dekodiranje
• Dekoder 4-u-16 pomoću dekodera 2-u-4
Arhitektura mikrosistema
Hijerarhijsko dekodiranje
• Dekoder 3-u-8 pomoću dekodera 2-u1
Arhitektura mikrosistema
Multiplekser• Digitalni preklopnik
– Vrednost selekcionih ulaza određuje (tj. bira) jedan od ulaza čija se vrednost, u datom trenutku, prenosi na izlaz
mux
Mux 2-u-1
Arhitektura mikrosistema
Multiplekser• Mux 4-u-1
Arhitektura mikrosistema
Multiplekser• Mux 8-u-1 pomoću mux 2-u-1
Arhitektura mikrosistema
Multiplekser• Mux 2xm-u-m
mux
2xm
-u-m
Arhitektura mikrosistema
Multiplekser• Realizacija pomoću dekodera i logičkih kola
Y
D7 D6 D5 D4 D3 D2 D1 D0
S2 S1 S0 Y
0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7
S0
S1
S2
Arhitektura mikrosistema
Multiplekser• Realizacija pomoću dekodera i tro-statičkih bafera
D0
D1
D2
D3
Dekoder3 2 1 0
S0S1
S1 S0 Y
0 0 D00 1 D11 0 D21 1 D3
Arhitektura mikrosistema
Demultiplekser• Jedinstveni ulaz usmerava na izlaz izabran
selekcionim ulazima
Realizacija pomoću dekodera
Arhitektura mikrosistema
Mux + Dmux = vremenski multipleks
Arhitektura mikrosistema
Binarni koder• Binarni koder 2n-u-n
– Na izlazu se generiše se n-bitni binarni broj koji ukazuje na indeks ulaza čija je vrednost 1.
– Aktivan najviše jedan ulaz– Funkcija suprotna funkciji dekodera
Arhitektura mikrosistema
Binarni koder
• Koder 4-u-2
Arhitektura mikrosistema
Binarni koder
• Primer primene
0 1 2
345
6
7 y2
y1
y0
w0
w1
w2
w3
w4
w5
w6
w7
y2
y1
y0
Arhitektura mikrosistema
Prioritetni koder• Prevazilazi ograničenje binarnog kodera da
najviše jedan ulaz sme biti aktivan• Svakom ulazu je dodeljen prioritet, a izlaz
kodera, interpretiran kao binarni broj, ukazuje na indeks aktivnog ulaza najvišeg prioriteta.
Najniži prioritet
Najviši prioritet
Aktivan je barem jedan ulaz
Arhitektura mikrosistema
Prioritetni koder
• Princip realizacije
Arhitektura mikrosistema
Prioritetni koder• Hijerarhijska realizacija - prioritetni koder 8-u-1 pomoću kodera 2-u-
1 i multipleksera
Arhitektura mikrosistema
Prioritetni koder
• Primer primene - izbor signal prekida
prio
ritet
ni k
oder
4-
u-2
Arhitektura mikrosistema
Komparator magnitude• Univerzalni komparator
– Poredi dva n-bitna pozitivna cela broja X i Y i generiše tri binarna rezultata:
• G (X>Y), • E (X=Y)• L (X<Y)
x(n-1)-0 G
E
Ly(n-1)-0
n
n
X>Y
X<Y
X=Y
X
Y
Arhitektura mikrosistema
Komparator magnitude
• 4-bitni komparator
Arhitektura mikrosistema
Komparator magnitude
• 8-bitni komparator pomoću 4-bitnih komparatora
Arhitektura mikrosistema
Komparator magnitude
• Komparator pomoću sabirača (oduzimača)
5- 7
0101- 0111
0101+ 10010 1110
X < Y
7- 5
0111- 0101
0111+ 10111 0010
X > Y
5- 5
0101- 0101
0101+ 10111 0000
X = Y
X:Y:
n-bitni sabirač
y1 y0
c0c4 1
y3 y2x1 x0x3 x2
E (X=Y)
L (X<Y)
G (X>Y)
Arhitektura mikrosistema
Iterativna komparatorska mreža4-
bitn
i ko
mpa
rato
r
Ako je X=Y, odlučivanje se prepušta narednom (˝višem˝) modulu
Arhitektura mikrosistema
Hijerarhijska komparatorska mreža
>
=inace
lgjeakoG
01
=
=inace
lgjeakoE
01
<
=inace
lgjeakoL
01
0100l
1001g
1110001000110100Y
0101010000111001X
Arhitektura mikrosistema
Kombinacioni pomerači i rotatorid7 d6 d5 d4 d3 d2 d1 d0dl
dd
S2
S1S1 y7 y6 y5 y4 y3 y2 y1 y0
S2 S1 S0 Funkcija
0 X X Nema pomeranja1 0 0 Pomeranje ulevo 1 0 1 Rotiranje ulevo1 1 0 Pomeranje udesno1 1 1 Rotiranje udesno
dldd
S2
S1S1
XX00X
dldd
S2
S1S1
X1/0
100
dldd
S2
S1S1
X1/0
110
dldd
S2
S1S1
X
101
Xdldd
S2
S1S1
XX
111
Nema pomeranja Pomeranje ulevo Pomeranje udesno
Rotiranje na levo Rotiranje na desno
Izbor operacije
Arhitektura mikrosistema
Kombinacioni pomerači i rotatori
• 8-bitni univerzalni pomerač/rotator
Arhitektura mikrosistema
Kombinacioni pomerači i rotatori• Barel pomerač
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
S0
S1
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
1 0mux
S2
d7 d6 d4d5 d3 d2 d0d1
y7 y6 y4y5 y3 y2 y0y1
Arhitektura mikrosistema
ROM
• ROM - Read Only Memory– Kao univerzalni, programabilni logički element– Kao memorija za permanentno čuvanje informacija
• ROM nxm – Kapaciteta n reči od m bita – Poseduje k=log2n adresinih linija i m izlaznih linija– Može da realizuje m logičkih funkcija k promenljivih
Arhitektura mikrosistema
Programabilni simboli
ABCD
Arhitektura mikrosistema
ROM - struktura• U svakom preseku ILI matrice nalazi se prekidač koji se
programiranjem može otvoriti/zatvoriti
Generator minterma (potpunih proizvoda)
ILI matrica (sumiranje
logičkih proizvoda)
Može da realizuje4 proizvoljne
funkcije 4 promenljive
Promenljive
Arhitektura mikrosistema
ROM - primer
Arhitektura mikrosistema
PLA• PLA - Programmable Logic
Array (programabilno logičko polje)
0
1
2
3
4
5
6
7
0 1
Izlazno polje
F3 F2 F1 F0
ORpolje
ANDpolje
A3 A2 A1 A0
I matricaZa formiranje
logičkih proizvoda
ILI maticaZa sumiranje
logičkih proizvoda
Za komplementiranje izlazne funkcije
Arhitektura mikrosistema
PLA - primer
Arhitektura mikrosistema
LUT
• Logički blok:– LUT - univerzalni logički
blok sa malim brojem ulaza (n = 4-6) i jednim izlazom.
– Realizuje se kao RAM 2nx1.
– Sadržaj RAM-a definiše logičku funkciju.
0/1
0/1
0/1
0/1
x1
x2
f
Dvoulazni LUT – može da realizuje proizvoljnu
funkciju dve promenljive
Arhitektura mikrosistema
LUT – realizacija funkcije
111
001
010
100
f1x2x1
1
0
0
1
x1
x2
f
Arhitektura mikrosistema
LUT – primena kod FPGA kola (logički blok)
• Logički blok = LUT + flip-flop
Arhitektura mikrosistema
FPGA (realizacija složenijih funkcija)
f = f1 + f2 = x1x2 + x2’x3.
Logički blok