Download - Practica 4 Editada VHDL
-
7/24/2019 Practica 4 Editada VHDL
1/19
PRACTICA # 4
BARBOSA BARRERA JULIAN
CHAPARRO JIMENEZ ALIX
CASTILLO BASTIDAS JOSE
NIETO USTARIZ MIGUEL
ING. ILIANA RUMBO
UNIVERSIDAD POPULAR DEL
CESAR
VALLEDUPAR CESAR
2014-11-07
-
7/24/2019 Practica 4 Editada VHDL
2/19
PRCTICA NMERO 4
CIRCUITOS COMBINACIONALES
BSICOS OBJETIVOS
Reforzar las habilidades adquiridas en el manejo de los entornos desimulacin, descripciny sntesis cubiertos en prcticas anterioresmediante la realizacin del proceso completo dediseo de varioscircuitos combinacionales bsicos.
-
7/24/2019 Practica 4 Editada VHDL
3/19
DESARROLLO
1. Codifcador BCD a 7 segmenosRealice la descripcin y simulacin V!" de un codificador #$! a %
se&mentos. Revise el manual del usuario de la tarjeta y determine
las terminales adecuadas para el uso de los e'hibidores, asi&ne las
entradas a los interruptores. (bten&a el mapa de interconectividad y
muestre sus resultados al instructor. Realice la pro&ramacin del
)*+. Reporte el procedimiento. N!" $% &$'(%$)&! '$ %%$*+
,! $ / '!%! $&!+.
library -/
use -.01!2"(+-$23345.""/
66 7ncomment the follo8in& library declaration if usin&
66 arithmetic functions 8ith 0i&ned or 7nsi&ned values
66use -.97:R-$201!.""/
66 7ncomment the follo8in& library declaration if instantiatin&
66 any ;ilin' primitives in this code.
66library 79-0-:/
66use 79-0-:.V$omponents.all/
entity !$(%0+: is
*ort < #$! = in 01!2"(+-$2V$1(R do8nto ?@/
0+ = out 01!2"(+-$2V$1(R
-
7/24/2019 Practica 4 Editada VHDL
4/19
C3?33?33C D9 #$! AB C?3?3C/
C3?33333C D9 #$! AB C?33?C/
C333????C D9 #$! AB C?333C/
C3333333C D9 #$! AB C3???C/
C333??33C D9 #$! AB C3??3C/
9! $0/
9! *R($00/
end #ehavioral/
!. Codifcador "e#adecima$ a 7 segmenosRealice la descripcin y simulacin V!" de un codificador
e'adecimal a % se&mentos.
Revise el manual del usuario de la tarjeta y determine las terminalesadecuadas para el usode los e'hibidores., asi&ne las entradas a los
interruptores. (bten&a el mapa deinterconectividad del codificador y
muEstrelo al instructor. Realice la pro&ramacin del)*+. N!" $%
&$'(%$)&! '$ %%$*+ ,! $ / '!%! $&!+.
%. Medio s&mador de 1 'iRealice el proceso completo de diseo para un medio sumador de 3
bit y muestre susresultados al instructor. si&ne las entradas a losinterruptores deslizables y las salidas a los leds. Realice la
pro&ramacin del )*+. Reporte el procedimiento.
07:!(R F R01!(R $(:*"1( ! 3 #-10
library -/
use -.01!2"(+-$23345.""/
entity 07:2R0 is
*ort < $1R" = in 01!2"(+-$/
= in 01!2"(+-$/
# = in 01!2"(+-$/
$-9 = in 01!2"(+-$/
$(71 =out 01!2"(+-$/
$ =out 01!2"(+-$@/
-
7/24/2019 Practica 4 Editada VHDL
5/19
end 07:2R0/
architecture#ehavioral of 07:2R0 is
be&in
$ AB
-
7/24/2019 Practica 4 Editada VHDL
6/19
(. IncremenadorRepita el punto > de esta prctica para un incrementador de > bits y
muestre sus resultadosal instructor. Realice la pro&ramacin del
)*+. Reporte el procedimiento.
INCREMENTADOR DE 2 BITS
library -/
use -.01!2"(+-$23345.""/
entity $(91!(R is
*ort < $"G = in 01!2"(+-$/
R01 = in 01!2"(+-$/
H = out 01!2"(+-$2V$1(R
-
7/24/2019 Practica 4 Editada VHDL
7/19
end $(91!(R/
architecture #ehavioral of $(91!(R is
be&in
*R($00
-
7/24/2019 Practica 4 Editada VHDL
8/19
use -.01!2"(+-$23345.""/
70 -.01!2"(+-$2R-1.""/
70 -.01!2"(+-$2790-+9!.""/
entity contadorJ# is
*ort < $"G = in 01!2"(+-$/
$791 = out 01!2"(+-$2V$1(R
-
7/24/2019 Practica 4 Editada VHDL
9/19
$791 = (71 std2lo&ic2vector
-
7/24/2019 Practica 4 Editada VHDL
10/19
-
7/24/2019 Practica 4 Editada VHDL
11/19
C&esionario.3. Realice la descripcin y simulacin V!" de un sumador
completo de N bits.
VHDL SUMADOR COMPLETO DE 3 BITS
07:!(R ! N #-10
library -/
use -.01!2"(+-$23345.""/entity(cho#its is
port
-
7/24/2019 Practica 4 Editada VHDL
12/19
-
7/24/2019 Practica 4 Editada VHDL
13/19
2.R$(" $% (+!%$ 1 &$% ,/$'"!+! (+ / *$+5,&!+ &$
(+&& $ / (%+ &$ 3 BITS.
library -/
use -.01!2"(+-$23345.""/
entity VR-*R is
*ort < !? = in 01!2"(+-$/
!3 = in 01!2"(+-$/!O = in 01!2"(+-$/
!> = in 01!2"(+-$/
* = in 01!2"(+-$/
= out 01!2"(+-$@/
end VR-*R/
architecture #ehavioral of VR-*R is
be&in
AB
-
7/24/2019 Practica 4 Editada VHDL
14/19
-
7/24/2019 Practica 4 Editada VHDL
15/19
%) DECREMENTADOR DE % BITS
library -/
use -.01!2"(+-$23345.""/
entity decrementador>bits is
*ort < = in 01!2"(+-$/
# = in 01!2"(+-$/
$-9 = in 01!2"(+-$/
$(71 = out 01!2"(+-$/
R07" = out 01!2"(+-$@/
9! decrementador>bits/
architecture #ehavioral of decrementador>bits is
be&in
-
7/24/2019 Practica 4 Editada VHDL
16/19
$(71 AB
-
7/24/2019 Practica 4 Editada VHDL
17/19
library -/
use -.01!2"(+-$23345.""/
entity $(:*R!(R is
*ort < = in 01!2"(+-$/
# = in 01!2"(+-$/
H = out 01!2"(+-$@/
end $(:*R!(R/
architecture #ehavioral of $(:*R!(R is
be&in
H AB
-
7/24/2019 Practica 4 Editada VHDL
18/19
-
7/24/2019 Practica 4 Editada VHDL
19/19
CONCLUSION
0e reforz las habilidades adquiridas en el manejo de los entornosde simulacin, descripcin y sntesis cubiertos en prcticas
anteriores mediante la realizacin del proceso completo de diseode varios circuitos combinacionales bsicos.