半導体製品における パッケージ熱特性ガイドライン 1 jeita edr-7336...
TRANSCRIPT
半導体製品における
パッケージ熱特性ガイドラインPackage thermal characteristic guideline
in semiconductor product
JEITA EDR-7336
2010 年 10 月制定
作 成
半導体技術委員会／半導体実装・製品技術専門委員会
発 行
社団法人 電子情報技術産業協会
Semiconductor Technology Committee/Semiconductor Product Technology Committee of Japan
半導体パッケージ技術小委員会Technical Committee on Semiconductor Packaging
Japan Electronics and Information Technology Industries Association
電子情報技術産業協会技術レポート
Technical Report of Japan Electronics and Information Technology Industries Association
JEITA EDR-7336
目 次 ページ
まえがき
1 適用範囲 ······················································································································································ 1
2 引用規格 ······················································································································································ 1
3 用語及び定義 ·············································································································································· 1
4 用語及び記号の解説 ··································································································································· 1
4.1 用語の解説 ··············································································································································· 1
4.1.1 熱抵抗 ···················································································································································· 1
4.1.2 環境温度 ················································································································································ 2
4.1.3 ジャンクション温度 ····························································································································· 2
4.2 記号の解説 ··············································································································································· 2
4.2.1 温度（単位［°C 又は K］） ··················································································································· 2
4.2.2 熱抵抗と熱パラメータ ························································································································· 3
4.2.3 熱抵抗（単位［°C/W 又は K/W］） ······································································································ 3
4.2.4 熱パラメータ（単位［°C/W 又は K/W］） ·························································································· 4
5 規定／規格化されていない条件・項目の熱特性への影響と熱特性予測手法について ······················ 5
5.1 規定／規格化されていない条件・項目の熱特性への影響 ································································· 5
5.1.1 解析モデル ············································································································································ 5
5.1.2 シミュレーション条件（代表値） ······································································································· 5
5.1.3 評価項目，水準内容 ····························································································································· 6
5.1.4 評価結果 ················································································································································ 6
5.1.4.1 θ JA，ΨJT 実装基板残銅率依存性（BGA） ······················································································· 6
5.1.4.2 θ JA，ΨJT 実装基板残銅率依存性（LQFP） ····················································································· 7
5.1.4.3 θ JA，ΨJT 環境温度 TA依存性（BGA） ····························································································· 8
5.1.4.4 θ JA，ΨJT 環境温度 TA依存性（LQFP） ··························································································· 9
5.1.4.5 θ JA，ΨJT 消費電力依存性（BGA） ··································································································· 10
5.1.4.6 θ JA，ΨJT 消費電力依存性（LQFP） ······························································································· 11
5.1.4.7 θ JA，ΨJT 風速〈強制空冷〉依存性（BGA） ················································································· 12
5.1.4.8 θ JA，ΨJT 風速〈強制空冷〉依存性（LQFP） ··············································································· 13
5.1.5 規定／規格化されていない条件・項目の熱特性への影響まとめ ················································· 14
5.2 感度解析を用いた熱抵抗予測方法 ······································································································ 14
5.2.1 基本モデル ·········································································································································· 15
5.2.2 実装基板のパラメータ ······················································································································· 16
5.2.3 感度の計算例 ······································································································································ 16
5.2.4 各パラメータの感度 ··························································································································· 17
5.2.5 精度検証 ·············································································································································· 17
(1)
JEITA EDR-7336
6 カスタマ環境との比較・考察 ～熱抵抗の使用方法について～ ······················································· 18
6.1 θ JAの使用方法について ······················································································································· 18
6.2 θ JCTOPの使用方法について ·················································································································· 19
6.3 TJ推定に対する熱抵抗・熱パラメータの適用範囲について ··························································· 21
7 PC デバイスにおける熱設計の考え方 ··································································································· 22
7.1 TDP と熱制御 ········································································································································ 22
8 電子機器（セット）設計から見た熱抵抗の課題 ·················································································· 24
8.1 電子機器を取り巻く状況 ······················································································································ 24
8.2 セットメーカとデバイスメーカ間の情報課題 ··················································································· 24
8.2.1 θ JC等の熱抵抗の解釈の問題 ············································································································· 24
8.2.2 ジャンクション温度予測方法の課題 ································································································ 24
9 まとめ ························································································································································ 24
解説 ·································································································································································· 25
1 技術レポートの目的 ····························································································································· 25
2 審議の経緯と主な審議内容 ················································································································· 25
2.1 審議の経緯 ········································································································································· 25
2.2 主な審議内容 ····································································································································· 25
3 審議委員 ················································································································································ 26
(2)
JEITA EDR-7336
まえがき
この技術レポートは，社団法人 電子情報技術産業協会（JEITA）の半導体パッケージ技術小委員会 集積
回路パッケージサブコミッティが作成したものである。
この技術レポートは，著作権法によって保護されている著作物であるため，許可なくこの技術レポート
の一部又はすべてを複製・転載することを禁止する。
この技術レポートは，その一部が，工業所有権（特許権，実用新案権，意匠権など）に抵触する可能性
に関係なく作成されている。社団法人 電子情報技術産業協会は，このような工業所有権に係る責任は負わ
ない。
この技術レポートは，JEITA TSC-16（電子情報技術産業協会規格類の作成基準）の様式によって作成し
た技術レポートである。
1 JEITA EDR-7336
電子情報技術産業協会技術レポート
半導体製品におけるパッケージ熱特性ガイドライン Package thermal characteristic guideline in semiconductor product
1 適用範囲
この技術レポートは，半導体業界において，半導体製品の熱特性の目安として一般的に用いられている
パッケージ熱特性に関し，その言葉の定義や各種パラメータに対する特性変動を把握し，利用方法や課題
についてのガイドラインとして適用する。
2 引用規格
次に掲げる規格は，この規格に引用されることによって，この規格の規定の一部を構成する。これらの
引用規格のうちで，西暦年を付記してあるものは，記載の年の版を適用し，その後の改正版には適用しな
い。付記がない引用規格は，その 新版を適用する。
JEITA ED-7303C 集積回路パッケージの名称及びコード
3 用語及び定義
この技術レポートで用いる主な用語の定義は，JEITA ED-7303C によるほか，新規の用語については，
本文中の定義による。
4 用語及び記号の解説
4.1 用語の解説
4.1.1 熱抵抗
熱の伝わりにくさを数値化したもの。一般的には任意の 2 点間の温度差を熱流量（単位時間にある部分
を流れる熱量）で割ったものとして表される（図 1 参照）。
図 1―熱抵抗の定義
2 JEITA EDR-7336
4.1.2 環境温度
周囲温度と同意。概念としては，測定対象部品から影響を受けない位置での雰囲気温度。
単体部品での測定（シミュレーション測定含む）の場合，環境温度を指定することは容易であるが，複
数の部品が搭載された実機の場合，限られた筐体内部の空間では測定部品から離れれば，別の部品の温度
影響を受け，測定部品に近づきすぎれば，その部品自身の温度影響を受ける。そのため，実機で環境温度
をどこに設定するかは難しい。回避策として筐体表面近くの温度や，測定部品近くの発熱のない部品やプ
リント配線基板などの温度で代表することもある。
4.1.3 ジャンクション温度
ジャンクションは半導体の接合部分の意味。P 型と N 型の接合部から熱が発生すると仮定し，その部分
温度が高いことからそのジャンクション温度を半導体素子の温度代表値として使用したことに由来する。
実際のチップには多くのジャンクションが作り込まれているため，チップと同じ意味で用いている。高
い消費電力を必要とするチップでは場所依存性も考慮する必要があるが，一般的にはチップの回路面の中
心としている。
4.2 記号の解説
4.2.1 温度（単位［°C 又は K］）
本文内で使用する温度の記号の定義を下記に記載する（図 2 参照）。
TA （環境温度：Ambient Air Temperature）
パッケージから十分離れた周囲雰囲気の温度。
TJ （ジャンクション温度：Junction Temperature）
チップに作り込まれた任意回路の温度。（特に指定のない場合はチップの中心とする。）
TC （ケース温度：Case Temperature）
パッケージ表面の任意箇所の温度。（特に指定のない場合はチップの直上とする。）
TT （パッケージトップ温度：Top of package Temperature at center）
パッケージ上面の中心の温度。（パワーデバイスなど特殊な形状，かつ，パッケージの裏面側を“TC”
と指定する場合があるため，“TT”を定義。BGA などの通常パッケージでは“TC”と“TT”は同
等に使用可能。）
TB （基板温度：Board Temperature）
パッケージの任意の辺端から 1 mm 離れた実装基板の温度。
図 2―温度の定義
3 JEITA EDR-7336
4.2.2 熱抵抗と熱パラメータ
前節で挙げた注目点間の温度差と発熱量を関連付けるために，この分野において，熱抵抗と準熱抵抗と
もいうべきパラメータの 2 種が利用されている。どちらも 2 点間の温度差を熱流量で割ることに変わりは
ないものの，熱流量として，前者は厳密に 2 点間の温度差を生み出すもの，後者は厳密さを求めないもの
を採用している。図 3 の左側のように，発熱が複数の経路に分散する状況において，2 点の温度差を決め
ている熱流量で割るのが本来の熱抵抗なのに対して，右側のように分散する成分も含めた熱流量を採用す
る考え方である。後者は厳密に熱抵抗とは呼べないものの，目的により実用性が高く有用なので，熱パラ
メータと呼ぶことで便宜的に熱抵抗と区別している。
図 3―熱抵抗と熱パラメータ
4.2.3 熱抵抗（単位［°C/W 又は K/W］）
本文内で使用する熱抵抗の文字記号の定義を下記に記載する。
θ JA（Thermal Resistance from junction-to-ambient）（図 2 参照）
チップ（ジャンクション）温度と周囲環境温度の間の熱抵抗値。
P
TT AJJA
−=θ
P：消費電力
θ JCTOP（Thermal Resistance from junction-to-CaseTOP）（図 4-1 参照）
チップ（ジャンクション）温度とパッケージ表面温度の間の熱抵抗値。
チップからの全放熱がパッケージの TOP 面からのみ行われるように工夫した，理想的環境での
値。（θ JCと簡易的に記載されることもある。）
θ JB（Thermal Resistance from junction-to-Board）（図 4-1 参照）
チップ（ジャンクション）温度と実装基板の表面温度の間の熱抵抗値。
チップからの全放熱がパッケージの BALL 面からのみ行われるように工夫した，理想的環境で
の値。
4 JEITA EDR-7336
4.2.4 熱パラメータ（単位［°C/W 又は K/W］）
本文内で使用する熱パラメータの文字記号の定義を下記に記載する（図 4-2 参照）。
ΨJT（Characterization Parameter from junction-to-top center of package）
チップ（ジャンクション）温度とパッケージ中心の表面温度の間の熱パラメータ。
パッケージ表面，及び実装基板からの放熱を考慮。
ΨJB（Characterization Parameter from junction-to-Board）
チップ（ジャンクション）温度と実装基板の表面温度の間の熱パラメータ。
パッケージ表面，及び実装基板からの放熱を考慮。
図 4-1―熱抵抗
図 4-2―熱パラメータ
5 JEITA EDR-7336
5 規定／規格化されていない条件・項目の熱特性への影響と熱特性予測手法について
熱特性の実測及びシミュレーションの実施において，半導体業界で一般的に用いられている JEDEC 規
格（JESD51）等の評価環境規定に準拠して行われることが多い。しかしながら，一部明確に規定されてい
ない条件・項目があり，各企業独自に設定がなされている。この独自に設定している条件・項目が，各社
が提供している熱特性値に差が現れることがある。ここでは，明確に規定されていない条件・項目変動に
よる熱特性値への影響が大きいと予測されるθ JA，ΨJTの変化量について 2 種類のパッケージを例にシミュ
レーションを用いて実施した結果と，実装基板の設計条件が異なる場合において，半導体パッケージの熱
特性を比較的容易に予測できる手法について述べる。
5.1 規定／規格化されていない条件・項目の熱特性への影響
5.1.1 解析モデル
モデル① パッケージ ：35 mm□ BGA 544 p（Total 厚＝2.33 mm）
チップ ：材質 Si 10.5 mm□ 0.3 mm 厚
ヒートスプレッダ：無
はんだ ：鉛フリーはんだ
モデル② パッケージ ：20 mm□ LQFP 144 p（Total 厚＝1.5 mm）
チップ ：材質 Si 8.4 mm□ 0.3 mm 厚
はんだ ：鉛フリーはんだ
5.1.2 シミュレーション条件（代表値）
消費電力：1 W
環境温度：25 °C（室温）
風速 ：0 m/s（自然空冷）
実装基板：サイズ，厚さは JEDEC 準拠（4 層）下記
残銅率 ：20/90/90/20 %（層ごとに残銅率に応じた等価熱伝導率を設定）
その他 ：図 5 参照
ﾊﾟｯｹｰｼﾞ
ﾁｯﾌﾟ
0.070mm
0.070mm
0.035mm
0.035mm
0.338mm
0.65mm
0.338mm
（1.6mm）
実装基板（FR-4）
0.032mm
0.032mm
ﾊﾟｯｹｰｼﾞ
ﾁｯﾌﾟ
0.070mm
0.070mm
0.035mm
0.035mm
0.338mm
0.65mm
0.338mm
（1.6mm）
実装基板（FR-4）
0.032mm
0.032mm
図 5―シミュレーション条件
6 JEITA EDR-7336
5.1.3 評価項目，水準内容
熱抵抗を左右する項目のうち表 1 に示す 4 項目について評価を行った。
表 1―評価項目及び評価水準
評価項目 評価水準
実装基板の残銅率 25/25/25/25 % 20/90/90/20 %〈代表値〉 50/50/50/50 % 20/100/100/20 % 75/75/75/75 % 50/90/90/2 % 100/100/100/100 % 50/90/90/50 %
環境温度 0 °C，25 °C〈代表値〉，85 °C，125 °C
出力 0.1 W，1 W〈代表値〉，2 W，10 W
風速 0 m/s〈代表値〉，0.2 m/s，1 m/s，2 m/s，
5.1.4 評価結果
5.1.4.1 θ JA，ΨJT 実装基板残銅率依存性（BGA）
θ JA，ΨJT 実装基板残銅率依存性（BGA）について図 6 に示す。図 6 より実装基板の残銅率が高いほど，
θ JAは下がる傾向にある。
ΨΨ
図 6―θ JA，ΨJT 実装基板残銅率依存性（BGA)
7 JEITA EDR-7336
5.1.4.2 θ JA，ΨJT 実装基板残銅率依存性（LQFP）
θ JA，ΨJT 実装基板残銅率依存性（LQFP）について図 7 に示す。図 7 より実装基板の残銅率が高いほど，
θ JAは下がる傾向にある。
ΨΨΨ
図 7―θ JA，ΨJT 実装基板残銅率依存性（LQFP)
8 JEITA EDR-7336
5.1.4.3 θ JA，ΨJT 環境温度 TA依存性（BGA）
θ JA，ΨJT 環境温度 TA依存性（BGA）について図 8 に示す。図 8 より環境温度が高いほど，θ JAはわずか
ながら下がる傾向にある。これは，パッケージや実装基板表面からの輻射熱（熱エネルギーが電磁波と
なって放射する現象，温度が高いほど顕著）による影響であると考える。
ΨΨΨ
図 8―θ JA，ΨJT 環境温度 TA依存性（BGA)
9 JEITA EDR-7336
5.1.4.4 θ JA，ΨJT 環境温度 TA依存性（LQFP）
θ JA，ΨJT環境温度 TA依存性（LQFP）について図 9 に示す。図 9 より環境温度が高いほど，θ JAはわずか
ながら下がる傾向にある。BGA 同様に輻射熱による影響と考える。
ΨΨΨ
図 9―θ JA，ΨJT 環境温度 TA依存性（LQFP)
10 JEITA EDR-7336
5.1.4.5 θ JA，ΨJT 消費電力依存性（BGA）
θ JA，ΨJT消費電力依存性（BGA）について図 10 に示す。図 10 より消費電力が高いほど，θ JAはわずか
ながら下がる傾向にある。これは主として消費電力が高くなることによる温度上昇でパッケージや実装基
板表面からの輻射熱が大きくなるためと考える。
ΨΨΨ
図 10―θ JA，ΨJT 消費電力依存性（BGA)
11 JEITA EDR-7336
5.1.4.6 θ JA，ΨJT 消費電力依存性（LQFP）
θ JA，ΨJT 消費電力依存性（LQFP）について図 11 に示す。図 11 より消費電力が高いほど，θ JAはわずか
ながら下がる傾向にある。これも BGA 同様，主として消費電力が高くなることによる温度上昇でパッケー
ジや実装基板表面からの輻射熱が大きくなるためである。
ΨΨΨ
図 11―θ JA，ΨJT 消費電力依存性（LQFP)
12 JEITA EDR-7336
5.1.4.7 θ JA，ΨJT 風速〈強制空冷〉依存性（BGA）
θ JA，ΨJT 風速依存性（BGA）について図 12 に示す。図 12 より風速が強いほど，θ JAは下がる傾向で，
これは，パッケージや実装基板表面から熱伝達による大気中への放熱が大きくなるためである。パッケー
ジ表面温度 TTと TJとの差分が増える分ΨJTは大きくなる。
ΨΨΨ
図 12―θ JA，ΨJT 風速依存性（BGA）
13 JEITA EDR-7336
5.1.4.8 θ JA，ΨJT 風速〈強制空冷〉依存性（LQFP）
θ JA，ΨJT 風速依存性（LQFP）について図 13 に示す。図 13 より風速が強いほど，θ JAは下がる傾向にあ
る。これは，BGA 同様パッケージや実装基板表面から熱伝達による放熱が大きくなるためである。パッ
ケージ表面温度 TTと TJ MAX との差分が増える分ΨJTは大きくなる。
ΨΨΨ
図 13―θ JA，ΨJT 風速依存性（LQFP)
14 JEITA EDR-7336
5.1.5 規定／規格化されていない条件・項目の熱特性への影響まとめ
規定／規格化されていない項目とシミュレーション結果への影響度合いをまとめたものを図 14 に示す。
図 14―規定／規格化されていない項目とシミュレーション結果への影響度合い
図 14 より，熱特性は，同じ LSI（パッケージ，チップ）においても，実装基板や周囲の環境等により変
動することが分かる。
そのため，これらの熱特性のシミュレーション結果は，例えば，パッケージがもつ熱特性の比較検討な
ど開発の初期段階に用いるのは問題ないが，実際の熱設計の参考データとして利用する場合は，その半導
体が使われる実装環境を考慮しシミュレーション解析精度を上げるか，実測評価を交えるのが望ましいと
考える。
5.2 感度解析を用いた熱抵抗予測方法
半導体パッケージの熱抵抗の導出時に用いる実装基板は，規格である JESD51-7 には一部の情報（例え
ば，残銅率）が記載されていないため，不明な数値に関しては半導体メーカ各社が独自に設定している。そ
のため，各社から開示された熱抵抗は，数字から単純に放熱性の良し悪しを判断することができない。
本節では，アウトプット（今回は熱抵抗）を複数のパラメータ（今回は残銅率，実装基板の層厚み等）
に分解し，パラメータが変動したときのアウトプット（熱抵抗）に与える影響度合い（感度）を求めるこ
とにより，導出条件が異なるアウトプット（熱抵抗）を同条件下で求められたアウトプット（熱抵抗）へ
変換する方法（感度解析を用いた熱抵抗予測手法）について説明する。
パッケージ
③消費電力
+ ②環境温度TA実装基板
①実装基板残銅率
④風速
項目
①実装基板残銅率
②環境温度 TA
③消費電力
④風速
範囲
20～100%
0～125℃
0.1～10W
0～2m/s
θJA ΨJT 注2) θJC
本結果はｼﾝｸﾞﾙﾁｯﾌﾟを中央に載せたパッケージおいて、それぞれ代表値に対し記載の範囲内で変化させた場合の影響度を示す。影響度大 ・・・ おおよそ10％以上の変化影響度小 ・・・ おおよそ10％以内の変化
尚、ﾊﾟｯｹｰｼﾞﾀｲﾌﾟ・ｻｲｽﾞ、ﾁｯﾌﾟｻｲｽﾞ他によっても程度は変化する。注1）：温度範囲、ﾊﾟｯｹｰｼﾞﾀｲﾌﾟにより、10％以上変化する場合がある。注2）：ΨJTは絶対値が小さいため、「影響度小」でも計算上変化量が10％を超える場合がある。
影響度大
代表値
20%
25℃
1W
0m/s
影響度小注1)
影響度小
影響度大 影響度大
影響度小
影響度小
影響度小
影響度小
影響度小
影響度小
影響度小
パッケージ
③消費電力
+ ②環境温度TA実装基板
①実装基板残銅率
④風速
項目
①実装基板残銅率
②環境温度 TA
③消費電力
④風速
範囲
20～100%
0～125℃
0.1～10W
0～2m/s
θJA ΨJT 注2) θJC
本結果はｼﾝｸﾞﾙﾁｯﾌﾟを中央に載せたパッケージおいて、それぞれ代表値に対し記載の範囲内で変化させた場合の影響度を示す。影響度大 ・・・ おおよそ10％以上の変化影響度小 ・・・ おおよそ10％以内の変化
尚、ﾊﾟｯｹｰｼﾞﾀｲﾌﾟ・ｻｲｽﾞ、ﾁｯﾌﾟｻｲｽﾞ他によっても程度は変化する。注1）：温度範囲、ﾊﾟｯｹｰｼﾞﾀｲﾌﾟにより、10％以上変化する場合がある。注2）：ΨJTは絶対値が小さいため、「影響度小」でも計算上変化量が10％を超える場合がある。
影響度大
代表値
20%
25℃
1W
0m/s
影響度小注1)
影響度小
影響度大 影響度大
影響度小
影響度小
影響度小
影響度小
影響度小
影響度小
影響度小
15 JEITA EDR-7336
5.2.1 基本モデル
本手法では，まず基本モデルの熱抵抗をシミュレーションにて求めることから始まる。シミュレーション
には，汎用の熱解析流体ソフトウェアを用いた。基本モデルの半導体パッケージには，35 mm□BGA を採
用し，その解析仕様を表 2 に示す。
表 2―BGA の仕様
部材 サイズ（mm3) 備考
LSI チップ 8×8×0.3 発熱量 2 W
封止樹脂 30×30×1.2
L1，L4 35×35×0.03 残銅率 30 %
L2，L3 35×35×0.035 残銅率 75 % インターポーザ
絶縁層 35×35×0.15
内周 9.6×9.6×0.5 はんだ
外周 幅 6.6，厚み 0.5
kxy＝0.03 W/mK kz＝19.6 W/mK
半導体パッケージの金ワイヤはモデルには含まず，また，基本モデルの実装基板に用いた 4 層板の解析
仕様を表 3 に示す。
表 3―実装基板の仕様
サイズ（mm3) 101.6×114.3×1.599
配線層 398 W/mK（銅) 材質
絶縁層 0.3 W/mK（FR4)
L1，L4 厚み 0.070 mm 残銅率 20 %
L2，L3 厚み 0.035 mm 残銅率 100 % 層構成
絶縁層共通 厚み 0.463 mm －
半導体パッケージのインターポーザ及び実装基板は配線までモデリングせず，層ごとに一枚板で表現し
た。その等価熱伝導率は，配線材料と絶縁材料の熱伝導率及びその構成比から，比例配分することによっ
て求めた。
解析領域は 300×300×300 mm3とし，その中心に実装基板に搭載された BGA を配置した。境界条件に
は，温度依存性の熱伝達係数を 6 面に割り当てた。流れは層流，輻射はありとした。
上述の解析条件にてシミュレーションを実行したところ，ジャンクション温度／空気間の熱抵抗（θ JA）
は，16.3 °C/W であった。
16 JEITA EDR-7336
5.2.2 実装基板のパラメータ
実装基板のパラメータを，表 4 に示す。
表 4―実装基板のパラメータ
項目 項目
1 L1（L4 共通）の残銅率
2 L2（L3 共通）の残銅率
3 L1-2 間（L3-4 間共通）の厚み
4 L2-3 間の厚み
5 L1（L4 共通）の厚み
6 L2（L3 共通）の厚み
7 実装基板の厚みの変化率
8 実装基板のサイズの変化率
9 発熱量
実装基板ではないが，半導体パッケージの発熱量もパラメータに入れ，合計 9 種類をパラメータに設定。
5.2.3 感度の計算例
例として，パラメータ項目 1「L1（L4 共通）の残銅率」の感度を計算した方法を示す。
L1（L4 共通）の残銅率を標準の 20 %から±10 %増減させた場合のθ JAをシミュレーションした結果を
図 15 に示す。
y＝－6.6E－02x＋1.8E＋01R2＝9.9E－01
0
5
10
15
20
25
30
0 10 20 30 40L1の残銅率（%)
θJA
y＝－6.6E－02x＋1.8E＋01R2＝9.9E－01
0
5
10
15
20
25
30
0 10 20 30 40L1の残銅率（%)
θJA
図 15―L1（L4 共通）の残銅率のθ JAへの感度
図 15 より，相関係数（R2）が 0.99 とほとんど線形であることが分かる。この傾き－0.066 が L1 の残銅
率のθ JAへの感度であり，10 %残銅率が増えると 0.66 °C/W 熱抵抗が低減することを意味している。
17 JEITA EDR-7336
5.2.4 各パラメータの感度
同様にして求められた 9 個のパラメータのθ JAへの感度を表 5 に示す。
表 5―パラメータ感度
項目 パラメータ名 単位 感度 相関係数
1 L1（L4 共通）の残銅率 % －6.6E－2 0.99
2 L2（L3 共通）の残銅率 % －1.9E－2 1.00
3 L1-2 間（L3-4 間共通）の厚み mm 1.7E＋0 1.00
4 L2-3 間の厚み mm 3.7E－1 0.96
5 L1（L4 共通）の厚み mm －2.9E＋1 0.98
6 L2（L3 共通）の厚み mm －4.4E＋1 0.94
7 実装基板の厚みの変化率 % －1.6E－2 0.89
8 実装基板のサイズの変化率 % －2.8E－2 0.96
9 発熱量 W －2.8E－1 1.00
表 5 より，項目 7 の実装基板の厚みを除き，相関係数はほぼ 1 であることが分かる。すなわち，これら
の項目は互いに独立しているといえる。一方，実装基板の厚みに関しては，項目 3～6 のすべてに関連する
ため，相関係数は若干低くなっている。
ここで，全項目が独立していると仮定し，項目 i の感度を ，変化量をΔ x1とおけば，任意の実装基板及
び半導体パッケージの発熱量での熱抵抗θ JAは次式で表せる。
∑ ⋅∂∂
+=i
ii
iJA Δ16.3 x
xF
θ
ここで，16.3 °C/W とは，A 社で採用している実装基板で半導体パッケージ発熱量が 2 W のときの熱抵抗
θ JAである。
5.2.5 精度検証
B 社で採用している実装基板の仕様を表 6 に示す。
表 6―B 社の実装基板の仕様
サイズ（mm3) 101.6×114.3×1.536
配線層 398 W/mK（銅) 材質
絶縁層 0.3 W/mK（FR4)
L1，L4 厚み 0.070 mm 残銅率 20 %
L2，L3 厚み 0.035 mm 残銅率 90 %
L1-2 間 厚み 0.338 mm － 層構成
L2-3 間 厚み 0.650 mm －
i
i
xF
∂∂
18 JEITA EDR-7336
半導体パッケージの発熱量を 1 W とすると，表 7 に示す熱抵抗値推定表が得られる。
表 7―B 社の熱抵抗推定表
項目 パラメータ名 単位 ∂Fi /∂xi Δ xi ∂Fi /∂xi・Δ xi
1 L1（L4 共通）の残銅率 % －6.6E－2 0 0.00
2 L2（L3 共通）の残銅率 % －1.9E－2 －10 0.19
3 L1-2 間（L3-4 間共通）の厚み mm 1.7E＋0 － 0.125 －0.21
4 L2-3 間の厚み mm 3.7E－1 0.187 0.07
5 L1（L4 共通）の厚み mm －2.9E＋1 0 0.00
6 L2（L3 共通）の厚み mm －4.4E＋1 0 0.00
7 実装基板の厚みの変化率 % －1.6E－2 － 3.9 0.06
8 実装基板のサイズの変化率 % －2.8E－2 0 0.00
9 発熱量 W －2.8E－1 － 1 0.28
表 7 の 右列の数字の和を取れば 0.39 となり，これより B 社の熱抵抗θ JAは，
16.70.3916.3JA ≅+=θ
と推定できる。
B 社の実装基板を実際にモデリングし，シミュレーションによりθ JAを求めると，
16.7JA =θ
であり，本推測手法により求めた値と，小数点第一桁まで一致した（誤差は 0.1 %）。非常に精度よく熱抵
抗を推定できているといえる。
また，C 社で採用している実装基板でも同様の精度検証を行ったところ，－1.9 %の誤差とやはり本手法
で精度よくθ JAが推測できることが分かった。1)
注 1) 相関係数が 1 から大きく外れるパラメータが入っている場合，本手法で計算したθ JAの精度は期待
できない。また，感度を計算した範囲からあまりに大きく外れるところでは，本方法を用いても
高い精度は得られないことに留意する必要がある。
6 カスタマ環境との比較・考察 ～熱抵抗の使用方法について～
半導体ベンダから提供される熱抵抗は，JEDEC（JESD51）の定義に基づいて算出されていることが多
い。この熱抵抗は半導体パッケージ（パッケージ）の放熱特性を相対比較するために考案されたもので，
使用環境における TJ推定には必ずしも適さない。この点について注意喚起も少なかったため，半導体ユー
ザがθ JA，θ JCTOP を使って TJ 推定してしまうこともある。ここでは，熱抵抗を用いた TJ 推定における問題
点を明らかにし，TJ推定に適した熱特性の使用方法について整理する。
6.1 θ JAの使用方法について
θ JAは式(1)で表され，式(2)のように変形できる。
P
TT AJJA
−=θ ························································································································ 式(1)
AJAJ TPT +×= θ ··················································································································· 式(2)
19 JEITA EDR-7336
θ JAと P を入手すれば，TAから TJが求まるように見えるが，式(2)は半導体サプライヤがθ JAを求める実
装環境（JEDEC 環境）と同等の場合しか成り立たず，環境が異なれば誤差が生じる。図 16 は，同一パッ
ケージを JEDEC 環境とデジタル・スティル・カメラ（以降，DSC）環境でシミュレーションした例であ
る。DSC での TJを JEDEC 環境（JESD51-7）と比較すると，同一パッケージにも係らず 18 °C 高い（図 16
上）。これは，DSC が JEDEC 環境と比べて筐体容積が小さいため，自然対流が起こりにくくパッケージ周
囲の空気温度は高まり，放熱板として作用する実装基板面積も小さいことから，冷却されにくいためであ
る。ここで，DSC での TJを推定するためのθ JA（本節ではθ JA_DSCとする）を定義するなら，JEDEC 環境で
のθ JAより大きな値でなければならず，51.5 [°C/W] とすべきである（図 16 下参照）。
図 16―同一パッケージの実装環境によるθ JAの違い
カスタマ環境が JEDEC 環境（JESD51-7）と同等の筐体容積・基板サイズで他の熱源もない場合には，
式(2)で TJを推定できるが，そうでない場合は誤差が生じる。
6.2 θ JCTOPの使用方法について
θ JCTOPは式(3)で表され，式(4)のように変形できる。
P
TT CJJCTOP
−=θ ···················································································································· 式(3)
CJCTOPJ TPT +×= θ ················································································································ 式(4)
θ JCTOPと P を入手すれば TCから TJが求まるように見えるが，DSC や携帯電話などで一般的な『放熱機
構なし（以降，Open Top）』の場合，式(4)は成り立たない。その理由は，Open Top 時のチップで発生した
熱の流れをイメージすると理解しやすい（図 17 参照）。
20 JEITA EDR-7336
図 17―θ JCTOPの環境と実際の環境（Open Top 時）の熱の流れのイメージ
Open Top の場合，チップで発生した熱は実装基板側への移動が支配的であり，θ JCTOPを通過する熱は全
体の発熱量 P のうち高々10 %程度であることがシミュレーションから分かっている。一方，式(4)では
θ JCTOPに P の 100 %を乗じたこととなり，実際の熱の流れに対応しない。これが，式(4)では誤差を生じる
理由である。
具体例として，ある電子機器と放熱機構（図 18 参照）を想定した場合のシミュレーションとθ JCTOPを用
いた推定（以降，θ JCTOP推定）の比較を試みた（図 19 参照）。比較は TJと TCの温度差（以降，Δ TJC）で行
い，このときθ JCTOP推定の結果は式(4’)から求められる。
PTTT ×=−= JCTOPCJJC θΔ ·································································································· 式(4’)
図 18―解析モデル
パッケージ
120mm
80mm
25mm
実装基板:70mm□, 1.6mm厚, 4層（残銅率20-80-80-20％）
筐体: SUS、密閉
■パッケージ（ワイヤボンディングBGA）
■電子機器環境 ■放熱構造
－Open Top－ヒートシンク搭載 注4）
－高放熱機構注5）
注4）
シートシンク: ベース部25.4mm□、高さ10mm、アルミ
TIM: 0.2mm厚、1W/mK
注5)
水冷ジャケットを温度固定(TA)してモデル化TIM:1mm厚、1W/mK
（TIM: Thermal Interface Material）
チップサイズ 消費電力[mm□] [W]
4 1.06 1.08 1.06 1.08 1.010 1.06 2.08 2.010 2.0
17mm□BGA
21mm□BGA
パッケージ
11mm□BGA
パッケージ
120mm
80mm
25mm
実装基板:70mm□, 1.6mm厚, 4層（残銅率20-80-80-20％）
筐体: SUS、密閉
■パッケージ（ワイヤボンディングBGA）
■電子機器環境 ■放熱構造
－Open Top－ヒートシンク搭載 注4）
－高放熱機構注5）
注4）
シートシンク: ベース部25.4mm□、高さ10mm、アルミ
TIM: 0.2mm厚、1W/mK
注5)
水冷ジャケットを温度固定(TA)してモデル化TIM:1mm厚、1W/mK
（TIM: Thermal Interface Material）
チップサイズ 消費電力[mm□] [W]
4 1.06 1.08 1.06 1.08 1.010 1.06 2.08 2.010 2.0
17mm□BGA
21mm□BGA
パッケージ
11mm□BGA
Cold plate
P TJ
TC
パッケージ上面から100%放熱
するよう側面・底面を「断熱」
断熱
放熱経路はパッケージ上方のみ
θJCTOPを求める環境 一般の電子機器環境 （パッケージ上面に放熱対策無し：Open Top）
・様々な経路で熱が移動 （実装基板経由が90％程度）・TJ →TCに流れる熱は全てのPではなくPの高々10%程度
P TJ
θJCTOP
TC
Cold plate
P TJ
TC
パッケージ上面から100%放熱
するよう側面・底面を「断熱」
断熱
放熱経路はパッケージ上方のみ
θJCTOPを求める環境 一般の電子機器環境 （パッケージ上面に放熱対策無し：Open Top）
・様々な経路で熱が移動 （実装基板経由が90％程度）・TJ →TCに流れる熱は全てのPではなくPの高々10%程度
P TJ
θJCTOP
TC
21 JEITA EDR-7336
図 19―シミュレーションとθ JCTOP推定の比較
Open Top ではシミュレーションのΔ TJCが 1 °C 以下なのに対して，θ JCTOP推定は 40 倍以上も過剰に見積
もることが分かる。放熱機構が高性能になるほどシミュレーションがθ JCTOP 推定に近づくことが分かる。
これは，高放熱機構をとるほどパッケージ上面からの放熱量が増え，θ JCTOPを通過する熱量が 100 %の P
に近づくためである（式(4)の形に近くなる）。Open Top の場合は式(4)による TJ推定は誤差が大きいが，
水冷などの高放熱機構がパッケージ上面にある場合は式(4)で TJ推定が可能といえる。
6.3 TJ推定に対する熱抵抗・熱パラメータの適用範囲について
高発熱・高密度実装の電子機器開発では試作品の TJを知りたいとの要望があるが，現状，TJを直接測定
することは難しい。そのため，本来は放熱特性を比較するための指標である熱抵抗を用いて測定可能な温
度（TC や TB）から TJ を推定せざるを得ない状況がある。そのような場合，TJ 推定の誤差を把握しておく
ことが重要と考える。そこで，図 18 の電子機器と放熱機構を例に，シミュレーションと熱抵抗・熱パラ
メータを用いた TJ推定（以降，熱特性推定）の乖離を整理した（表 8 参照）。表 8 の数値は，各モデルで
計算上求まる熱特性と第 4 章で定義される熱特性の差であり，絶対値が小さいほど各熱特性で精度よく TJ
推定ができることを示し，負の場合は過小評価，正の場合は過大評価になることを示す。
22 JEITA EDR-7336
表 8―熱抵抗・熱パラメータによる TJ推定誤差の例［1 W 当たりの温度誤差] (基準：シミュレーション)
Open Top ではΨJTが，高放熱機構がパッケージ上面にある場合はθ JCが有効であることが分かる（前提と
して，基準温度と消費電力が正しく求められていることが必要）。中間的なヒートシンク搭載の場合，熱
特性から TJを 2 °C/W 以下で推定することは難しい。ヒートシンク搭載時の高精度 TJ推定手法の確立は今
後検討すべき課題と考えられる。表 8 は，熱特性を用いた TJ推定の可能範囲を把握するために整理したも
ので，その精度は実装環境などにより変化することもあるので注意する必要がある。 7 PC デバイスにおける熱設計の考え方 前章までは，消費電力が与えられているものとして，TJ 推定について議論した。しかし，集積回路の消
費電力は実行プログラム，ペリフェラルの使用状況によって異なるため，適用範囲の広い組み込み分野に
おいては，すべてのアプリケーション，実装設計に共通した，一意の値として求めることは不可能である。
また，集積回路がすべてアクティブ状態とみなした場合の消費電力（以下，理論 大消費電力）は一意に
求めることができるが，その値は一般に実際のアプリケーション実行時における消費電力をはるかに上回
るため，熱設計時に使用することは非現実的である。 一方，PC においては Thermal Design Power（以下，TDP）という消費電力値を導入し，その値に基づい
た熱設計が行われている。特にノートブック PC は筐体サイズが小さいことから，綿密な熱設計と熱制御
が必要となる。そこで，本章ではノートブック PC 向けマイクロプロセッサ（以下，PC デバイス）におけ
る TDP と熱制御について説明する。 7.1 TDP と熱制御 PC デバイスでは，熱設計時に参照する消費電力値として，TDP が使用されている。TDP は，スペック
に示された条件で一般に入手可能な商用ソフトウェアを実行した際に，（熱的に影響のある期間にわたっ
て）消費しうる 大消費電力値であり， 大理論消費電力を示すものではない。そのため，PC は TDP を
基準に熱設計がなされているが，TDP を超えた場合に備えてシステムを安全に運用する機能も実装されて
いる（図 20 参照）。
23 JEITA EDR-7336
図 20―TDP 概略図
PC デバイスには，サーマルダイオードやディジタル温度センサが内蔵されており，ダイ温度を外部回路
から読み出すことができる。そのため，システムは，平常時は PC デバイスのダイ温度を元にファンなど
の放熱機構を用いて温度制御を行う。また，PC デバイスには，負荷に応じてコアなどの動作周波数及び
駆動電圧を切り替えることができるようになっている。使用可能な動作周波数と駆動電圧の組合せをパ
フォーマンスステート（P-State）という。P-State は OS から制御することもできれば，ダイ温度に応じて
ハードウェアによって制限することもできる。ダイ温度がある温度を超えたり，想定を超える電力消費が
ある場合には，システムは，これらの機能やマザーボード上に実装した電源回路の電流制限機能などを利
用して，ダイ温度をスペック内に抑える。ダイ温度がスペックを大幅に超えてしまった場合には，ジャン
クションへの恒久的なダメージを避けるために，PC デバイスに内蔵されるサーマルシャットダウン機能に
より，内部クロックを停止し，電源回路に対して電源供給の停止を指示するようになっている（図 21 参照）。
図 21―ノートブック PC における標準的な熱制御実装
TDP
理論 大 消費電力
消費電力 ゼロ
PC では，一般的にエンドユーザが様々なソフトウェアを様々な環境下で使用するため，商用ソフトウェア動作時の消費電力を調査し，TDP を決定。
放熱機構でカバー
放熱機構以外のサーマルアクションでカバー （デバイス内蔵若しくはシステムレベルで実装）
消費電力ゼロ
放熱機構でカバー
OS によるスロットリング温度
デバイスの動作 大温度
ファンはフルスピード
P-State 制限機能により，ハードウェア制御でより低い P-State へ移行
OS により，より低い P-State へ移行
OS によるシャットダウン温度
デバイス自身がシャットダウンを実行
OS により，シャットダウンを実行
ロジックでカバー （デバイス内蔵若しくはシステムレベルで実装)
サーマルシャットダウン温度
ファン制御 上限温度
24 JEITA EDR-7336
8 電子機器（セット）設計から見た熱抵抗の課題
8.1 電子機器を取り巻く状況
近年商品の小型化，高機能化による消費電力の増加に伴いデバイスの放熱対策の重要性が増している。
放熱部品の形状やコストはときとして商品全体に影響を与える場合があり，デバイス自身の放熱構造や追
加の放熱部品の事前検討は商品設計で必要であると考えられる。近年では，シミュレーションの活用もあ
り事前予測も可能になりつつあるが，セットメーカは，デバイスメーカからθ JC 等の情報の提供を受け，
デバイスの選定時や事前検討に利用している。一部では，デバイスメーカからは Delphi モデルの提供を受
け精度の高いシミュレーションも実施されている。
こういった状況であるためデバイスメーカとセットメーカ間での熱に関する情報のやり取りは，頻繁に
行われているが，セットメーカから見ると複数のデバイスメーカとのやり取りで以下の問題を感じている。
8.2 セットメーカとデバイスメーカ間の情報課題
8.2.1 θ JC等の熱抵抗の解釈の問題
デバイスメーカ間でθ JC等の熱抵抗の解釈が異なったり，θ JCの実験方法，解析方法が不明確なケースも
実在するため，設計着手後に問題とならないように業界で統一化を図る必要性がある。
8.2.2 ジャンクション温度予測方法の課題
デバイスメーカから提供されたθ JC，ΨJT等を利用してセット状態におけるジャンクション温度の予測は，
TC を測定しθ JC と消費電力を使った予測方法が一般的である。しかし，特定の環境で測定されたθ JC やΨJT
を利用した方法では，セット状態のジャンクション温度を正しく予測できていない可能性が高い。放熱部
品やコストを 適化するためには新たなジャンクション温度予測方法の検討が必要と予測される。
PC デバイスには，熱設計時に参照する消費電力値として，TDP が定義されており，TDP は， 大理論
消費電力を示すものではなく，商用ソフトウェアを実行した際に到達すると考えられる消費電力である。
9 まとめ
現在，セットメーカとデバイスメーカ間で，半導体製品の熱特性に関する情報共有の手段として一般的
に用いられている数値＝熱抵抗は，特定環境の値であり，各種パラメータの変動により変化する値であり，
同じ環境・条件下での半導体の放熱性能比較検討には問題ないが，環境・条件が異なる電子機器内では，
ジャンクション温度を正しく予測できていない可能性があり，熱対策の 適化に用いることは好ましくな
いと考える。これらの課題を踏まえて，電子機器設計に有効な半導体製品の熱特性情報のあり方などにつ
いて，今後検討を進める。
禁 無 断 転 載
この規格類の全部又は一部を転載しようとする場合
は，発行者の許可を得て下さい。
(社）電子情報技術産業協会が発行している規格類は，工業所有権（特許，実用新
案など）に関する抵触の有無に関係なく制定されています。
(社）電子情報技術産業協会は，この規格類の内容に関する工業所有権に係る確認
について，責任はもちません。
2010 年 10月発行
発 行 (社）電子情報技術産業協会 電子デバイス部
〒100-0004 東京都千代田区大手町 1-1-3
ＴＥＬ 03-5218-1061 ＦＡＸ 03-5218-1080
印 刷 (株）オガタ印刷
〒102-0072 東京都千代田区飯田橋 1-5-6
ＴＥＬ 03-3264-3456
JEITA EDR-7336