通信用 ic テスト用 i,q 信号発生のための 複素マルチバンドパス …€¦ ·...
TRANSCRIPT
通信用 IC テスト用 I,Q 信号発生のための 複素マルチバンドパス ΔΣDA 変調器の検討（2）
◯村上正紘 シャイフル・ニザム・ビン・モーヤ 小林春夫
松浦達治(群馬大学) 小林 修(STARC)
群馬大学 工学部 電気電子工学科 小林研究室
第 3 回電気学会東京支部栃木・群馬支所合同研究発表会 @宇都宮大学工学部
OUTLINE
• 研究背景・目的
• 複素バンドパスΔΣDA変調器
• DWAアルゴリズム
• まとめと今後の課題
2/27
OUTLINE
• 研究背景・目的
• 複素バンドパスΔΣDA変調器
• DWAアルゴリズム
• まとめと今後の課題
3/27
テストコストの傾向 （ITRS 2001）
コス
ト
（C
ents
/ T
ransi
stor）
年
I：In-Phase （同相信号） Q ：Quadrature Phase （直交位相信号）
通信用ICチップ（Bluetooth,無線LAN等） の低テストコスト化の要求
研究背景
特に、IQ信号を受信する
低テストコスト化の要求
製造コスト
テストコスト
→
増加
減少
→
製造
テスト
4/27
DSP
テスト
通信用 ICチップ
端末内部に搭載
ナイキストDAC
ナイキストDAC
通常
研究目的
ANALOG DIGITAL
本研究の目的
高品質・低コスト IQ信号の生成
I信号
Q信号
I信号
Q信号
5/27
DSP
テスト
通信用 ICチップ
端末内部に搭載
実BPΔΣDA変調器
実BPΔΣDA変調器
研究目的
ANALOG DIGITAL
本研究の目的
高品質・低コスト IQ信号の生成
I信号
Q信号
I信号
Q信号
6/27
: 実 （Real） ＜ 複素（Complex） 高品質テストIQ信号の生成
DSP
テスト
通信用 ICチップ
端末内部に搭載
I信号
Q信号
研究目的
複素バンドパス ΔΣDA変調器
提案
ANALOG DIGITAL
本研究の目的
高品質・低コスト IQ信号の生成
I信号
Q信号
7/27
対称
複素信号とは 物理的に「複素信号」は存在しない
非対称
理論的に見通しが良くなる 設計者が定義
8/27
Complex
量子化ノイズ
Real × 2
量子化ノイズ
なぜ複素を用いるのか
Analog
Analog
LPΔΣDA変調器
LPΔΣDA変調器
Digital
複素バンドパス ΔΣDA変調器
2入力2出力
Digital
(1入力1出力)×2
9/27
Analog
Analog
BPΔΣDA変調器
BPΔΣDA変調器
Digital
複素バンドパス ΔΣDA変調器
2入力2出力
Digital
(1入力1出力)×2 Real × 2
Complex
量子化ノイズ
量子化ノイズ
なぜ複素を用いるのか 10/27
信号付近のノイズの広がりが良い
Real × 2
Complex
量子化ノイズ
量子化ノイズ
なぜ複素を用いるのか
複素のメリット：
11/27
SNDR : Signal-to Noise&Distortion Ratio OSR： オーバーサンプリング比 Fs：サンプリング周波数
BW
BW REAL
COMPLEX
SNDR：大 高品質信号 ：大 信号付近の
ノイズの広がり
12/27
OUTLINE
• 研究背景・目的
• 複素バンドパスΔΣDA変調器
• DWAアルゴリズム
• まとめと今後の課題
13/27
１
量子化ノイズ
複素バンドパスΔΣDA変調器
複素共振器
０
14/27
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
win / ws
: 複素信号
複素共振器
θ を変えることによって 任意の極を選ぶことが可能
15/27
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
シミュレーション条件
1次複素バンドパスΔΣDA変調器 16/27
COMPLEX，REALの比較
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
REAL COM PLEX
0
2 0
4 0
6 0
8 0
1 0 0
1 2 0
1 4 0
1 6 0
1 8 0
1 2 3 4 5 6
SN
DR
[dB
]
OSR (2 n)
信号帯域 実バンドパスΔΣDA変調器（I 経路のみ）
発見!!
差は約20dB
17/27
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
マルチバンドパス → マルチトーン・テスト信号にも対応
Digital Input
Analog Output
2次複素バンドパスΔΣDA変調器
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
1 st 2 nd
18/27
OUTLINE
• 研究背景・目的
• 複素バンドパスΔΣDA変調器
• DWAアルゴリズム
• まとめと今後の課題
19/27
量子化器
アナログフィルタ
マルチbit 1bit
アナログフィルタの遮断特性が急峻でなくて済む
量子化器 & DACのマルチビット化 20/27
DACの非線形性
DIGITAL
AN
ALO
G
非線形性
1bit
マルチbit
量子化器 & DACを マルチビット化
DAC非線形性が生じる ↓
変調器全体のSNDRは劣化
後段のアナログフィルタの
要求性能が緩和
メリット
デメリット
21/27
DWA : Data-Weighted Averaging
DWAアルゴリズム
ONする容量をローテーション
がノイズシェープ
容量を用いたDAC
22/27
C0 C1 C2 C3 C4 C5 C6 C7
4
3
2
2
6
1
7←
Dig
ital
Inp
ut
DWA DAC
DWAアルゴリズム
C0 C1 C2 C3 C4 C5 C6 C7
4
3
2
2
6
1
7
← D
igit
al In
pu
t
がノイズシェープ
通常のDAC
23/27
複素共振 複素ノッチ
等価回路
DWAアルゴリズム等価回路
信号成分 → そのまま DAC非線形性 → 複素ノイズシェープ
24/27
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
非線形DAC
0
1 0
2 0
3 0
4 0
5 0
6 0
7 0
1 2 3 4 5 6
SN
DR
[dB
]
OSR (2 n)
0
1 0
2 0
3 0
4 0
5 0
6 0
7 0
1 2 3 4 5 6
SN
DR
[dB
]
OSR (2 n)
0
1 0
2 0
3 0
4 0
5 0
6 0
7 0
1 2 3 4 5 6
SN
DR
[dB
]
OSR (2 n)
非線形DAC + DWA
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
線形DAC
非線形DAC ＋
DWAアルゴリズム
DWAアルゴリズムによるSNDRの向上 25/27
OUTLINE
• 研究背景・目的
• 複素バンドパスΔΣDA変調器
• DWAアルゴリズム
• まとめと今後の課題
26/27
複素バンドパスΔΣDA変調器を用いた通信用IC テスト のための高品質・低コストIQ信号の生成法を提案
1次の場合，実BPFよりも複素BPFの方が SNDRは20dB良い ← 新しい発見
等価回路でDWAアルゴリズムの有効性を示した
DWAアルゴリズムのデジタルでの実現
今後の課題
まとめ
27/27
28/27
COMPLEX，REALの比較
-1 2 0
-1 0 0
-8 0
-6 0
-4 0
-2 0
0
-0 . 5 -0 . 4 -0 . 3 -0 . 2 -0 . 1 0 0 . 1 0 . 2 0 . 3 0 . 4 0 . 5
Pow
er
[dB
]
win / ws
REAL COM PLEX
0
2 0
4 0
6 0
8 0
1 0 0
1 2 0
1 4 0
1 6 0
1 8 0
1 2 3 4 5 6
SN
DR
[dB
]
OSR (2 n)
差は約20dB
29/27
C0 C1 C2 C3 C4 C5 C6 C7
4
3
2
2
6
1
7
← D
igit
al In
pu
t
C0 C1 C2 C3 C4 C5 C6 C7
4
3
2
2
6
1
7
← D
igit
al In
pu
t 30/27
ImRe
1次 実バンドパス 31/27
Im
Re
1次 複素バンドパス 32/27
2次 複素バンドパス
Digital Input
Analog Output
33/27
34/27
35/27
36/27
37/27
38/27
対称
複素信号とは 物理的に「複素信号」は存在しない
非対称
理論的に見通しが良くなる 人間が定義
39/27
• 誤差は入力の±10％ 小数点以下15位
• 非線形性は入力の±1％ 小数点以下15位
固定小数点 浮動小数点
40/27
DIGITAL
AN
ALO
G
非線形性
1bit
マルチbit
後段のアナログフィルタの 要求性能が緩和
アナログフィルタ
量子化器
DAC非線形性が生じる ↓
変調器全体のSNDRは劣化
マルチビット化によるDAC非線形性
量子化器 & DACを マルチビット化
41/27
量子化器
アナログフィルタ
マルチbit 1bit
アナログフィルタの遮断特性が急峻でなくて済む
量子化器 & DACのマルチビット化 42/27
複素共振 複素ノッチ
信号成分 → そのまま DAC非線形性 → 複素ノイズシェープ
積分 微分
Pointer
Pointer
DWA DAC
43/27
Q & A
• 神奈川工科大学 小室先生 Question ― COMPLEXの方がREALより20dB良いということを見つけたのはすばらしい。しかしIQ信号をアナログで別々につくる必要があるのか?（p.7 ）実際にICチップに入ってくるのはIQに分かれていない。となるとアプリケーションは何になるのか。IQに分けるのはレシーバーの中にあるADCの評価のみ。 → Answer ― 直交変調した後のことしか考えていなかったので、アプリ ケーションについては検討。
44/27