Application Note 1-012 Page 1

EDIF200 を使用した 標準デザイン・ライブラリのインポート

本稿では、デフォルトのベンダ・デザイン・ライブラリを用いて

設計された EDIF 200 回路図のインポートについて説明します。

インポートされた回路図の編集プロセスは、まず、EDIF イン

ポート回路図によってインポートされた図面上でインスタンス

化したシンボルを認識します。analoglib および基本ライブラリ・

プリミティブ・シンボルの多くは、デフォルト Gateway ライブラリ

で同様の表示になります。spicelib とは、Gateway がすべての

アクティブおよびパッシブ SPICE シンボルに使用するプリミティ

ブ・ライブラリです。このライブラリには、グラウンド・ピン、回路

図の入力/出力ピン、電源シンボルなどの特殊シンボルが含

まれています。ここでの目標は、最低限の再描画および編集

でシルバコのシンボルに変更可能な、インポートされた図面上

のシンボルをできるだけ多く検出することです。

ベンダからのエクスポート

この例で使用する回路例を図 1 に示します。回路図は、

current_mirrorという名前で、testという名前のライブラリに保存さ

れています。この回路図は、analoglib ライブラリの SmartSpice

view のシンボルを使用して描かれています。Cadence 環境から

EDIF 200 形式の回路図をファイル（拡張子*.eds または*.edn）に

エクスポートします。このファイルは Gateway へインポート可能で

す。

図 1. Virtuoso®でキャプチャされた回路図

Gateway へのインポート

準備した EDIF ファイルを Gateway へ読み込むことが可能です。

1. 少なくとも 1 つのライブラリを含んでいるワークスペースを

Gateway に読み込みます。この例では、spicelib ライブラリ

のみが含まれているワークスペースを読み込みます。

2. メニューバーから[ファイル]→[インポート]→[EDIF200]を

選択して、[EDIF インポート]ダイアログを開きます。ファイ

ルを指定し、図 2 に示すように適切なチェックボックスをオ

ンに設定します。

3. [インポート]ボタンをクリックします。

ファイルがインポートされ変換されると、インポートされたライブ

ラリがワークスペースに書き込まれます。この例では、spicelib

が変換前のワークスペースの元のライブラリです。変換後、

analoglib ライブラリと test ライブラリが追加されました。また、

変換中、すべての図面の各インスタンスが処理され、セルがラ

イブラリに書き込まれるとセッション・ウィンドウがスクロールで

きます。セッション・ウィンドウには変換における部分的なレ

ポートが表示されます。セッション・ウィンドウの最後に、次の

メッセージが書き込まれます。

Processing library ‘test’ (EDIF level 0)

Processing cell ‘current_mirror’

WARNING: Signal name ‘GND!’ has been converted to

‘GND’

図 2. インポート設定

Page 2 Application Note 1-012

図 3. Gateway にインポートされた回路図

WARNING: Signal name ‘VSS!’ has been converted to

‘VSS’

WARNING: Signal name ‘VCC!’ has been converted to

‘VCC’

Phase 3 complete

EDIF import completed successfully

この段階で、インポートされた回路図が編集のために開きます。

この例では、TEST ディレクトリの current_mirror.schlr というファイ

ルを開きます。回路図が開くと、[ライブラリ]ペインの analoglib を

クリックします。EDIF の処理中に analoglib ライブラリに書き込ま

れたシンボルは、[ライブラリ]ペインの下の[シンボル]ペインに表

示されます。インポート後に Gateway で開いた回路図を図3 に示

します。

この時点で、EDIF 変換は完了し、オリジナルの回路図キャプ

チャ環境に存在したとおりセル表示が作成されます。ほとんど

の場合、SmartSpice で読み込み可能なネットリストを出力でき

るように回路図を編集する必要があります。ネットリストを生成

するには、いくつかの基本手順を実行する必要があります。ほ

とんどのシンボルは、オリジナルの Virtuoso 図面のとおりに配

線接続する必要があります。つまり、シンボル・ピンとの接続を

維持したまま移動させます。編集の基本手順は次のとおりで

す。

1. [シンボル置換]ダイアログを使用してネットリストの

SmartSpice 属性を持つ spicelib シンボルで回路図を更新

します。これにより、analoglib インスタンスを spicelib イン

スタンスで置換します。メニューバーから[ツール]→[シン

ボル置換]を選択するか、図 4 を参照してください。

図 4. [シンボル置換]ダイアログ

2. 図 5 に示すように、[変換後のシンボル]の[ライブラリ]に

spicelib を設定します。

3. [OK]ボタンをクリックします。

4. メニューバーから[編集]→[すべてを選択]を選択します。

5. メニューバーから[編集]→[属性の整列]を選択します。回

路図は図 6 に示すようになります。

6. 回路図チェックを実行します。[エラーを表示]ダイアログ

を図 7 に表示します。

7. 4 つのエラーは同じであり、必須属性に値が割り当てられ

なかったことによるものです。これはいくつかのシンボル

属性名がベンダごとに異なるからです。ここでの例では、

シミュレータ属性 (Spectre®の MODEL)と(SmartSpice の

MNAME)が異なるため、変更する必要があります。

図 5. インスタンス元のライブラリ変更

Appication Note 1-012 Page 3

図 6. シンボル置換実行後の回路図

8. QQ0 BJT インスタンスをダブルクリックして変更します。

図 8 のダイアログを参考にして図 8 に示すように変更して

ください。

9. [OK]ボタンをクリックします。

10. ネットリストを生成し表示します（図 9 参照）。

回路図は、見栄えを良くするためにさらに編集できます。属性の

整列、特定の属性表示の変更やネット名の表示/非表示などの

編集が可能です。編集機能の全一覧については、『Gateway

ユーザーズ・マニュアル』を参照してください。

図 8. [属性: インスタンス]ダイアログ

図 7. [エラーを表示]ダイアログ

まとめ

回路図のグラフィック・データの変換は、レイアウトのように明

確には定義されていません。GDSIIなどのファウンドリ・ドリブン

のフォーマットに比べ、EDIF 機能には制限があります。このた

め、各 CAD ベンダは独自のソフトウェアに EDIF インポート/エ

クスポート機能を搭載して、できる限り利便性および生産性を

向上する必要があります。ベンダ間の回路図キャプチャが大

きく異なるため、ほとんどの場合、ネットリスト生成が可能な回

路図に仕上げるために、EDIF インポート後に手修正が必要に

なります。

図 9. Gateway で生成した SPICE ネットリスト