eletrÔnica digital 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/digital/eld2.prn.pdf ·...

28
_______________________________________ CEFET-SC Gerência Educacional de Eletrônica ELETRÔNICA DIGITAL 2 CIRCUITOS SEQÜENCIAIS Prof. Wilson B. Zapelini FLORIANÓPOLIS AGOSTO/2001

Upload: dinhhanh

Post on 02-Feb-2018

214 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

_______________________________________

CEFET-SC Gerência Educacional de Eletrônica

ELETRÔNICA DIGITAL 2

CIRCUITOS SEQÜENCIAIS

Prof. Wilson B. Zapelini

FLORIANÓPOLIS AGOSTO/2001

Page 2: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

1

PROGRAMA Página 1. Flip-flops 03

1.1 Características 03 1.2 Flip-flop RS Básico 03 1.3 Flip-flop RS comandado por pulso de clock 03 1.4 Flip-flop JK 04 1.5 Flip-flop JK Mestre-escravo 05 1.6 Flip-flop JK Mestre-Escravo com entradas Preset e Clear 06 1.7 Flip-flop tipo T 06 1.8 Flip-flop tipo D 07

2. Multivibradores 08 2.1 Multivibrador Monoestável 08 2.2 Multivibrador Astável 08 2.3 O Circuito Integrado 555 09

3.4 Schmitt Trigger 11 3. Registradores de Deslocamento 12

3.1 Introdução 12 3.2 Conversor Série-Paralelo 12 3.3 Conversor Paralelo-Série 12 3.4 Registrador de Entrada Série e Saída Série 13 3.5 Registrador de Entrada Paralela e Saída Paralela 13 3.6 Registrador usado como Divisor por 2 13 3.7 Registrador usado como Multiplicador por 2 13

4. Contadores 14 4.1 Contadores Assíncronos 14 4.2 Contadores Síncronos 17 4.3 Contadores para Circuitos Temporizados 20 4.4 Contadores Integrados 21

5. Conversores digital-analógicos (D/A) e análogo-digitais (A/D) 5.1 Conversores D/A 5.2 Conversores A/D 5.3 Geradores de forma de onda digitais

6. Memórias 6.1 Classificação das memórias 6.2 Estrutura geral e organização de uma memória 6.3 Memórias ROM – arquitetura interna 6.4 Memórias PROM 6.5 Memórias EPROM 6.6 Memórias EEPROM 6.7 Memórias RAM – expansão da capacidade

Referências Bibliográficas 21 Experiências 22

CARGA HORÁRIA: 60 horas

Page 3: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

2

METODOLOGIA Aulas teóricas: expositivas/dialogadas com recursos de quadro, marcador e apostila e livro

referência, abordando conteúdos teóricos e resolução de problemas/projetos; Aulas práticas: experimentos com circuitos integrados usando matriz de contatos e equipamentos

didáticos para montagens/testes; Concepção, desenvolvimento e implementação de um circuito/aparelho eletrônico

digital. BIBLIOGRAFIA RECOMENDADA IDOETA, Ivan V. e CAPUANO, Francisco G. Elementos de Eletrônica Digital. São Paulo: Editora Érica, 1998. INSTRUMENTOS DE AVALIAÇÃO ? Testes escritos, com consulta bibliográfica; ? Testes práticos; ? Ficha de observação experimental; ? Relatórios de experiências práticas; ? Trabalho de pesquisa bibliográfica; ? Projeto interdisciplinar.

Page 4: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

3

1. FLIP-FLOPS 1.1 Características ? A saída depende do valor das entradas e/ou dos estados armazenados; ? Operam sob o comando de pulsos de clock; ? Possuem 2 estados estáveis e complementares (Q e Q ); ? Mantém armazenado (memorizado) o valor na saída até ser ativado, podendo mudar seu estado

em função dos valores na entrada. Entrada 1 Q Clock Q Entrada 2 1.2 - Flip-flop RS Básico

S R QA QF S R QF

0 0 0 0 - estável QA 0 0 QA

0 0 1 1 - estável 0 1 0 0 1 0 0 - estável 0 1 0 1 0 1 1 0 - instável 1 1 não perm. 1 0 0 1 - instável 1 1 0 1 1 - estável 1 1 0 1 - instável (não permitido) 1 1 1 1 - instável (não permitido)

1.3 - Flip-flop RS comandado por pulso de clock

Flip-Flop

Page 5: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

4

Para Clock = 0 ? a saída Q do flip-flop mantém seu estado armazenado; Para Clock = 1 ? o flip-flop responde conforme os níveis lógicos das entradas. O latch responde em nível (0 ou 1) e o flip-flop responde em transição (subida ou descida). Se o circuito de controle detecta: - transição ? Clock (Ck) - nível ? Enable (En) Exemplo de Diagrama de Tempo de um Flip-flop RS ativado na subida do Clock 1 2 3 4 5 6 7 Ck R S Q Q 1.4 - Flip-flop JK Objetivo: evitar a saída Q com situação não permitida.

J K QA AQ S R QF J K QF

0 0 0 1 0 0 0 QA 0 0 QA

0 0 1 0 0 0 1 0 1 0 0 1 0 1 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 1 AQ 1 0 0 1 1 0 1 1 1 0 1 0 0 0 1 1 1 0 1 1 0 1 AQ 1 1 1 0 0 1 0

QQ

K

Ck

J

CkSR Q

_Q

SRFF

74LS08

74LS08

1

0

sub

desc

Page 6: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

5

Circuito análogo do Flip-flop JK (com portas lógicas Não-E)

Característica inconveniente no funcionamento do circuito: ? Para J e K = 1, ocorrem constantes oscilações (mudanças de estado) na saída Q, em função das

duplas realimentações. Possíveis soluções: ? forçar o clock para zero num tempo conveniente após a aplicação dos níveis lógicos nas entradas

J e K (deve levar em conta o atraso na propagação de cada porta lógica); ? inserir blocos (portas lógicas) de atraso em série com as linhas de realimentação e comutar a

entrada clock da mesma forma. 1.5 - Flip-flop JK Mestre -Escravo Objetivo: evitar as constantes oscilações na saída Q quando as entradas J e K = 1.

Page 7: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

6

Seqüência de funcionamento: ? Para clock = 1: ocorre a passagem dos níveis lógicos J e K do Mestre; não passagem de Q1 e 1Q , porque o clock do escravo é zero.

? Para clock = 0: Q1 e 1Q estavam bloqueadas com o último estado assumido;

passagem das entradas R e S (escravo), mudando as saídas Q e Q . Conclusão: o circuito só reconhece as entradas J e K quando o clock passa de 1 para zero. 1.6 - Flip-flop JK Mestre -Escravo com entradas Preset e Clear

Clr Pr QF

0 0 Não permitido 0 1 0 1 0 1 1 1 Func. normal

1.7 - Flip-flop tipo T Pr T Q Ck Q Clr

J Q K Q

Page 8: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

7

J K T QF T QF

0 0 0 QA 0 QA

0 1 1 AQ 1 0 1 1 1 AQ

1.8 - Flip-flop tipo D Pr D Q Ck Q Clr

J K D QF D QF

0 0 0 0 0 1 0 0 1 1 1 0 1 1 1 1

J Q K Q

Page 9: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

8

2. MULTIVIBRADORES Os multivibradores dividem-se em: monoestável, astável e biestável (flip-flop). 2.1 Multivibrador monoestável É semelhante ao flip-flop, porém, é instável num de seus estados, voltando à configuração estável sem necessidade de sinal externo. A transição de instável para estável, produzindo um sinal de tempo determinado após o "trigger" externo, é usada para aplicações de circuito de atraso.

2.2 Multivibrador astável É um mero oscilador, apresentando instabilidade nos dois estados (Set e Reset). O tempo de oscilação é controlado pela escolha de R e C.

Page 10: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

9

2.3 O Circuito Integrado 555 O CI 555 é classificado como integrado linear, funcionando com alimentação entre 4 e 18 Volts, possui boa estabilidade e baixo custo. É utilizado freqüentemente como temporizador (operação monoestável) ou oscilador (operação astável). É composto por dois comparadores de nível de tensão, um flip-flop, um transistor de descarga e um estágio de potência. Seus pinos têm as seguintes funções, destacadas na tabela abaixo.

Pinos Funções 1 - alimentação (terra) 2 - entrada de disparo 3 - saída dos sinais: pode fornecer até 200 mA 4 - entrada de reciclagem: em nível baixo, bloqueia o funcionamento do integrado 5 - tensão de controle: varia a freqüência de saída, de acordo com a tensão a ele aplicada 6 - sensor de nível 7 - descarga 8 - alimentação (+Vcc)

Funcionamento Operação Monoestável Cada vez que se leva a massa à entrada de disparo, há o funcionamento como monoestável, gerando um pulso na saída, cuja duração depende de R e C, dada pela expressão: T = 1,1 . R . C O valor mínimo de R é 1 K? e o máximo não deve exceder 1 M? . O valor de C não tem limite. Porém, devido às correntes de fuga, convém não exceder 1.000 ?F. Operação Astável O CI age como oscilador, gerando ondas digitais em sua saída, cujo período depende de Ra, Rb e C. - Período em nível alto: Ta = 0,7 (Ra + Rb) . C - Período em nível baixo: Tb = 0,7 . Rb . C - Período total: T = 0,7 (Ra + 2.Rb) . C Quando se desejar períodos de alta e baixa exatamente iguais: T = 1,4 . R . C

Page 11: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

10

CI 555 em configuração monoestável. Ao se ligar à massa o pino 2, através de Ch1, ocorre a formação do pulso na saída, cuja duração depende dos valores de R e C. O pino 4 deve estar ligado a Vcc para evitar disparos por ruídos espúrios. Costuma-se acoplar o pino 5 à massa, através de um capacitor de 10 nF, quando este pino não é usado para variar a tensão de referência nos comparadores.

CI 555 em configuração astável (oscilador). O tempo de carga é dado por C e (Ra+Rb) e a descarga por C e Rb.

Page 12: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

11

2.4 - Schmitt Trigger É também conhecido como disparador ou limitador Schmitt. Trata-se de um circuito biestável, cujo circuito possui a propriedade de mudar de estado segundo níveis bem definidos de tensão de entrada. Ou seja, a entrada só reconhece como nível lógico 1 uma tensão maior do que um valor especificado (tensão de transição positiva V+), e só reconhece como nível lógico 0 uma tensão menor do que um valor especificado (tensão de transição negativa V-). Os gráficos abaixo demonstram que o Schmitt Trigger possui a propriedade de quadrar ou retangular a forma de onda da tensão de entrada. Os valores típicos (TTL) são: V+ = 1,7 V e V- = 0,9 V. VE V+ V- t VS VH

VL

t Exemplos de CIs Schmitt Trigger 7414 e 40106 - 6 portas inversoras 4093 - 4 portas Não-E de 2 entradas

Page 13: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

12

3. REGISTRADORES DE DESLOCAMENTO 3.1 - Introdução 3.1.1 - Informação paralela Todos os bits se apresentam simultaneamente. Necessita de tantos fios quantos forem os bits. Exemplo: impressora. 3.1.2 - Informação série Os bits vêm seqüencialmente um após o outro. Necessita de apenas um fio. Exemplo: modem. 3.2 - Conversor série-paralelo

3.3 - Conversor paralelo-série

Se Enable=0 ? Preset(PR) dos flip-flops são iguais a 1 e atuam normal; Se Enable=1 ? Preset(PR) dos flip-flops terão valores complementares às entradas PR3, PR2, PR1,

PR0 e, portanto, as saídas assumirão os valores destes terminais. Exemplo: Se PR3 = 0 ? Pr=1 ? Q3 mantém seu estado; Se PR3 = 1 ? Pr=0 ? Q3 = 1.

Page 14: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

13

Entrada paralela da informação: Se limparmos o registrador (Clear=0) e introduzirmos a informação paralela através dos terminais PR, então, as saídas Q dos flip-flops assumirão estes valores. Saída série da informação: Para Clear=0, a cada descida do Clock, Q0 irá assumir os valores, seqüencialmente, de Q0, Q1, Q2 e Q3. 3.4 - Registrador de Entrada Série e Saída Série Após a entrada da informação, inibe-se o clock. A informação permanece no Registrador até novo clock (funciona como memória). Entrada de informação série: através da entrada série; Saída da informação: em Q0 3.5 - Registrador de Entrada Paralela e Saída Paralela Entrada de informação: através dos terminais Preset e Clear; Saída da informação: inibindo o clock, as saídas são obtidas pelos terminais Q3, Q2, Q1 e Q0. 3.6 - Registrador de Deslocamento usado como Divisor por 2 (shift right) Q3 Q2 Q1 Q0 Entrada Ck Entra-se com zero na Entrada Série e, através do clock, desloca-se uma casa à direita. Exemplo: 1010(2) = 10(10) ? 0101(2) = 5(10) 3.7 - Registrador de Deslocamento usado como Multiplicador por 2 (shift left) Q3 Q2 Q1 Q0 Entrada Ck Desloca-se uma casa à esquerda através do clock e força-se Q0 = 0. Exemplo: 0001(2) = 1(10) ? 0010(2) = 2(10)

Registrador de Deslocamento

Registrador de Deslocamento

Page 15: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

14

4. CONTADORES Características ? Variam os seus estados, sob comando de pulsos de clock, de acordo com uma seqüência pré-

determinada; ? São usados para contagens, divisores de freqüência, geradores de forma de onda, conversores

analógico-digitais, etc; ? Classificam-se em contadores: assíncronos e síncronos. 4.1 - CONTADORES ASSÍNCRONOS ? Não têm clocks comuns; ? O clock é efetivado no primeiro flip-flop. O clock no flip-flop seguinte é obtido a partir da saída

do flip-flop anterior. E assim, segue sucessivamente esta lógica para os demais flip-flops. 4.1.1 - Contador de Pulsos Apresenta na saída a seqüência de contagem do código binário.

Inicialmente, supõem-se as saídas zeradas. Aplica-se um pulso de clock no primeiro flip-flop, cuja mudança de estado na saída ocorrerá na descida do clock. O flip-flop seguinte mudará o nível lógico na saída sempre que ocorrer a mudança (descida do clock) de nível lógico no flip-flop anterior. O diagrama de tempo abaixo ilustra melhor a seqüência de funcionamento do contador. Após o 160 pulso de clock, o contador irá reiniciar a contagem. Observa-se que este circuito possui também a característica de divisor de freqüência. 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Ck Q0 Q1 Q2 Q3

Page 16: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

15

4.1.2 - Contador Assíncrono de Décadas

Para contar de 0 a 9: somente quando as saídas apresentarem Q3Q2Q1Q0 = 1010 (2) = 10 (10) A lógica auxiliar (porta Não-E) zera todas as saídas e o contador reinicia a contagem. 4.1.3 - Contador Assíncrono Decrescente O circuito que efetua a contagem decrescente se diferencia da contagem crescente apenas pela forma de obtenção dos clocks dos flip-flops: a partir das saídas complementares. Um outro circuito com mesmo resultado pode ser obtido quando as saídas do contador são extraídas das saídas complementares dos flip-flops. O diagrama de tempo a seguir demonstra a seqüência de contagem.

Page 17: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

16

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 Ck Q0 Q1 Q2 Q3 4.1.4 - Contador Assíncrono Crescente e Decrescente Variável de controle: X = 1 ? contagem crescente X = 0 ? contagem decrescente

Page 18: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

17

4.2 - CONTADORES SÍNCRONOS ? Os clocks são simultâneos em todos os flip-flops; ? Para haver mudança de estado lógico: estuda-se as entradas J e K dos flip-flops e obtém-se as

saídas desejadas; ? Escreve-se a tabela de transição analisando quais devem ser as entradas J e K dos flip-flops,

para que assumam o estado seguinte desejado.

J K QF QA QF J K 0 0 QA 0 0 0 X 0 1 0 0 1 1 X 1 0 1 1 0 X 1 1 1

AQ 1 1 X 0

4.2.1 - Contador Síncrono Binário a) Estuda-se as entradas J e K que irão definir os estados lógicos nas saídas dos flip-flops.

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0

0 0 0 0 0 X 0 X 0 X 1 X 0 0 0 1 0 X 0 X 1 X X 1 0 0 1 0 0 X 0 X X 0 1 X 0 0 1 1 0 X 1 X X 1 X 1 0 1 0 0 0 X X 0 0 X 1 X 0 1 0 1 0 X X 0 1 X X 1 0 1 1 0 0 X X 0 X 0 1 X 0 1 1 1 1 X X 1 X 1 X 1 1 0 0 0 X 0 0 X 0 X 1 X 1 0 0 1 X 0 0 X 1 X X 1 1 0 1 0 X 0 0 X X 0 1 X 1 0 1 1 X 0 1 X X 1 X 1 1 1 0 0 X 0 X 0 0 X 1 X 1 1 0 1 X 0 X 0 1 X X 1 1 1 1 0 X 0 X 0 X 0 1 X 1 1 1 1 X 1 X 1 X 1 X 1

b) Obtém-se as expressões simplificadas das entradas J e K dos flip-flops, utilizando-se os diagramas de Veitch-Karnaugh.

J3 = Q2.Q1.Q0 K3 = Q2.Q1.Q0 J2 = Q1.Q0 K2 = Q1.Q0 J1 = Q0 K1 = Q0 J0 = 1 K0 = 1

c) Desenha-se o circuito do contador a partir das expressões obtidas.

Page 19: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

18

4.2.2 - Contador Síncrono de Décadas

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0

0 0 0 0 0 X 0 X 0 X 1 X 0 0 0 1 0 X 0 X 1 X X 1 0 0 1 0 0 X 0 X X 0 1 X 0 0 1 1 0 X 1 X X 1 X 1 0 1 0 0 0 X X 0 0 X 1 X 0 1 0 1 0 X X 0 1 X X 1 0 1 1 0 0 X X 0 X 0 1 X 0 1 1 1 1 X X 1 X 1 X 1 1 0 0 0 X 0 0 X 0 X 1 X 1 0 0 1 X 1 0 X 0 X X 1

J3 = Q2.Q1.Q0 K3 = Q0 J2 = Q1.Q0 K2 = Q1.Q0

Q3Q0. J1 ? K1 = Q0 J0 = 1 K0 = 1

Page 20: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

19

4.2.3 - Contador Síncrono Crescente/Decrescente

X Q2 Q1 Q0 J2 K2 J1 K1 J0 K0

0 0 0 0 0 X 0 X 1 X 0 0 0 1 0 X 1 X X 1 0 0 1 0 0 X X 0 1 X 0 0 1 1 1 X X 1 X 1 0 1 0 0 X 0 0 X 1 X 0 1 0 1 X 0 1 X X 1 0 1 1 0 X 0 X 0 1 X 0 1 1 1 X 1 X 1 X 1 1 1 1 1 X 0 X 0 X 1 1 1 1 0 X 0 X 1 1 X 1 1 0 1 X 0 0 X X 1 1 1 0 0 X 1 1 X 1 X 1 0 1 1 0 X X 0 X 1 1 0 1 0 0 X X 1 1 X 1 0 0 1 0 X 0 X X 1 1 0 0 0 1 X 1 X 1 X

.Q1.Q0X Q0.Q1X. J2 ?? .Q1.Q0X Q0.Q1X. K2 ??

J1 = X? Q0 K1 = X? Q0 J0 = 1 K0 = 1

Page 21: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

20

4.3 - CONTADORES PARA CIRCUITOS TEMPORIZADOS 4.3.1 - Contador de 0 a 59 Para contagem de minutos e segundos: ciclo igual a 60. Formas de obtenção: a) um contador assíncrono ou síncrono de contagem 0 a 59. b) dois contadores assíncronos ou síncronos: um para dezena (0 a 5) e outro para unidade (0 a 9) 4.3.2 - Contador de 1 a 12 Para contagem de horas: ciclo de 1 a 12. Mais usado é o contador síncrono, pois permite o início da contagem pelo estado 1. 4.3.3 - Contador de 0 a 23 Para contagem de horas: ciclo igual a 24. Formas de obtenção: c) um contador assíncrono ou síncrono de contagem 0 a 23. d) dois contadores assíncronos ou síncronos: um para dezena (0 a 2) e outro para unidade (0 a 9)

Diagrama de blocos de um Relógio Digital Básico Contador Minutos

0 - 59 Contador Segundos

0 - 59 Gerador de clock

1 Hz Contador Horas

1 - 12

Decodificador BCD/7 segmentos

Decodificador BCD/7 segmentos

Decodificador BCD/7 segmentos

Display - Horas Display - Minutos Display - Segundos

Page 22: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

21

4.4 - CONTADORES INTEGRADOS

Contador 7490 R0(1) R0(2) RG(1) RG(2) QD QC QB QA

1 1 0 X 0 0 0 0 1 1 X 0 0 0 0 0 X X 1 1 1 0 0 1 X 0 X 0 Contagem 0 X 0 X Contagem 0 X X 0 Contagem X 0 0 X Contagem

Contador 74190 Contagem PL /DU CE CP D0-D1-D2-D3 Crescente 1 0 0 ? 0

Decrescente 1 1 0 ? 0 REFERÊNCIAS BIBLIOGRÁFICAS BIGNELL, J. W. e DONOVAN, R. L.. Eletrônica Digital. Volumes 1 e 2, São Paulo: Makron Books, 1995 CAPUANO, F. e IDOETA, I.. Elementos de Eletrônica Digital. São Paulo: Érica, 25.a Edição, 1997. CAPUANO, Francisco G.. Exercícios de Eletrônica Digital. São Paulo: Érica, 1991. MELO, Mairton de Oliveira. Eletrônica Digital. São Paulo: Makron Books, 1994. MELO, Mairton de Oliveira. Contadores Digitais – Aplicações. Florianópolis: Editora da UFSC, 1985. MALVINO, A. P. e LEACH, D. P.. Eletrônica Digital – Princípios e Aplicações. Volumes 1 e 2, São Paulo: McGraw-Hill, 1987. SZAJNBERG, Mordka. Eletrônica Digital. Rio de Janeiro: Livros Técnicos e Científicos Ltda, 1988.

Page 23: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

22

EXPERIÊNCIA 1 - FLIP-FLOPS 1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais: 1.1 - Flip-flop RS com clock, usando portas lógicas Não-E (7400);

1.2 - Flip-flop RS com clock, usando portas lógicas Não-ou (7402);

R

Ck

S

Q

Q

1.3 - Flip-flop JK com Preset e Clear (7476);

1.4 - Flip-flop tipo T (7476);

1.5 - Flip-flop tipo D (7474).

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito (tabela de transição); 4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

Page 24: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

23

EXPERIÊNCIA 2 - MULTIVIBRADORES 1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais: 1.1 - CI 555 na configuração monoestável;

1.2 - CI 555 na configuração astável;

1.3 - CI Schmitt Trigger com 6 portas lógicas inversoras (7414).

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito; 4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

Page 25: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

24

EXPERIÊNCIA 3 - REGISTRADORES DE DESLOCAMENTO 1. Identifique a pinagem do circuito integrado e monte em matriz de contatos o seguinte circuito

digital: 1.1 - Registrador de Deslocamento de 4 bits (7495)

Outputs Shift Shift Right Left Vcc QA QB QC QD Ck1 Ck2 Serial A B C D Mode GND Input control Inputs Mode control = 0 ? Ck1 (série/paralelo) 1 ? Ck2 (paralelo/paralelo) 2. Na seqüência, energize o circuito e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito; 4. Desmonte o circuito e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

7495

Entrada paralela/série Saída paralela

14 13 12 11 10 9 8

1 2 3 4 5 6 7

Page 26: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

25

EXPERIÊNCIA 4 - CONTADORES ASSÍNCRONOS

1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais: 1.1 - Contador assíncrono crescente de 4 bits (2x7476);

1.2 - Contador assíncrono decrescente de 4 bits (2x7476);

1.3 - Contador assíncrono crescente de décadas (2x7476, 7420).

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito; 4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

Page 27: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

26

EXPERIÊNCIA 5 - CONTADORES SÍNCRONOS 1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos o seguinte circuito

digital: 1.1 - Contador síncrono crescente de 4 bits (2x7476, 7408);

2. Na seqüência, energize o circuito e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito; 4. Desmonte o circuito e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

Page 28: ELETRÔNICA DIGITAL 2 - joinville.ifsc.edu.brjoinville.ifsc.edu.br/~mtaques/Digital/ELD2.prn.pdf · 5.3 Geradores de forma de onda digitais 6. Memórias 6.1 Classificação das memórias

27

EXPERIÊNCIA 6 - CONTADORES INTEGRADOS 1. Identifique a pinagem dos circuitos integrados e monte em matriz de contatos os seguintes

circuitos digitais: 1.1 - Contador integrado BCD 0-9 (7490); 1.2 - Contador integrado binário 0-15 (7493); 1.3 - Contador integrado crescente/decrescente BCD 0-9-0 (74190); 1.4 - Contador integrado crescente/decrescente binário 0-15-0 (74191); 1.5 - Contadores integrados BCD 00-99 (7490 e 74190).

2. Na seqüência, energize os circuitos e simule, via chaves, os valores possíveis para as entradas; 3. Organize e interprete os dados coletados na experimentação. Verifique se os valores encontrados

na saída correspondem à análise teórica do circuito; 4. Desmonte os circuitos e reponha o equipamento e componentes aos seus lugares; 5. Mantenha sempre limpo e organizado o ambiente de experimentação educativa.

74LS932MR13MR214 CP01 CP1

11Q38Q29Q112Q0

74LS1914 CE14CP11 PL5U/D9D310D21D115D0

13RC12TC7Q36Q22Q13Q0

74LS906MS17MS22MR13MR214 CP01 CP1

11Q38Q29Q112Q0

74LS1904 CE14CP11 PL5U/D9D310D21D115D0

13RC12TC7Q36Q22Q13Q0