Introduccin al lenguaje VHDLVery High Speed Integrated Circuit Hardware Description Language (VHSIC HDL)Fernando Nuo Garca

rea de Tecnologa Electrnica Universidad de Oviedo1

NDICE 1.- Elementos de VHDL 2.- Unidades de diseo Entidad Arquitectura Configuracin 3.- Mtodos de diseo Flujo de datos Diseo Jerrquico Diseo Secuencial Sentencias secuenciales Asignaciones a seales y a variables Sentencias de control de flujo Sentencia concurrente WITH-SELECT Sentencia concurrente WHEN-ELSE 4.- Bibliotecas y paquetes Etapas en el diseo con VHDL Bibliotecas Paquetes 5.- Ejemplos de Diseo2

1.- Elementos de descripcin en VHDL* Bibliotecas (Libraries) Almacenan los elementos de diseo: tipo de datos, operadores, componentes, objetos, funciones,... Esos elementos se organizan en Paquetes (Packages): son unidades de almacenamiento de elementos y tienen que hacerse visibles para poder utilizarlos por defecto: std (la standard) y work (la de trabajo) y que no es necesario declarar * Entidades (Entities) Es el modelo de interfaz de un circuito con el exterior mediante unos terminales de entrada y de salida * Arquitecturas (Architectures) Es la especificacin del funcionamiento de una Entidad3

Hay 2 bibliotecas que siempre son visibles

Elementos del lenguaje VHDL* Identificadores: letras, nmeros y _ * Delimitadores: caracteres utilizados en operaciones y sentencias =>, :=, , < , >= ,