fabricaÇÃo de cis em tecnologia cmos ana isabela a. cunha ufba
TRANSCRIPT
![Page 1: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/1.jpg)
FABRICAÇÃO DE CI’s EM TECNOLOGIA
CMOS
Ana Isabela A. CunhaUFBA
![Page 2: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/2.jpg)
SUMÁRIO
ETAPAS BÁSICAS DO PROCESSO DE CI’s
SEQÜÊNCIA DE PROCESSO CMOS
O “LATCH-UP”
REFERÊNCIAS
![Page 3: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/3.jpg)
ETAPAS BÁSICASDO PROCESSO
![Page 4: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/4.jpg)
PONTO DE PARTIDA
“Wafer”: bolacha de silício monocristalino
diâmetro: 75 mm a 230 mm
espessura: < 1 mm
•Método de Czochralski: produção de silício monocristalino pela imersão e arraste de uma semente em uma pasta de silício policristalino (alta temperatura), acompanhados de rotação e resfriamento
![Page 5: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/5.jpg)
EPITAXIA Crescimento de filme de silício sobre o “wafer”
Temperaturas altas: 1000 a 1200 oC
Ambiente: SiH4
Replicação da estrutura cristalina do “wafer”Possibilidade de dopagem não uniforme do substrato
![Page 6: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/6.jpg)
DEPOSIÇÃO DE FILME Filmes utilizados: Função do filme:
Dióxido de Silício Separação entre canal e porta
(SiO2) Isolação entre camadas de conexão
Proteção seletiva contra implantação iônica
Nitreto de Silício Isolação
(Si3N4) Proteção seletiva contra oxidação
Polissilício Portas de transistores (“gates”)
(silício policristalino) Interconexões
Resistores
Metal Interconexões
(alumínio ou ligas)
![Page 7: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/7.jpg)
DEPOSIÇÃO DE FILME Filmes: Método de deposição:
Dióxido de Silício -Oxidação térmica (1000 oC)
(SiO2) -CVD – “chemical vapor deposition” (450 a 750 oC)
Nitreto de Silício -CVD (750 oC)(Si3N4)
Polissilício -CVD (650 oC)
(silício policristalino)
Metal -evaporação a vácuo
(alumínio ou ligas) -“sputtering”
![Page 8: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/8.jpg)
LITOGRAFIA
Transferência de padrões geométricos para um filme através de máscara
Técnica fotográfica:
substrato (“wafer” de silício)
filme
![Page 9: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/9.jpg)
LITOGRAFIA
substrato (“wafer” de silício)
filme
polímero: “photoresist”
Técnica fotográfica
![Page 10: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/10.jpg)
LITOGRAFIA
substrato (“wafer” de silício)
filme
polímero: “photoresist”
máscara fotográfica
Técnica fotográfica
![Page 11: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/11.jpg)
LITOGRAFIA
substrato (“wafer” de silício)
filme
raios ultra-violeta
Técnica fotográfica
polímero alterado
![Page 12: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/12.jpg)
LITOGRAFIA
substrato (“wafer” de silício)
filme
solvente orgânico
polímero alterado
Técnica fotográfica
![Page 13: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/13.jpg)
LITOGRAFIA
O filme fica exposto nas regiões sob o polímero que não recebeu radiação
substrato (“wafer” de silício)
filme
polímero alterado
“Photoresit” negativo:
Técnica fotográfica
![Page 14: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/14.jpg)
LITOGRAFIA
substrato (“wafer” de silício)
filme
O filme fica exposto nas regiões sob o polímero que recebeu radiação
“Photoresit” positivo:
Técnica fotográfica
![Page 15: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/15.jpg)
CORROSÃO
Remoção seletiva de porções de um filme depositado por exposição a um reagente químico
substrato (“wafer” de silício)
filme
photoresist
Anisotropia da corrosão: grau de precisão na reprodução da máscara - maior em ambientes secos que em ambientes úmidos
![Page 16: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/16.jpg)
IMPLANTAÇÃO IÔNICA
Dopagem do semicondutor através de bombardeio de átomos ionizados de impurezas
substrato (“wafer” de silício)
cobertura
íons acelerados
Cobertura: polímero (“resist”), SiO2, Si3N4, polissilício
![Page 17: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/17.jpg)
DIFUSÃO
Penetração das impurezas dopantes por aplicação de altas temperaturas
substrato (“wafer” de silício)
1000 oC
Etapas que requerem altas temperaturas são acompanhadas de difusão
![Page 18: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/18.jpg)
SEQÜÊNCIA DE PROCESSO CMOS
![Page 19: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/19.jpg)
Circuito ilustrativo
canal N
canal P
Admitamos:
tecnologia CMOS poço n
(substrato p)
“photoresist” positivo
Contato dreno-dreno: metal
Contato porta-porta:
polissilício
![Page 20: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/20.jpg)
SiO2
substrato p
poço n
Máscara de poço nimplante iônico
difusão
![Page 21: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/21.jpg)
SiO2
substrato p
poço n
Si3N
4
Máscara ativacorrosão
![Page 22: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/22.jpg)
SiO2
substrato p
poço n
Si3N
4
Máscara de poço pimplant
e
de boro
“p channel stop”:
impede a formação de camadas de inversão
parasitas entre difusões n
![Page 23: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/23.jpg)
substrato p
poço n
Oxidação 1
Formação do óxido de campo:
o Si3N4 atua como máscara (autoalinhamento)
![Page 24: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/24.jpg)
substrato p
poço n
Oxidação 2
Formação do óxido fino nas áreas ativas
Eliminação do Si3N4 e o SiO2
![Page 25: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/25.jpg)
substrato p
poço n
Máscara de poço nAjuste da tensão de banda plana implant
e iônico
![Page 26: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/26.jpg)
Máscara de poço pAjuste da tensão de banda plana
substrato p
poço n
implante iônico
![Page 27: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/27.jpg)
substrato p
poço n
Deposição de polissilício - CVD
polissilício
![Page 28: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/28.jpg)
substrato p
poço n
Máscara de polissilíciocorrosão
![Page 29: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/29.jpg)
substrato p
poço n
Máscara n+
n+ n+
implante
de
arsênico
autoalinhamento com polissilício e SiO2
![Page 30: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/30.jpg)
substrato p
poço n
Máscara p+
n+ n+
implante
de
boro
p+
p+
![Page 31: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/31.jpg)
PSG
substrato p
poço n
Deposição de PSG
n+ n+ p+
p+
PSG (“phosphosilicate glass”) = SiO2 dopado com fósforoIsolação: metal n+, p+, polissilício
![Page 32: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/32.jpg)
PSG
substrato p
poço n
Máscara de contatos
n+ n+ p+
p+
corrosão
via
![Page 33: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/33.jpg)
substrato p
poço n
Fluidificação do PSG
n+ n+ p+
p+
Temperatura alta: 1000oC
Conseqüências: Arredondamento de arestas
Difusão das regiões n+ e p+
Redução da eletromigração
![Page 34: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/34.jpg)
substrato p
poço n
Deposição de filme de alumínio - metalização
n+ n+ p+
p+
![Page 35: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/35.jpg)
substrato p
poço n
Máscara metálica
n+ n+ p+
p+
corrosão
![Page 36: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/36.jpg)
substrato p
poço n
Passivação
n+ n+ p+
p+
Camada de SiO2 ou Si3N4 para proteção contra o ambiente
![Page 37: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/37.jpg)
O “LATCH-UP”
![Page 38: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/38.jpg)
p+ n+ p+ p+n+ n+
VSS VDD
Estruturas parasitas num circuito inversor
NPN
PNPRsub Rwell
p-
VSS = tensão mais negativa
VDD = tensão mais positiva
n-
![Page 39: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/39.jpg)
Origem do fenômeno de “latch-up”
NPN
PNPRsub
Rwell
VSS VDD
IE(NPN)
Suposição inicial: corrente de emissor no TBJ NPN
![Page 40: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/40.jpg)
Origem do fenômeno de “latch-up”
NPN
PNPRsub
Rwell
VSS VDD
- VBE(NPN) +
IE(NPN)
A queda de tensão entre base e emissor do TBJ NPN cresce até colocá-lo em condução
IC(NPN)
![Page 41: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/41.jpg)
Origem do fenômeno de “latch-up”
NPN
PNPRsub
Rwell
VSS VDD
- VBE(NPN) +
IE(NPN)
IC(NPN)
A tensão emissor-base do TBJ PNP cresce até colocá-lo em condução
- VEB(PNP) +
IE(PNP)
![Page 42: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/42.jpg)
Origem do fenômeno de “latch-up”
NPN
PNPRsub
Rwell
VSS VDD
- VBE(NPN) +
IE(NPN)
IC(NPN)
- VEB(PNP) +
IE(PNP)
Ocorre uma realimentação positiva: a corrente de coletor do transistor PNP reforça VBE do transitor NPN
IC(PNP)
![Page 43: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/43.jpg)
Origem do fenômeno de “latch-up”
NPN
PNPRsub
Rwell
VSS VDD
- VBE(NPN) +
IE(NPN)
IC(NPN)
- VEB(PNP) +
IE(PNP)
Após o disparo, as fontes de polarização podem ser curto-circuitadas e a estrutura entra em colapso!
IC(PNP)
![Page 44: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/44.jpg)
Medidas para evitar o “latch-up”
Distanciar as regiões n+ (MOSFET canal N) e p+ (MOSFET canal P) para diminuir o ganho dos TBJ’s
Introduzir vários contatos p+ para o substrato, próximos entre si, para diminuir RSUB
Introduzir vários contatos n+ para o poço n, próximos entre si, para diminuir RWELL
![Page 45: FABRICAÇÃO DE CIs EM TECNOLOGIA CMOS Ana Isabela A. Cunha UFBA](https://reader035.vdocuments.pub/reader035/viewer/2022062418/552fc130497959413d8d47e2/html5/thumbnails/45.jpg)
REFERÊNCIAS
N.H. E. Weste, K. Eshraghian, “Principles of CMOS VLSI Design – A Systems Perspective”, Addison Wesley Publishing Company, Reading, 1994.
Kaushik Roy, Low Power CMOS VLSI: Circuit Design, Wiley-Interscience, 2000.
D. Clein, “CMOS IC Layout : Concepts, Methodologies, and Tools”, Butterworth-Heinemann, 2000.
J.A. Borges, E.A. Schmitz, “Projetos de Circuitos Integrados”, Livros Técnicos e Científicos Editora Ltda. 1990.
Mead &Conway, “Introduction to VLSI Systems”, Addison Wesle Publishing Company.