fet-1

Field Effect Transistor(FET)-JFET

- 구 조: 아래 그림은 N 채널 FET 구조를 나타낸 그림으로서. Source, Drain, Gate 로 구성된다.

여기서 Vds 는 drain-source 간의 걸어준 전압, Vgs 는 gate-source 간의 전압, Id 는 drain 전류

- 동작원리 : Gate 의 전압(Vgs)을 조정함으로서 Junction 공핍영역(depletion region)을 제어할 수 있다.

따라서 drain-source 간의 전류(Id)를 조절할 수 있다.

- 종류 : 전계효과 트랜지스터(Field Effect Transistor : FET)는 그 구조에 따라 크게 2 가지로 구분된다.

1 . 접합형 전계효과 트랜지스터(Junction Field Effect Transistor : JFET)

(1) 게이트 전압에따른 드레인 전류전압특성 :

위 그림은 n 형 반도체에 p 형 불순물은 위 아래로 주입한 후 p 형 부분을 게이트로 작용하게 하는 N 채널 JFET 이라고

부른다. 이 그림에서 왼쪽단자는 자유전자가 이 점을 통해 내부로 흘러 들어가기 때문에 소스(Source:S)단자라고하고

오른쪽 단자는 자유전자가 이점을 통하여 빠져 나오기 때문에 드레인(Drain:D)단자라 하고, 2 개의 p 형 반도체 영역은

내부적으로 연결되어 있는 게이트(Gate:G)단자.

C-pro electronics CO., LTD #1/#29

이것은 소스(S)는 다수 캐리어의 공급원을 의미하고 드레인(D)는 다수 캐리어늬 배출구를 의미하며 게이트(G)는

제어하는 문을 의미하고 하고 있다. 위 오른쪽 그림은 소스-드레인 사이의 전류 전압 관계식이다.

위 그림은 게이트-소스 전압을 인가한 경우(V1) 소스-드레인 사이의 채널 폭이 좁아지며(점선의 공핍영역이 증가하여),

이에 따라 드레인 전류의 감소를 보인다.

위 그림은 게이트-소스 전압을 충분히 가한 경우(V2) 소스-드레인 사이의 채널 폭이 거의 줄어들어 드레인 전류가 거의

흐르지 않음을 보인다.

(2) 드레인 전압 증가에 따른 전류의 포화곡선

게이트-소스 전압을 변화시키지 않고,(Vgs=0) 소스-드레인 전압만을 증가시킬 경우 일반적으로 아래그림과 같이 전류

(Id)는 선형적으로 증가한다.

게이트-소스 전압이 증가함에 따라 공핍영역은 아래 점선과같이 찌그러진 모습을 가지며 전류-전압 특성도 채널저항으;

변화에따라 비 선형적이된다.


이러다가 게이트-소스 전압이 더 증가하면 채널이 막히며 전류-전압특성은 포화(saturation)을 하게된다.

2. 금속산화물 반도체 전계효과 트랜지스터(Metal Oxide Semiconductor Field Effect Transistor : MOSFET)

2. FET - 증폭 회로

- 구 조 : FET 를 이용한 간단한 p-channel FET 증폭기를 아래 그림에 도시하였다.

이때 사용한 FET 는 2N2497 이다. 이 회로는 2 가지의 전압(게이트 전압 및 드래인 전압)은 각각 전압과 각각의

저항으로로 구성된다.

여기서 I-loop 에 키르호프 법칙을 적용하면 그때 전압 강하로부터 드레인에 흐르는 전류(Id)에 흐르는 전류를 구할 수

있다.


이 식으로부터 FET 의 드레인 특성을 확인할 수 있다.

위 그림은 게이트 전압에 따른 특성 곡선으로서 기울기 load 선(1/R)과 드레인 전류곡선의 교차점을 동작점(Operation

point)이라 한다.

- 게이트 바이어스 : 각각의 전원을 Gate 의 전압과 드레인전압으로 분리하여 사용하며, N 채널 JFET 의 게이트는

게이트저항을 통해 마이너스 전위를 공급하는 게이트 전압에 연결되고, 소스는 그라운드에 연결되며, 드레인은

드레인저항을 통하여 전원에 연결된다.

전압을 동시에 사용한다.


- 실제적인 FET 응용 회로 : 실제 회로에서는 하나의 전원을 분배하여 Gate 의 전압과 드레인 전압을 동시에 사용한다.

물론 저항(R1)을 이용하여 아래 그림과 같이 전압을 분배한다. 이 회로는 FET 바이어스 중에 가장 효율적인

바이어스로서 전압분배기 바이어스라 한다.

(1) JFET 을 이용한 회로 :

- 스위치 회로 : 아래 그림과 같이 교류신호를 ON/OFF 시키는 스위치로 사용되기 때문에 아날로그 스위치(analog

switch)라고 한다. 이 것은 적은 교류 입력 신호를 전달시키거나 또는 차단 시키는데 있는데 일반적으로 100mV 미만의

교류 입력전압(Vin)을 사용한다.


3. Bipolar Transistor

- 구 조 : Bipolar Junction Transistor(BJT) 의 구조 및 표시법을 설명한다.

3 개의 다리에는 각각 에미터(Emitter), 베이스(Base), 콜렉터(Collector)라는 이름이 정해져 있다. 그림 (a)는

PNP 구조와 (b)에는 NPN 구조의 트랜지스터를 보여주며 각각의 회로 기호를 나타내고 있다.

에미터(E)는 두껍게 도핑되어 있으며 전자를 베이스(B)쪽으로 방출시키거나 투입시키는 역할을 수행한다. 베이스

(B)는 약하게 도핑되어 매우 얇다. 그 이유는 대부분의 에미터(E)에서 방출된 자유전자를 콜렉터(C)로

통과시키기 위해서이다. 콜렉터(C)는 에미터(E)의 강한 도핑과 베이스(B)의 약한 도핑의 중간 크기이며, 에미터

(E)에서 베이스(B)로 넘어오는 자유전자를 모으기 때문에 3 개의 영역 중 가장 큰 면적을 차지한다. PNP 형

트랜지스터는 NPN 형 트랜지스터와는 정반대로 에미터(E)에서의 다수운반자(major carrier)인 정공(hole)이


자유전자를 대신한다.

이것은 PNP 형 트랜지스터의 동작에서 가해지는 전압은 NPN 형 트랜지스터에서와 전류의 방향이 반대라는 것을

의미한다. 아래 그림은 트랜지스터를 나타내는 회로의 그림 기호로서 PNP 형과 NPN 형의 에미터쪽에서

바라보는 화살표의 방향으로 구별된다. 다시 말하면 트랜지스터의 에미터(E)에서 출발한 화살표가 베이스(B)쪽을

가리키고 있다면 PNP 형 트랜지스터이며 이와 반대로 트랜지스터(Tr)의 베이스(B)에서 출발한 화살표가 에미터

(E)를 향하고 있으면 NPN 형 트랜지스터이다.

- 동 작 : 전압에 의한 동작 원리를 설명한다.


먼저 1 단계로서 콜렉터(C)와 베이스(B)사이에 역방향 전압을 걸어보면, 이것은 PN 다이오드에서 설명한 바와

같이 전류는 흐르지 않게된다.(아래 그림)

그렇다면 제 2 단계로 이동해보자, 콜렉터(C)와 베이스(B)사이에 걸어둔 역방향 전압을 그대로 유지시킨채

이번에는 베이스(B)와 에미터(E)사이에 순방향으로 전압을 걸어본다. 베이스(B)와 에미터(E)사이에 순방향

전압이 걸리므로 베이스에서 에미터쪽으로 베이스전류(Ib)가 흐른다. 베이스전류(Ib)가 흘렀다면 놀랄만한 일이

발생할 것이다. 그 이유는 베이스와 콜렉터사이에 걸어둔 역방향 전압 때문에 전혀 흐르지 않았던 콜렉터 전류(Ic)

가 어떻게 흐르기 시작하였는가? 라는 것이다. 더구나 베이스전류(Ib)는 너무나도 작은 2mA 밖에 흐르지

않았는데 콜렉터 전류(Ic)는 200mA 나 흐르고 있는 것이다. 베이스에 2mA 의 전류가 흐른다면 콜렉터에는

200mA 의 전류가 흐른다는 것이 트랜지스터의 증폭작용이다.

어떻게 이런 일이 가능할까? 그것은 베이스와 에미터 사이에 순방향 전압을 걸어서 전류를 흐르게 했을 때

에미터에 있는 - 극의 자유전자는 원래 베이스로 향하도록 되어 있으나, 아무래도 베이스의 영역이 얇기 때문에

콜렉터로 이동했기 때문이다. 이것으로 베이스 전류가 흐르면 콜렉터 전류가 흐르게 되는 이유를 이해하였을

것이다. 또 베이스 전류(Ib)와 콜렉터 전류(Ic)는 서로 합쳐져서 에미터로 흐르기 시작하여 에미터 전류(Ie)로 된다.

아래 그림을 예를 들면 베이스 전류(Ib)가 2mA, 콜렉터 전류(Ic)가 202mA 이므로 에미터 전류(Ie)는 Ib 와 Ic 를

합한 202mA 가 되는 것이다.


- 전류-전압 동작 원리를 설명한다.

아래 그림은 에미터(E)접지된 에미터 접지회로를 나타낸다. 이 회로를 예를 들면 베이스 전류(Ib)가 2mA, 콜렉터

전류(Ic)가 202mA 이므로 에미터 전류(Ie)는 Ib 와 Ic 를 에미터 접지회로는 에미터를 기준으로 한 것이며 전압을

인가하는 방법을 이 에미터(E)를 기준으로 하여 보면 PNP 형 트랜지스터에서는 마이너스(-)전압을 또 NPN

트랜지스터에서는 플러스(+)전압을 걸어주어야 한다. 전류흐름의 방향은 전지전압의 플러스(+)에서 마이너스(-)

를 향하여 흐르므로 아래 그림과 같은 방향을 얻는다.


트랜지스터의 그림 기호 에미터(E)에 붙여져 있는 화살표의 방향은 콜렉터 전류(Ic)나 베이스 전류(Ib)가 흐르는

방향과 일치하고 있음을 알 수 있다. 즉, 트랜지스터의 에미터에 붙여 있는 화살표는 트랜지스터의 내부속에서

흐르는 전류의 방향을 나타내고 있는 것이다.


4. Hybrid Parameters (Bipolar)

- Hybrid parameter 의 정의

Bipolar transistor 의 등가회로를 아래 T-등가회로도서 표현할 수 있다. 각각 에미터, 베이스, 콜렉터의 3 개의

저항으로 구성할 수 있다.

위 등가회로를 Kirchhoff 법칙을 이용하여 계산하면, 전류와 전압의 방정식은 등가회로를 이용하여 다음과 같이

쓸 수 있다.

위 식들을 콜렉터전류(Ic)와 에미터 전압 에 관하여 풀면,


이 식은 다음과 같이 간략하게 h 변수(hybrid parameter) 로 정의하자.

여기서 각각의 첨자들은 다음과같은 의미를 가진다.

- 실제 예 : 공통 에미터 증폭기 (Common-Emitter Amplifier)

아래 그림은 이미터가 접지에 공통으로 접지된 회로로서 공통에미터 증폭회로라 한다. 이 것은 실제적인

증폭회로로서 이때 사용된 Tr 은 2N2222 이다. 그림에서 보는 바와같이 아래쪽에 에미터가 공통으로

접지되어있다.


이것을 h-parameter (hybrid parameter)를 이용하여 등가회로를 구성하면 다음과 같이 표현할 수 있다.,

이때 전압 증폭도 각각 폐회로의 전압법칙에 의해 다음과 같이 구할 수있다.

한편 전류의 이득률은 베이스 전류를 입력 전류라 하면,


이 되고 부호는 - 이다. 입력 저항은 입력전류와 입력 전압의 비로 표현되면 다음과같이 유도되며,

더욱 정확한 표현을 위해 키트호프법칙을 적용하면,

되며, 상대적인 출력 저항도 계산될 수 있다.

이렇게 계산된 양극성 트랜지스터 증폭기회로의 특성 값을 정리하면 다음과 같다.


여기서 Ground base 는 공통베이스(Common base) 증폭회로, Emitter follower 는 공통 콜렉터(Common

collector)의 다른 표현이다.

5. 증폭회로(차동증폭기)

아래 그림은 차동 증폭기의 회로로서 실험계기의 입력단에 널리 쓰이는 회로이다. 그림과 같이

트랜지스터 2 개가 서로 마주 보는 회로이며, 입력단의 신호 전압 V1, V2 이 동상으로 들어올 때, 그것을

제거함으로서 고감도의 증폭기 입력단으로 사용할 수 있다. (예를 들어 60Hz 전력선의 분포 전계에

의한 동상신호를 제거함으로서 고출력 증폭시 효과적으로 잡음을 제거할 수 있다.)

.

아래 그림은 위 차동 증폭기회로의 등가회로이다. 두 입력단의 신호는 방향이 다르고 접지가 같은 회로로

구성되며,동일 출력단을 가지다.


위 등가회로 그림에서 좌측 loop 에서의 전압 강하를 계산하여 입력 전압차로 나타내면,

다시 우측 loop 에서의 전압강하를 계산하면,

좌측 loop 식에 우측 loop 식을 대입하여 출력 정압 으로 나타내면,

이 된다. 이 식에서 출력 전압은 v1=v2 일때(교류에서 동상(180 도) 위상차가 발생할 때) 0 이 된다.


연산증폭기 회로의 모식도

.

(a)

(b)

(c)

(d)

(a) 그림은 접지를 포함한그림이며, (b) 그림은 접지제거 그림이고

(c) 그림은 일반적인 OP 증폭기의 개념도이고 (d) 는 연산 버퍼를 나타낸그림이다.


6. 이상적인 OP 증폭기

이상적인 연산증폭기

개요

연산 증폭기는 두 개의 입력단자와 한 개의 출력단자를 갖는다. 연산증폭기는 두 입력단자 전압간의

차이를 증폭하는 증폭기이기에 입력단은 차동증폭기로 되어있다. 연산증폭기를 사용하여 사칙연산이

가능한 회로 구성을 할 수 있으므로, 연산자의 의미에서 연산증폭기라고 부른다.

연산증폭기를 사용하여서 미분기 및 적분기를 구현할 수 있다. 연산증폭기가 필요로 하는 전원은

기본적으로는 두 개의 전원인 +Vcc 및 -Vcc 가 필요하다. 물론 단일 전원만을 요구하는 연산증폭기 역시

상용화되어 있다. 신호 증폭을 위한 주증폭기의 종류로는 전압 증폭기와 전류증폭기가 있지만 여기서는

전압증폭기만을 취급한다.

이상적인 연산증폭기의 요건

전자소자의 동작 특성을 이해하기 위한 초기가정은 먼저 이상적이라고 가정하는 것 이다. 물론 이상적인 것은 실제적인

것과는 항상 차이가 나기 마련이지만, 이상적인 경우의 동작특성을 이해하는 것은 매우 중요하다. 왜냐하면 이상적

가정하에서는 모든 것이 단순해지기 때문이다.

그리고 이상적 동작특성은 실제적인 전자소자가 무엇을 궁극적인 목표로 하는 가를 알려 주기 때문이다. 다음 조건을

만족하는 연산증폭기를 이상적인 연산증폭기라고 부른다.

(1) 무한대의 전압이득 : Av = ∞

(2) 무한대의 입력저항 : Rin = ∞

(3) 영 옴인 출력저항 : Rout = ∞

(4) 무한대의 대역폭 : B = ∞

(5) 영인 오프셑 전압과 전류


(6) 온도에 따른 소자 파라미터 변동이 없어야 한다.

〈 그림 1 〉

그림 1 에 입력전압 vi , 출력전압 vo , 전압이득 A , 입력저항 Rin , 출력저항 Rout , 그리고 두 개의 전원인 +Vcc 와 -

Vcc 를 보였다. 상기 항목 (4) 번에서 무한대의 대역폭이 뜻하는 바는, 입력단에 인가된 신호에 포함된 모든 주파수

성분을 증폭할 수 있음을 의미한다. 항목 (5)에서 오프셑(offset)이란 기준치로부터 이탈된 것을 의미하는 것이므로,

오프셑이 영이되면 이는 곧 이상적인 것을 뜻한다.

가상 접지 ( virtual ground )

이상적인 연산증폭기의 전압이득이 무한대이기에, 증폭기 입력단자간의 전압은 영(zero)이 되며 이는 단락을 의미한다.

그러나, 이 단락현상을 물리적인 실제적 단락이 아니기에 이를 가상접지라고 한다. 여기서 접지한 회로가 단락되었음을

가리킨다. 연산증폭기의 입력저항이 무한대이기에 입력단자로 전류가 유입될 수 없다. 즉 그림 1 에서증폭기를 들여 다 본

입력저항은 무한대이면서, 그 양단 전압은 영이 됨을 유의해야 한다. 도입된 가상접지 개념은 연산증폭기를 이용한

회로해석에서 중요한 역할을 한다.

반전증폭기 및 비반전증폭기

연산 증폭기의 기본회로는 반전등폭기와 비반전증폭기이다. 비반전증폭기에서는 입력전압과 출력전압의 위상차이가

영이고, 반전증폭기에서는 입력전압과 출력전압의 위상차이는 역상인 180°가 된다.


반전증폭기

그림 2 는 반전 증폭기이다. 증폭기 기호인 삼각형 내에 있는 무한대 기호는 이상적인 연산 증폭기임을 표시한다.

가상접지에 의해 증폭기 입력단자의 전압은 영이고, 또한 연산증폭기의 입력저항이 무한대이기에 연산증폭기의

입력단자로 전류가 들어 갈 수 없다. 이를 감안하여 신호전압과 출력 전압간의 비인 전압증폭도를 구하면 식(1)이 된다.

연산증폭기가 이상적인 증폭기이면, 신호전압의 형태나 주파수에 무관하게 식 (1)이 성립된다. 즉 증폭도는 단순히 두

개이 저항비만에 의해서 결정된다. 식 (1)의 앞에 나타난 음의 부호는 신호전압 Vs 와 출력전압 Vo 간의 위상차가 180°

임을 가리킨다. 즉 반전되었음을 나타낸다.

〈그림 2〉

그림 2 의 회로에서, 신호전압에서 우측을 들여다 본 입력저항은 R1 이고, 출력전압에서 좌측을 들여다 본 출력저항은

0(zero) Ω 이다.

비반전증폭기

그림 3 은 비반전증폭기이다. 출력단자와 연산증폭기의 반전입력단자인 (-)에 저항이 연결되어 있다. 이를 부궤환이라고

한다. 만약 출력단자가 비반전단자인 (+)에연결되면 이는 정궤환으로 구성되며, 그 특성은 부궤환인 경우와 판이하게

달라진다. 그림 3처럼 부궤환으로 구성되면 이는 증폭기이지만, 정궤환으로 구성되면 이는 증폭기가 아니다. 따라서


출력단자의 입력 연결시에 그 극성에 주의해야 한다.

가상접지는 부궤환회로에서 발생되는 것이지 정궤환 회로에서 발생되는 것이 아니다.

〈 그림 3 〉

그림 3 에서 연산증폭기의 입력저항이 무한대이기에 신호원에서 회로쪽으로 흐르는 전류 I = 0 이다. 가상접지에 의하여

Vs = n 가 된다. 그리고 n 점에서 연산증폭기의 (-)입력단자측을 들여 다 본 저항은 무한대이다. 따라서 전압 이득식은

다음처럼 주어진다.

식 (2)로부터 출력전압과 신호전압간의 위상차는 영임을 알게 되며, 따라서 그림 3 의 회로를 비반전 증폭기라고 부른다.

식 (2)역시 식 (1)과 마찬가지로 이상적인 연산증폭기란 전제하에서는, 전압이득은 신호원의 전압파형과 주파수에

무관하게 식 (2)로 주어진다.

그림 4 는 비반전증폭기이다. 증폭기 입력에 인가된 신호원은 진폭이 50[mV]이고 주파수가 100[Hz]인 정현파이다. 저항

R 을 조정하게 되면, 이득이 변화되기에 출력전압의 크기가 변화된다. 식 (2)에 의하여 저항 R 이 각각 12[㏀] 및 27[㏀]인

경우, 이에 대응되는 이득은 각각 5 및 10 이 된다. 이를 모의실험을 통하여 확인할 수 있을 것 이다.


〈 그림 4 〉

6. OP 증폭기-II(수학연산)

연산증폭기의 증폭도


http://soback.kornet.net/~smlab/ee2002/lecture/fig2000/figop4.gif

연산증폭기를 이용한 가산회로


연산증폭기를 이용한 미적분회로

연산증폭기의 비반전회로(non-inverting)


8. 발진자(Oscillator)

최근 통신의 발달은 바로 발진기의 발달에 의존한다 해도 과언은 아닐겁니다. 현재 계속 이

발진기가 발달되고 있구요. 따라서 통신의 발달이 따르겠지요. 이러한 발진기는 잘 알듯이

반도체 Transistor 와 Capapcitance, Resistance, Inductance 등으로 이루어져

있지요. 오늘은 발진기의 원리를 공부해보기로 하지요.

1. Positive Feedback

어떤 물체에 주기적인 힘을 외부에서 가할 경우 그 힘의 주기가 물체가 진동하는 주기와 일치하게 되면 작은

힘으로도 큰 진동을 일으킬 수 있다는 사실은 물리학에서 경험하였다. 이러한 현상을 공진이라 하며 이 공진

(resonance)는 자연현상 속에서만 일어나는 것만은 아니고 전자회로 내에서도 일어나고 있다. 수동소자인 저항,

커패시턴스 및 인덕터를 조합한 회로에 정현파 전압을 가하면 어느 특정한 부분의 전압이나 전류가 특정주파수

부근에서 급격히 크게 변화는 현상을 전자회로의 공진회로라 한다. 이렇게 구성된 발진기회로는 OP 증폭

Feedback 회로에서 다음과 같은 Barkhausen 조건을 족하면 입력신호없이 공진 출력이 가능하다.

방법적으로는 위상을 180 도나 360 도 변화하여 입력단에 계속 다시 넣어주면 당연히 공명이 일어나 증폭 된다.


이론적으로는 무한한 신호 출력이 생길 수 있답니다.

2. 위상변위 발진기

아래 그림들은 궤환통로에서 3 개의 위상선행 회로를 갖는 위상변위 발진기 회로이다. 증폭기는 신호가 반전입력을

구동하기 때문에 180 도 위상변위를 갖는다. 이 위상선행 회로는 주파수에 따라 0~90 도 의 위상변위를 발생시킨다.

따라서 특별한 주파수에서 3 개의 위상 성행 회로의 전체위상은 180 도와 같다. 결과적으로 루프 주위의 위상변위는 360

도로서 0 도와 등가가 된다. 만약 특별한 주파수에서 이득이 1 보다 크다면 발진이 시작된다. 그림 (b)의 경우 위상지연

회로를 갖는 위상변위 발전기로서 증폭기는 180 도의 위상변위를 발생시켜 위상지연 회로가 어떤 고주파에서 180 도의

위상값을 갖게 된다. 이런 주파수에서 루프이득이 1 보다 클 때 발진이 시작된다.

<그림 1 위상변위발진기〉


〈그림 2 실제적인 위상선행 변위발진기〉

3. 윈(Wien) 브릿지 발진기

9. 부성저항 발진기

아래그림은 부성저항 발진기(Negative Resistance Generator)의 등가회로이다


.

이 회로의 분석은 발진기의 교류 소신호 선형 등가 회로의 복소 임피던스를 고찰하는 방법이 좋다. 위 회로의 총

임피던스, Z 는

이 임피던스, Z 에 따라 회로에 흐르는 전류는

이 되므로 Z 가 0 인조건을 찿으려면, Z 의 실수부와 허수부가 동시에 0 이 되어야한다.

이 두식에서


이므로 그때 임피던스가 0 일 조건은

로서 부저항 값을 갖는 소자가 있다면, 다음과 같은 주파수에서 입력신호없이 발진한다.

,


fet-1

Documents

field effect transistor

bipolar transistor

hybrid parameter

pnp

npn

drain

loop

2ma