Analog Dialogue 50-11 1

デジタルダウンコンバータを理解する【Part2】著者Jonathan Harris

Share on

Iチャンネルの実信号

NCOとミキサー

（オプション） HB4

デシメーションレート

2またはバイパス

HB3

デシメーションレート

2またはバイパス

HB2

デシメーションレート

2またはバイパス

HB1

デシメーションレート

2

ゲイン

0または

6dB

複素

実変換

（オプション）

DDC 0

Qチャンネルの実信号

コンバータ0

コンバータ1

Iチャンネルの実信号

Qチャンネルの実信号

図1 A D 9 6 8 0が備えるD D Cの信号処理ブロック

まずAD9680において複素 実変換ブロックがイネーブルの時のD D Cの動作を見ていきますつまりD D Cに実信号が入力され実信号を出力するように設定されている時の動作ですAD9680では入力周波数は複素 実変換によって自動的に上側に f s 4だけシフトされます図 2はH B 1（ハーフバンドフィルタ 1）のローパス応答を示したものであり実領域と複素領域の応答がプロットされていますフィルタの実際の動作を理解するにはまず基本的なフィルタの応答を実領域と複素領域で確認しローパス応答について把握することが重要ですHB1の実領域ではナイキストゾーンの38 5が通過帯域になっていますまたナイキストゾーンの38 5が阻止帯域残りの23が遷移帯域です複素領域についても同様に通過帯域と阻止帯域はそれぞれナイキストゾーンの38 5（計77）遷移帯域は残りの23です図2に示すようにフィルタの実領域と複素領域は左右対称になります

ndashfS2 ndashfS4 fS4

ndash100 dB

385 fS2gt100 dB

385 ndashfS2lt0001 dB

385 fS2lt0001 dB

0 fS2

図 2 H B1の応答（実領域と複素領域の応答）

D D Cの複素 実変換ブロックをイネーブルにすると実モードにした時に何が起こるのかを確認することができます複素 実変換をイネーブルにするということは図3のように周波数領域において f s4のシフトを実施するということです

本稿のPar t1ではより高いRF周波数帯に対してより高い周波数でサンプリングを行おうとする業界の動きについて説明しましたまたそのための無線アーキテクチャをデジタルダウンコンバータ（DDC）によってどのように実現するのかを解説しましたいくつかの技術的な側面についてはアナログデバイセズ（ADI）のADコンバータ（ADC）製品ファミリー「AD9680」が内蔵するDDCを例にとって説明しました特にADCに対する入力信号の帯域幅を拡張しより高い周波数で直接サンプリングを行って入力信号を直接ベースバンド信号に変換する無線アーキテクチャに焦点を当てましたDDCはR F周波数でサンプリングを行ったA D Cがデータのスループットを大きく犠牲にすることなく周波数の高い信号をデジタル化できるようにしますDDCが備えるチューニング機能やデシメーションフィルタの機能を利用すれば入力帯域のチューニング不要な周波数成分のフィルタリングを行うことができますこのPar t2ではPar t1で使用したのと同じ例を使用してデシメーションフィルタの処理を詳しく見ていきますさらに「ADIs imADC」のエンジンを組み込んで改良した新たなソフトウェアシミュレーションツール「Vi r t u a l E v a l」についても言及します同ツールを使用したのはAD9680を使用した実測結果とシミュレーション結果を比較するためです

P a r t 1では N C O（数値制御型発振器）とデシメーションフィルタを使用する例を示しましたそれによりDDCを使用した場合の周波数シフトの処理と折返しによる影響について確認しましたP a r t 2ではデシメーションフィルタとADCのエイリアシングが同フィルタの応答に与える影響について詳しく見ていきますここでもAD9680を例にとることにしますデシメーションフィルタの応答は目で見て理解しやすく各速度グレードに適応できるように正規化して示しますつまりデシメーションフィルタの応答は単純にサンプリングレートに応じてスケーリングされます本稿で示すフィルタの応答のプロットは特定の周波数に対する挿入損失を正確に示してはいませんただしフィルタの応答の概略はわかるようになっています各例はデシメーションフィルタの通過帯域と阻止帯域の位置を大まかに把握できるようにするためのものです

AD9680は図1に示したようにNCOカスケード接続された最大4個のハーフバンドフィルタ（デシメーションフィルタとして使用される）6dBのゲインブロック（オプション）複素 実変換ブロック（オプション）で構成されるDDCを4個備えていますPar t1で述べたようにまず入力信号がNCOを通過することで周波数のシフトが実行されますその後信号はデシメーションブロックオプションのゲインブロックオプションの複素 実変換ブロックを順次通過します

Analog Dialogue 50-11 2

図3では周波数のシフトとその結果を含めたフィルタの応答を確認することができますフィルタ応答の実線と点線に注目してください実線と灰色の網掛けで表された部分は周波数が f s 4シフトした後の新たなフィルタ応答です（フィルタ応答がナイキスト境界を越えることはありません）一方の点線はナイキスト境界が仮に存在しないとした場合のフィルタの応答に相当します

77 f S 2lt0001 dB

削除された複素領域

ndashfS 4 fS 40 fS 2 3fS 2

ndash100 dB

図 3 H B1の応答 （D D Cの複素 実変換をイネーブルにした実モード）

HB1の帯域幅は図2と図3で変わらないことに注目してください両者の違いは周波数が f s 4シフトしていること中心周波数が第1ナイキストゾーン内に移動していることですただ図2では信号の実部に対してナイキストの38 5信号の複素部に対してナイキストの38 5が通過帯域として存在していますこれに対し図3（複素 実変換ブロックはイネーブル）では実信号に対してナイキストの77が通過帯域となり複素領域は削除されていますフィルタの応答は周波数が f s 4シフトしていること以外は変わっていませんまたこの変換の結果デシメーションレートは1になっていることに注目してください有効なサンプルレートはf sのままですが利用できる帯域幅はナイキストゾーン全体ではなくナイキストゾーンの77のみですこれはHB1と複素 実変換ブロックをイネーブルにすることでデシメーションレートが1になるということを意味します（詳細についてはAD9680のデータシートを参照してください）

次に異なるデシメーションレート（複数のハーフバンドフィルタをイネーブルにする）のフィルタ応答とADCの入力周波数のエイリアシングがデシメーションフィルタの応答に及ぼす影響について見ていきます図4の青色の実線はH B 1の実際の周波数応答を表しています一方青色の点線はADCのエイリアシングによって折返されたH B 1の応答を表しています第2ナイキストゾーン第3ナイキストゾーン第4ナイキストゾーンhelliphellipの入力周波数はADCの第1ナイキストゾーンに折返されます逆にHB1の応答はこれらのナイキストゾーンに折返されます例えば3f s4にある信号は第1ナイキストゾーンの f s4の位置に折返されますH B 1の応答は第1ナイキストゾーンのみにあり他のナイキストゾーンに折返されて現れている

HB1の応答はADCのエイリアシングであることを理解する必要があります

fS 40 fS 2 3fS 4 fS

fS 入力サンプルクロック

実際のフィルタ応答折返されたフィルタ応答

5fS 4 3fS 4 7fS 4 2fS 9fS 4

385 f Slt0001 dB

図 4 A D Cのエイリアシングによって H B1の応答が折返される

続いてHB1とHB2をイネーブル（HB1+HB2）にした場合を見てみましょうこの場合デシメーションレシオは2になります図5ではHB1+HB2による実際の周波数応答を青色の実線で示していますフィルタの通過帯域では中心周波数はf s4のままですHB1とHB2の両方をイネーブルにすることで利用できる帯域幅はナイキストゾーンの385になりますこの場合もADCのエイリアシングによる効果とそれがH B 1 + H B 2に与える影響に注目する必要があります7f s8に現れる信号は第1ナイキストゾーンのf s8の位置に折返されます同様に5f s8の信号は第1ナイキストゾーンの3f s8の位置に折返されます複素 実変換ブロックをイネーブルにしたこれらの例はHB1+HB2にHB3とHB4のうち1つまたは両方を加えるように容易に拡張できますなおH B 2H B 3H B 4はオプションでイネーブルにできますがH B 1はDDCがイネーブルの時はバイパスできないことに注意してください

fS 8

ndash100 dB

0 fS 4 3fS 8 fS 2 5fS 8 3fS 4 7fS 8 fS 9fS 8

fS 入力サンプルクロック

実際のフィルタ応答折返されたフィルタ応答

385 f S 2lt0001 dB

図 5 A D CのエイリアシングによってH B1+ H B 2の 応答が折返される（デシメーションレートは 2）

ここまでデシメーションフィルタをイネーブルにした場合の実モードの動作を見てきました次にD D Cを使用した複素モードの動作を見ていきます引き続きAD9680を例にとりますDDCの実モードの動作と同様にデシメーションフィルタの応答は正規化して示しますここで示すフィルタの応答のプロットは特定の周波数に対する挿入損失を正確に示してはいませんただしフィルタの応答の概略はわかるようになっていますフィルタの応答がADCのエイリアシングによって受ける影響を大まかに把握できるようにするためです

複素モードのDDCを使用すれば一般に IとQで表される実周波数領域と複素周波数領域から成る複素出力を扱うように構成することができます図2に示したようにHB1の応答は実ナイキストゾーンの385が通過帯域となるローパス特性でした

Analog Dialogue 50-11 3

また実ナイキストゾーンの38 5が阻止帯域残りの 2 3が遷移帯域でした同様に複素領域においても通過帯域と阻止帯域がそれぞれ複素ナイキストゾーンの385（計77）遷移領域が23を占めます

DDCにおいてHB1をイネーブルとして複素出力モードで動作させた場合デシメーションレシオは2になりますその結果出力サンプルレートは入力サンプルクロックレートの12になります図6はADCのエイリアシングの影響を示すために図2のプロットを拡張したものです青色の実線は実際のフィルタ応答です一方青色の点線はADCのエイリアシングの効果によって折返されたフィルタ応答を表します7f s8の位置の入力信号は第1ナイキストゾーンにおいてHB1の通過帯域内に当たるf s8の位置に折返されます同じ信号の複素イメージは-7f s8にありHB1の複素領域の通過帯域内に当たる - f s8の位置に折返されます

385 f S 2lt0001 dB

fS 入力サンプルクロック

実際のフィルタ応答

折返されたフィルタ応答

ndash100 dB

385 f S 2gt100 dB

ndashfS ndash3fS 4 ndashfS 4 fS 4 fS 2 3fS 4 fS0ndashfS 2

図 6A D CのエイリアシングによってH B1の応答が折返される

（複素モードデシメーションレートは 2）

次にHB1とHB2がイネーブル（HB1+HB2）の場合を見てみます（図7）この設定ではI信号とQ信号に対するデシメーションレシオが4になります図7において青色の実線がH B 1 + H B 2の実際の周波数応答ですH B 1

とHB2の両方をイネーブルにすることで利用できる帯域は実領域と複素領域のそれぞれにおいてデシメート後のナイキストゾーンの385になります（f s4の385f sは入力サンプルクロック）ADCのエイリアシングによる効果とそれがHB1+HB2に及ぼす影響に注目してください15f s16に現れる信号は第1ナイキストゾーンの f s16の位置に折返されますこの信号は複素領域の - 1 5 f s 1 6の位置に複素イメージを持っており複素領域の第1ナイキストゾーンの - f s16の位置に折返されますこの例に対してはHB3とHB4をイネーブルにするという拡張を行うことができます本稿ではそれについては触れませんが図7に示したHB1+HB2の応答に基づいて容易に推測できるでしょう

ここまでデシメーションフィルタの応答について見てきた中で「なぜデシメーションを行うのか」または「デシメーションにはどのようなメリットがあるのか 」といった疑問を感じたかもしれませんアプリケーションによって要件はさまざまです要件の中にはADCの出力データをデシメートすることでメリットが得られるものがありますデシメーションを行う動機の1つとしてRF領域の狭い周波数帯におけるSN比を向上できるということが挙げられますまた処理の対象となる帯域幅を抑えられることから JESD204Bに対応するインターフェースの出力レーンにおいてレートを下げることができますこれもデシメーションを行う1つの動機になります結果としてインターフェースに使用するFPGAのコストを削減できるからですさらに4つのデシメーションフィルタを全て使用することでDDCによる処理のゲインを高めSN比を最大10dB向上することができます表1にDDCを実モード 複素モードで動作させた時デシメーションフィルタの組み合わせ方により理想的にはSN比がどれだけ向上するのかを示しました利用可能な帯域幅デシメーションレシオ出力サンプルレートもまとめてあります

DDCの動作に関するここまでの説明によりAD9680が備えるデシメーションフィルタの実モード 複素モードの動作についてご理解いただけたと思います

385 f S 4lt0001 dB

fS 入力サンプルクロック

実際のフィルタ応答

折返されたフィルタ応答

ndash100 dB

385 f S 4gt100 dB

ndashfS 7fS 8 ndash5fS 8 5fS 8 3fS 4 7fS 8 fSndash3fS 8 3fS 8fS 4 fS 4fS 8 fS 80ndashfS 2 fS 2ndash3fS 4

図 7 A D CのエイリアシングによってH B1+ H B 2の応答が折返される（複素モードデシメーションレートは 4）

表1 AD9680のDDCの仕様 デシメーション フィルタの構成

複素出力 実出力 エイリアスから保護される

帯域幅

SN比の理想的な向上幅

デシメーションレシオ

出力サンプル レート

デシメーションレシオ

出力サンプル レート

HB1 2 05 times fS 1 fS 0385 times fS 1

HB1 + HB2 4 025 times fS 2 05 times fS 01925 times fS 4

HB1 + HB2 + HB3 8 0125 times fS 4 025 times fS 009625 times fS 7

HB1 + HB2 + HB3 + HB4 16 00625 times fS 8 0125 times fS 0048125 times fS 10

Analog Dialogue 50-11 4

デシメーションフィルタを利用することにはいくつかのメリットがありますDDCは実モードでも複素モードでも動作するのでユーザーは個々のアプリケーションのニーズに応じてレシーバのトポロジーを選択できます本稿のPar t1とPar t2で説明した事柄はAD9680を実際に利用するうえで非常に役に立つはずです以下では実測データとVir tua l Eval TMによるシミュレーションデータの比較を交えながら説明を進めていきます

図 8は P a r t 1で使用したのと同じ条件でデシメーションフィルタの役割を示したものです入力サンプルレートは49152MSPS入力信号の周波数は1501MHzですNCOのチューニング周波数は155MHz（NCOの分解能の関係で正確には15494MHz）デシメーションレートは4であり出力サンプルレートは12288MSPSとなりますDDCは複素ミキサー処理を実行するので解析には複素周波数領域が含まれます図8の深紫色の線はデシメーションフィルタの応答が加わる様子を表しています

【NCOブロックでシフトした後のスペクトル】

基本周波数は1501MHzから -4 94MHzにシフトする

基本周波数の折返しイメージは-1501MHzからシフトして18648MHzに現れる

2次高調波は19132MHzから3638MHzにシフトする

3次高調波は4122MHzから -113 72MHzにシフトする

【12にデシメーションした後のスペクトル】基本周波数は -4 94MHzのまま変わらない

基本周波数の折返しイメージは -59 28MHzに移動するとともにHB1によって減衰する

2次高調波は3638MHzのまま変わらない

3次高調波はHB2によって減衰する

【14にデシメーションした後のスペクトル】基本周波数は -4 94MHzのまま変わらない

基本周波数の折返しイメージは - 5 9 2 8 M H zのままだがHB1によって減衰する

2次高調波は36 38MHzのままだがHB1によって減衰する

3次高調波はH B 1のフィルタ処理により事実上除去される

ADCコアブロックの出力スペクトル 折返しイメージ

折返しイメージ

3次高調波 2次高調波

1501 MHz

fsは49152MSPS

NCOブロックによるシフト後のスペクトル

12のデシメーション後のスペクトル3次高調波と折返しイメージを除去

14のデシメーション後のスペクトル3次高調波をフィルタで除去

ndashfs2 ndash7fs16 ndash3fs8 ndash5fs16 ndashfs4 ndash3fs16 ndashfs8 ndashfs16 fs16 fs8 3fs16 fs4 5fs16 3fs8 7fs16 fs2

24576ndash24576

ndashfs2 ndash7fs16 ndash5fs16 ndashfs4 ndash3fs16 ndashfs8 ndashfs16 fs8 3fs16 fs4 5fs16 7fs16 fs2

ndashfs2 ndash7fs16 ndash3fs8 ndash5fs16 ndashfs4 ndashfs16 fs16 fs8 fs4 5fs16 3fs8 7fs16 fs2

ndashfs2 ndash7fs16 ndash3fs8 ndash5fs16 ndashfs4 ndash3fs16 ndashfs8 ndashfs16 fs16 fs8 3fs16 fs4 5fs16 3fs8 7fs16 fs2

3次高調波 2次高調波

2次高調波

ndash494 MHz

ndash494 MHz

ndash494 MHz

3638 MHz

折返しイメージ

fs16

ndashfs8

HB1

HB1

3次高調波

ndash5928 MHz折返しイメージ

2次高調波

ndash3fs16 3fs16

ndash3fs8 3fs8

図 8 D D Cの信号処理ブロックを通る時の信号（デシメーションフィルタの処理）

Analog Dialogue 50-11 5

図 9に「 A D 9 6 8 0 - 5 0 0」の実際の測定結果を示しました基本周波数は - 4 9 4 M H zです基本周波数の折返しイメージは - 5 9 2 8 M H zの位置にありその振幅は - 6 7 1 1 2 d B F Sですこれは折返しイメージが約6 6 d B減衰したということを意味します 2次高調波は3 6 3 8 M H zの位置にあり 1 0～ 1 5 d Bほど減衰しています3次高調波は十分にフィルタで除去されておりノイズフロアより上には現れていません

ndash494 MHz

ndash5928 MHz

3638 MHz

ndash494 MHz

ndash5928 MHz

3638 MHz

図 9 D D Cの複素出力信号のF F T 結果 （N C Oは1 5 5 M H z 1 4のデシメーション）

Vir tua l Eva lを使用すれば実測結果とシミュレーション結果を比較することができますシミュレーションの流れをごく簡単に説明するとまずウェブサイトでツールを開きA D Cを選択してシミュレーションを実行します（図10）使用するツールはアナログデバイセズのウェブサイトで提供されているVir tua l Eva lですVir tua l Evalに用意されたAD9680のモデルはユーザーが異なる速度グレードのADCをシミュレーションできるように開発された新機能に対応していますここではAD9680-500を使用しているためその機能が鍵になりますVirtual Evalがロードされた後最初の表示で製品のカテゴリと品番を選択しますVirtual Evalは高速ADCだけでなく高精度ADC高速DAコンバータ統合型のコンバータ特殊用途向けのコンバータといった製品カテゴリにも対応しています

図1 0 V i r t u a l E v a lにおける製品カテゴリと品番の選択

ここでは品番として「AD9680」を選択しますそうするとAD9680のシミュレーションを実施するためのメインのページが開きますVir tua l Eva lに用意されたAD9680のモデルにはADCのアナログ機能やデジタル機能を示すブロック図が含まれていますこのブロック図はAD9680のデータシートに掲載されているのと同じものですこのページの左側のドロップダウンメニューから希望する速度グレードを選択しますここでは図11に示すように速度グレードとして「500MHz」を選択します

図11 Vi r t u a l Eva lにおけるA D9680のブロック図 （左のメニューで速度グレードを選択している）

次にFFTベースのシミュレーションを実行するために入力条件を設定します（図12）この例では「Clock Rate（クロックレート）」を「49152M」Hz「Fre-quency（入力信号の周波数）」を「150M」Hzに設定していますまた「DDC」は「Enab led（イネーブル）」「NCO Frequency（NCOの周波数）」は「155M」Hz「ADC Input（ADCの入力）」は「Real（実信号）」「C 2 R（複素 実変換）」は「D i s a b l e d（ディスエーブル）」「DDC Dec ima t ion（デシメーションレート）」は「4」「DDC Gain（ゲイン）」は「6」dBに設定していますつまりDDCについては実信号入力複素信号出力デシメーションレートは4という設定を行ったわけですまたDDCのゲインはDDCのミキサー処理による6dBの損失を補償するために6dBに設定しましたVirtual Evalがページの左側に一度に表示できるのはノイズと歪みの結果のうちいずれかのみです図12ではノイズに関する結果図13では歪みに関する結果を表示しています

図12 Virtual EvalによるAD9680のFFTシミュレーション （ノイズに関する結果を表示）

Analog Dialogue 50-11 4

デシメーションフィルタを利用することにはいくつかのメリットがありますDDCは実モードでも複素モードでも動作するのでユーザーは個々のアプリケーションのニーズに応じてレシーバのトポロジーを選択できます本稿のPar t1とPar t2で説明した事柄はAD9680を実際に利用するうえで非常に役に立つはずです以下では実測データとVir tua l Eval TMによるシミュレーションデータの比較を交えながら説明を進めていきます

図 8は P a r t 1で使用したのと同じ条件でデシメーションフィルタの役割を示したものです入力サンプルレートは49152MSPS入力信号の周波数は1501MHzですNCOのチューニング周波数は155MHz（NCOの分解能の関係で正確には15494MHz）デシメーションレートは4であり出力サンプルレートは12288MSPSとなりますDDCは複素ミキサー処理を実行するので解析には複素周波数領域が含まれます図8の深紫色の線はデシメーションフィルタの応答が加わる様子を表しています

【NCOブロックでシフトした後のスペクトル】

基本周波数は1501MHzから -4 94MHzにシフトする

基本周波数の折返しイメージは-1501MHzからシフトして18648MHzに現れる

2次高調波は19132MHzから3638MHzにシフトする

3次高調波は4122MHzから -113 72MHzにシフトする

【12にデシメーションした後のスペクトル】基本周波数は -4 94MHzのまま変わらない

基本周波数の折返しイメージは -59 28MHzに移動するとともにHB1によって減衰する

2次高調波は3638MHzのまま変わらない

3次高調波はHB2によって減衰する

【14にデシメーションした後のスペクトル】基本周波数は -4 94MHzのまま変わらない

基本周波数の折返しイメージは - 5 9 2 8 M H zのままだがHB1によって減衰する

2次高調波は36 38MHzのままだがHB1によって減衰する

3次高調波はH B 1のフィルタ処理により事実上除去される

ADCコアブロックの出力スペクトル 折返しイメージ

折返しイメージ

3次高調波 2次高調波

1501 MHz

fsは49152MSPS

NCOブロックによるシフト後のスペクトル

12のデシメーション後のスペクトル3次高調波と折返しイメージを除去

14のデシメーション後のスペクトル3次高調波をフィルタで除去

ndashfs2 ndash7fs16 ndash3fs8 ndash5fs16 ndashfs4 ndash3fs16 ndashfs8 ndashfs16 fs16 fs8 3fs16 fs4 5fs16 3fs8 7fs16 fs2

24576ndash24576

ndashfs2 ndash7fs16 ndash5fs16 ndashfs4 ndash3fs16 ndashfs8 ndashfs16 fs8 3fs16 fs4 5fs16 7fs16 fs2

ndashfs2 ndash7fs16 ndash3fs8 ndash5fs16 ndashfs4 ndashfs16 fs16 fs8 fs4 5fs16 3fs8 7fs16 fs2

ndashfs2 ndash7fs16 ndash3fs8 ndash5fs16 ndashfs4 ndash3fs16 ndashfs8 ndashfs16 fs16 fs8 3fs16 fs4 5fs16 3fs8 7fs16 fs2

3次高調波 2次高調波

2次高調波

ndash494 MHz

ndash494 MHz

ndash494 MHz

3638 MHz

折返しイメージ

fs16

ndashfs8

HB1

HB1

3次高調波

ndash5928 MHz折返しイメージ

2次高調波

ndash3fs16 3fs16

ndash3fs8 3fs8

図 8 D D Cの信号処理ブロックを通る時の信号（デシメーションフィルタの処理）

Analog Dialogue 50-11 5

図 9に「 A D 9 6 8 0 - 5 0 0」の実際の測定結果を示しました基本周波数は - 4 9 4 M H zです基本周波数の折返しイメージは - 5 9 2 8 M H zの位置にありその振幅は - 6 7 1 1 2 d B F Sですこれは折返しイメージが約6 6 d B減衰したということを意味します 2次高調波は3 6 3 8 M H zの位置にあり 1 0～ 1 5 d Bほど減衰しています3次高調波は十分にフィルタで除去されておりノイズフロアより上には現れていません

ndash494 MHz

ndash5928 MHz

3638 MHz

ndash494 MHz

ndash5928 MHz

3638 MHz

図 9 D D Cの複素出力信号のF F T 結果 （N C Oは1 5 5 M H z 1 4のデシメーション）

Vir tua l Eva lを使用すれば実測結果とシミュレーション結果を比較することができますシミュレーションの流れをごく簡単に説明するとまずウェブサイトでツールを開きA D Cを選択してシミュレーションを実行します（図10）使用するツールはアナログデバイセズのウェブサイトで提供されているVir tua l Eva lですVir tua l Evalに用意されたAD9680のモデルはユーザーが異なる速度グレードのADCをシミュレーションできるように開発された新機能に対応していますここではAD9680-500を使用しているためその機能が鍵になりますVirtual Evalがロードされた後最初の表示で製品のカテゴリと品番を選択しますVirtual Evalは高速ADCだけでなく高精度ADC高速DAコンバータ統合型のコンバータ特殊用途向けのコンバータといった製品カテゴリにも対応しています

図1 0 V i r t u a l E v a lにおける製品カテゴリと品番の選択

ここでは品番として「AD9680」を選択しますそうするとAD9680のシミュレーションを実施するためのメインのページが開きますVir tua l Eva lに用意されたAD9680のモデルにはADCのアナログ機能やデジタル機能を示すブロック図が含まれていますこのブロック図はAD9680のデータシートに掲載されているのと同じものですこのページの左側のドロップダウンメニューから希望する速度グレードを選択しますここでは図11に示すように速度グレードとして「500MHz」を選択します

図11 Vi r t u a l Eva lにおけるA D9680のブロック図 （左のメニューで速度グレードを選択している）

次にFFTベースのシミュレーションを実行するために入力条件を設定します（図12）この例では「Clock Rate（クロックレート）」を「49152M」Hz「Fre-quency（入力信号の周波数）」を「150M」Hzに設定していますまた「DDC」は「Enab led（イネーブル）」「NCO Frequency（NCOの周波数）」は「155M」Hz「ADC Input（ADCの入力）」は「Real（実信号）」「C 2 R（複素 実変換）」は「D i s a b l e d（ディスエーブル）」「DDC Dec ima t ion（デシメーションレート）」は「4」「DDC Gain（ゲイン）」は「6」dBに設定していますつまりDDCについては実信号入力複素信号出力デシメーションレートは4という設定を行ったわけですまたDDCのゲインはDDCのミキサー処理による6dBの損失を補償するために6dBに設定しましたVirtual Evalがページの左側に一度に表示できるのはノイズと歪みの結果のうちいずれかのみです図12ではノイズに関する結果図13では歪みに関する結果を表示しています

図12 Virtual EvalによるAD9680のFFTシミュレーション （ノイズに関する結果を表示）

Analog Dialogue 50-11 5

図 9に「 A D 9 6 8 0 - 5 0 0」の実際の測定結果を示しました基本周波数は - 4 9 4 M H zです基本周波数の折返しイメージは - 5 9 2 8 M H zの位置にありその振幅は - 6 7 1 1 2 d B F Sですこれは折返しイメージが約6 6 d B減衰したということを意味します 2次高調波は3 6 3 8 M H zの位置にあり 1 0～ 1 5 d Bほど減衰しています3次高調波は十分にフィルタで除去されておりノイズフロアより上には現れていません

ndash494 MHz

ndash5928 MHz

3638 MHz

ndash494 MHz

ndash5928 MHz

3638 MHz

図 9 D D Cの複素出力信号のF F T 結果 （N C Oは1 5 5 M H z 1 4のデシメーション）

Vir tua l Eva lを使用すれば実測結果とシミュレーション結果を比較することができますシミュレーションの流れをごく簡単に説明するとまずウェブサイトでツールを開きA D Cを選択してシミュレーションを実行します（図10）使用するツールはアナログデバイセズのウェブサイトで提供されているVir tua l Eva lですVir tua l Evalに用意されたAD9680のモデルはユーザーが異なる速度グレードのADCをシミュレーションできるように開発された新機能に対応していますここではAD9680-500を使用しているためその機能が鍵になりますVirtual Evalがロードされた後最初の表示で製品のカテゴリと品番を選択しますVirtual Evalは高速ADCだけでなく高精度ADC高速DAコンバータ統合型のコンバータ特殊用途向けのコンバータといった製品カテゴリにも対応しています

図1 0 V i r t u a l E v a lにおける製品カテゴリと品番の選択

ここでは品番として「AD9680」を選択しますそうするとAD9680のシミュレーションを実施するためのメインのページが開きますVir tua l Eva lに用意されたAD9680のモデルにはADCのアナログ機能やデジタル機能を示すブロック図が含まれていますこのブロック図はAD9680のデータシートに掲載されているのと同じものですこのページの左側のドロップダウンメニューから希望する速度グレードを選択しますここでは図11に示すように速度グレードとして「500MHz」を選択します

図11 Vi r t u a l Eva lにおけるA D9680のブロック図 （左のメニューで速度グレードを選択している）

次にFFTベースのシミュレーションを実行するために入力条件を設定します（図12）この例では「Clock Rate（クロックレート）」を「49152M」Hz「Fre-quency（入力信号の周波数）」を「150M」Hzに設定していますまた「DDC」は「Enab led（イネーブル）」「NCO Frequency（NCOの周波数）」は「155M」Hz「ADC Input（ADCの入力）」は「Real（実信号）」「C 2 R（複素 実変換）」は「D i s a b l e d（ディスエーブル）」「DDC Dec ima t ion（デシメーションレート）」は「4」「DDC Gain（ゲイン）」は「6」dBに設定していますつまりDDCについては実信号入力複素信号出力デシメーションレートは4という設定を行ったわけですまたDDCのゲインはDDCのミキサー処理による6dBの損失を補償するために6dBに設定しましたVirtual Evalがページの左側に一度に表示できるのはノイズと歪みの結果のうちいずれかのみです図12ではノイズに関する結果図13では歪みに関する結果を表示しています

図12 Virtual EvalによるAD9680のFFTシミュレーション （ノイズに関する結果を表示）

Analog Dialogue 50-11 6

図13 Vi r t u a l Eva lによるA D9680のFFTシミュレーション（歪みに関する結果を表示）

Vi r t u a l E v a lでは多くの性能パラメータが表示されます同ツールにおいては高調波の位置のほか基本イメージの位置も表示されるので周波数計画を策定する際には非常に役立ちます基本イメージや高調波が出力スペクトルにおいて想定どおりの位置に現れるかどうかを確認できるからですVi r t u a l E v a lによるシミュレーションではS N比は7 1 9 5 3 d B F SS F D Rは6 9 1 6 5 d B cという結果になりますしかし基本イメージは通常は出力スペクトルに現れませんまたスプリアスを除去すればSFDRは89 978dB（ -1dBFsの入力電力を含めると8 8 9 7 8 d B c）になるはずです

図14 A D9680の実測値のFFT結果

Vi r t u a l E v a lでは S N比を算出する際基本イメージは含めていません正確な S N比を求めるために「Vi r t u a l A n a l o g T M」の設定では測定値の基本イメージを無視するように調整されていることに注意してくださいこの考え方を周波数計画に適用すれば帯域内に基本イメージが存在する状態を想定する必要はなくなります測定結果のS N比は7 1 6 0 2 d B F SでありVi r t u a l Evalによるシミュレーション結果の71953dBFSと極めて近い値になります同様にSFDRの測定値は91831dBcでありシミュレーション結果の88 978dBcと非常に近い値が得られています

Vi r t u a l E v a lはハードウェアの振る舞いを正確に予測できる非常に優れたツールです座り心地の良い椅子で美味しいコーヒーや紅茶を飲みながらデバイスの振る舞いを予測できるのです特にAD9680のようにDDCを内蔵したADCの場合Vir tua l Eva lを使えばイメージや高調波を含む性能をシミュレーションできることが大きなメリットになりますユーザーは不要な信号を周波数帯から排除するように周波数計画を策定できます現在はキャリアアグリゲーションやR F信号のダイレクトサンプリングの普及が進んでいる状況にありますこれらの技術を採用する場合Vi r t u a l E v a lのようなツールがあると非常に役に立ちますA D Cの性能を正確に予測して周波数計画を適切に策定できることはシステム設計者が通信システムや航空宇宙 軍事用のレーダーシステムなどを含む多種多様なアプリケーションを設計する際の助けになりますアナログデバイセズの最新世代のA D Cが提供するデジタル信号処理機能をぜひ活用してくださいまた次期設計に関する計画を行ったり予測される性能について前もって知識を得ようとしたりする際にはVi r t u a l E v a lを利用することをお勧めします

著者Jona than Har r i s（ jona than har r i sanalog com）はアナログデバイセズのプロダクトアプリケーションエンジニアです米ノースカロライナ州グリーンズボロにある航空製品部門に所属していますRF製品を担当するアプリケーションエンジニアとして10年以上の業務経験を持ちますノースカロライナ大学シャーロット校で学士号オーバーン大学で修士号を取得しています休日には家族との時間を大事にするとともにオートバイやフットボールモバイルオーディオなども楽しんでいます

Jonathan Harris