アプリケーションマニュアル real time clock module …...kr3225y kyocera corporation...

KR3225Y

KYOCERA Corporation TKY1D-RR-15001-00[32]

アプリケーションマニュアル

Real Time Clock Module

KR3225Yシリーズ

（I2C）

京セラ株式会社

KR3225Y


2

目次

１．概要・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・３２．ブロックダイヤグラム・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・３３．外形図・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・４４．端子機能・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・４５．絶対大定格・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・５６．推奨動作条件・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・５７．周波数特性・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・５８．電気的特性

１）ＤＣ電気的特性・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・６２）ＡＣ電気的特性１（Ｉ２Ｃ－ＢＵＳシリアルインターフェース）・・・・・・・・・７３）タイミングチャート・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・７４）ＡＣ電気的特性２（ＣＬＫＯＵＴ端子出力）・・・・・・・・・・・・・・・・・・・・・・８５）電源立ち上げ、及び、電源降下時間・・・・・・・・・・・・・・・・・・・・・・・・・８

９．使用方法

１）時計制御レジスタテーブル・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・９２）レジスタ説明

①時計・カレンダーレジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１０②アラームレジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１１

③タイマーカウンタレジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１１④セレクトレジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１２

⑤フラグレジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１３

⑥コントロールレジスタ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１４３）割り込み機能説明

①定周期タイマー割り込み・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１５

②アラーム割り込み・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１７

③時刻更新割り込み・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１８

④割り込み信号の識別方法・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・１９

４）Ｉ２Ｃ－ＢＵＳシリアルインターフェイス

①ＳＴＡＲＴコンディションとＳＴＯＰコンディション・・・・・・・・・・・・・・・２０

②アクノリッジ信号・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２０

③スレーブアドレス・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２１

④Ｉ２Ｃ－ＢＵＳデータ転送フォーマット・・・・・・・・・・・・・・・・・・・・・・・２１

１０．一般的なマイコンとの接続例・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２３

１１．３２ｋHz－ＴＣＸＯとしての使用・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２３

１２．使用上の注意事項・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・２４

KR3225Y


3

小型セラミックパッケージ

I2C-BUSインターフェースリアルタイムクロックモジュール

KR3225Y・周波数精度：±5.0ppm (-40C～+85C)・温度補償動作電源電圧：2.0V～5.5V・計時動作電源電圧：1.3V～5.5V・I2C-BUSシリアルインターフェース動作電源電圧：1.5V～5.5V・低消費電流：Typ.0.6A(VDD=3V、温度補償間隔30s、クロック出力非動作)・I2C-BUSシリアルインターフェース：400kHz高速モード対応・時計機能：時・分・秒・2099年までのうるう年自動判別カレンダー機能：年・月・日・曜・アラーム割り込み機能：日・曜・時・分・定周期タイマー割り込み機能：244.14s～255min・時刻更新割り込み機能：分・秒・クロック出力機能：32.768kHz・1024Hz・32Hz・1Hz・電源電圧検出機能：2.0V温度補償動作電圧検出・1.5V低電源電圧検出

１．概要本モジュールは、32.768kHzのDTCXOを内蔵したI2C-BUSインターフェース方式のリアル

タイムクロックモジュールです。時計・カレンダー機能に加え、アラーム割り込み機能、定周期タイマー割り込み機能、時刻

更新割り込み機能、クロック出力機能、電源電圧検出機能を備えております。

２．ブロック図

KR3225Y


4

３．外形図

Top View

Side View

Unit: (mm)

Bottom View

※N.C.はオープンでご使用ください。

PIN / 機能

４．端子機能

#1 : CLKOE #5 : CLKOUT

#2 : /INT #6 : SCL

#3 : N.C. #7 : SDA

#4 : VSS #8 : VDD

端子名 I/O 機能

CLKOE ICLKOUT端子出力を制御する為の入力端子です。CLKOUT端子は、CLKOE端子“H”時クロック出力、"L"時ハイインピーダンスとなります。

/INT O1Hz信号、アラーム割り込み信号、定周期タイマー割り込み信号、時刻更新割り込み信号のNchオープンドレイン出力端子です。

VSS －電源のマイナス側(グランド)接続端子です。

CLKOUT O32.768kHzのクロック出力端子です。C-MOS出力で、CLKOE端子により出力状態が制御されます。

SCL I I2C-BUSシリアルインターフェースクロック入力端子です。

SDA I/O

I2C-BUSシリアルインターフェースデータ入出力端子です。Nchオープンドレイン出力で、SCLクロック入力に同期して、アドレス、データ、アクノリッジビットを入出力します。

VDD －電源のプラス側接続端子です。

#1 #2 #3 #4

#8 #7 #6 #5

3.2+/-0.2

0.7

0.35

C0.

15

1.1

KR3225Y


5

５．絶対大定格

６．推奨動作条件

７．周波数特性項目記号条件規格単位

周波数精度 df/f Ta=-40～85℃,VDD=3.0V +/-5.0* ppm

発振開始時間 tSTA Ta=25℃,VDD=1.3V 1.0(max.) sec

(*)月差13秒相当

項目記号端子条件単位電源電圧(※1) VDD ー -0.3～+6.5 V入力電圧(※1) VIN SCL,SDA,CLKOE -0.3～+6.5 V

出力電圧1(※1)(※2) VOUT1 CLKOUT -0.3～VDD+0.3 V出力電圧2(※1) VOUT2 SDA,/INT -0.3～+6.5 V保存温度(※3) TSTG ー -40～+85 ℃

項目記号条件 Min. Typ. Max. 単位電源電圧 VDD Ta=-40～+85℃ 1.3 3.0 5.5 V

計時電源電圧 VDDT Ta=-40～+85℃ 1.3 3.0 5.5 Vインターフェース動作電圧 VINT Ta=-40～+85℃ 1.5 3.0 5.5 V

温度補償動作電圧 VTEM Ta=-40～+85℃ 2.0 3.0 5.5 V

※1：一瞬たりとも超えてはならない値です。万一超えた場合は、ICの破壊、特性劣化、信頼性低下の懸念があります。

※2：VDD値は推奨動作電源電圧のVDD値です。※3：N2または真空雰囲気での単体保存の場合です。

※ 推奨動作条件範囲外で使用すると信頼性に影響を与える場合がありますので、この範囲内で使用してください。

※周波数精度の詳細については、個別仕様取り交わし時に対応致します。

KR3225Y


6

８．電気的特性

８－１．DC電気的特性（VDD=3.0V,Ta=-40～85℃,VSS=0V）

項目記号条件 MIN TYP MAX 単位

消費電流

IDD1 SCL=SDA=/INT=VDD, CLKOE=VSS

CLKOUT出力非動作時温度補償間隔30 s

VDD=5 V － 1.0 4.0A

IDD2 VDD=3 V － 0.6 2.0

IDD3 SCL=SDA=/INT=VDD, CLKOE=VDD

CLKOUT出力32.768 kHzCLOUT=0 pF（※1）出力無負荷時温度補償間隔30 s

VDD=5 V － 2.5 7.0

AIDD4 VDD=3 V － 1.5 4.0

IDD5 SCL=SDA=/INT=VDD, CLKOE=VSS

CLKOUT出力非動作時温度補償回路動作時

VDD=5 V － 350 700A

IDD6 VDD=3 V － 150 300

"H"入力電圧 VIH1 SCL, SDA, CLKOE端子0.8 VDD

－ 5.5 V

"L"入力電圧 VIL1 SCL, SDA, CLKOE端子 0.0 －0.2 VDD

V

"H"出力電圧VOH1

CLKOUT端子VDD=5 V, IOH1= -1 mA 4.5 － 5.0

VVOH2 VDD=3 V, IOH2= -1 mA 2.2 － 3.0

"L"出力電圧

VOL1CLKOUT端子

VDD=5 V, IOL1= 1 mA 0.0 － 0.5V

VOL2 VDD=3 V, IOL2= 1 mA 0.0 － 0.8

VOL3/INT端子

VDD=5 V, IOL3= 1 mA 0.0 － 0.25V

VOL4 VDD=3 V, IOL4= 1 mA 0.0 － 0.4

VOL5 SDA端子 VDD 2 V, IOL5= 3 mA 0.0 － 0.4 V

入力リーク電流 ILK CLKOE, SCL, SDA端子, VIN = VDD or VSS -0.5 － 0.5 A

出力リーク電流 IOZ CLKOUT, /INT, SDA端子, VOUT = VDD or VSS -0.5 － 0.5 A

電源電圧検出電圧

VDET1 温度補償動作電圧検出（※2） 1.8 1.9 2.0 V

VDET2 低電源電圧検出 1.3 1.4 1.5 V

※1：CLOUTはCLKOUT端子に接続される製品外部の負荷容量です。

※2：VDDがVDET1以下になると内部の検出回路が働き、温度補償が維持されなくなります。

KR3225Y


7

８－２．AC電気的特性－１

８－３．タイミングチャート


SCLクロック周波数 fSCL －－－ 400 kHz

開始条件セットアップ時間 tSU;STA － 0.6 －－ μs

開始条件ホールド時間 tHD;STA － 0.6 －－ μs

データセットアップ時間 tSU;DAT － 100 －－ ns

データホールド時間 tHD;DAT － 0 － 900 ns

停止条件セットアップ時間 tSU;STO － 0.6 －－ μs

開始条件と停止条件の間のバスフリー時間

tBUF － 1.3 －－ μs

SCL "L"時間 tLOW － 1.3 －－ μs

SCL "H"時間 tHIGH － 0.6 －－ μs

SCL,SDA 立ち上がり時間 tr 20%→80% －－ 0.3 μs

SCL,SDA 立ち下がり時間 tf 80%→20% －－ 0.3 μs

バス上の許容スパイク時間 tSP －－－ 50 ns

バスラインの負荷容量 Cb

VDD 1.8V時－－ 400pF

VDD < 1.8V時－－ 50

※ 本製品への、STARTコンディション送信からSTOPコンディション送信までのアクセスは、0.5秒以内に終了してください。0.5秒以上アクセスした場合、内部監視タイマーによりRTCのI2C-BUSインターフェースアクセスが強制終了されます。

SCL

SDA

t HD;STA

t LOW t HIGH 1/fSCL

t SU;DAT t HD;DAT t SU;STO t SPt BUF

STARTコンディション

STOPコンディション


t SU;STA

t r t f

20%

80%

KR3225Y


8

８－４．AC電気的特性－２

８－５．電源立ち上げ、及び、電源降下時間


CLKOUTデューティー Duty CLOUT=15pF, 閾値0.5VDD 40 50 60 %

CLKOUT立ち上がり時間 trCCLOUT=15pF 20%→80%

VDD=1.8～5.5V －－ 70 ns

VDD=1.5～5.5V －－ 180 ns

VDD=1.3～5.5V －－ 1100 ns

CLKOUT立ち下がり時間 tfCCLOUT=15pF80%→20%

VDD=1.8～5.5V －－ 70 ns

VDD=1.5～5.5V －－ 180 ns

VDD=1.3～5.5V －－ 1100 ns

項目い記号条件 MIN TYP MAX 単位

初期電源立ち上げ時間 (※1) tr1 －－－ 10 ms/V

バックアップ移行時電源降下時間 (※1)

tf1 － 5 －－ μs/V

バックアップ復帰時電源立ち上げ時間 (※1)

tr2 － 5 －－ μs/V

※1：本製品は、初期電源投入時に内部設定初期化する為のパワーオンリセット回路を搭載しています。仕様時間外での電源立ち上げ、電源降下した場合、初期電源投入時にはパワーオンリセット回路が動作しなかったり、バックアップ移行時/復帰時にはパワーオンリセット回路が動作したりする可能性があります。パワーオンリセット回路を安定に正常動作させる為に、仕様時間内で電源立ち上げ、電源降下させて下さい。

0V

バックアップ電圧（Min 1.3V）

VDD

tr1 tf1 tr2

バックアップ時

CLKOUT

t WH

t CLKOUT

Duty = t WH /t CLKOUT ×100（%）t rC t fC

50%80%

20%

KR3225Y


9

９．使用方法

※ 初期電源投入時レジスタ値は不定ですので、必ず初期設定を実施してから御使用ください。但し、初期電源投入時TCS1, TCS0, CFS1, CFS0, TEST, FIE, TE, TIE, AIE, UTIEビットは"0"リセットされ、VDLFビットは "1"セットされます。

※ "－"ビットは書き込みデータ無効で、リード時"0"読み出しとなります。

※ VDHF, VDLF, TF, AF, UTFビットは、"0"データのみ書き込み有効となります。

※ TESTビットは弊社テスト用ビットですので、必ず“0”設定で御使用ください。

※ Address 0Eh, 0Fhへの書き込み読み出し動作は誤動作の原因となりますので、アクセス禁止とします。

９－１．時計制御レジスタテーブル

Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0

00h SEC － S40 S20 S10 S8 S4 S2 S1

01h MIN － M40 M20 M10 M8 M4 M2 M1

02h HOUR －－ H20 H10 H8 H4 H2 H1

03h WEEK －－－－－ W4 W2 W1

04h DAY －－ D20 D10 D8 D4 D2 D1

05h MONTH －－－ MO10 MO8 MO4 MO2 MO1

06h YEAR Y80 Y40 Y20 Y10 Y8 Y4 Y2 Y1

07h MIN Alarm AE MA40 MA20 MA10 MA8 MA4 MA2 MA1

08h HOUR Alarm AE RAM HA20 HA10 HA8 HA4 HA2 HA1

09hWEEK Alarm

AEWA6 WA5 WA4 WA3 WA2 WA1 WA0

DAY Alarm RAM DA20 DA10 DA8 DA4 DA2 DA1

0Ah Timer Counter T128 T64 T32 T16 T8 T4 T2 T1

0Bh Select Register TCS1 TCS0 CFS1 CFS0 TSS1 TSS0 AS UTS

0Ch Flag Register －－ VDHF VDLF － TF AF UTF

0Dh Control Register RESET TEST RAM FIE TE TIE AIE UTIE

KR3225Y


10

９－２．レジスタ説明

９－２－１．時計・カレンダーレジスタ( Address 00h Address 06h )


00h SEC － S40 S20 S10 S8 S4 S2 S1

01h MIN － M40 M20 M10 M8 M4 M2 M1

02h HOUR －－ H20 H10 H8 H4 H2 H1

03h WEEK －－－－－ W4 W2 W1

04h DAY －－ D20 D10 D8 D4 D2 D1

05h MONTH －－－ MO10 MO8 MO4 MO2 MO1

06h YEAR Y80 Y40 Y20 Y10 Y8 Y4 Y2 Y1

データ形式時計・カレンダーのデータはBCDコードで表現しています。

HOURレジスタHOURレジスタは24時間表示です。

WEEKレジスタWEEKレジスタは7進アップカウンタで、（W4W2W1）=（000）→（001）→ … →（110）→（000）とカウントします。

曜日とビット設定（W4W2W1）の対応は、自由にユーザーで設定可能です。

YEARレジスタYEARレジスタは西暦の下2桁を設定します。

自動うるう年補正機能自動うるう年補正機能は2000年～2099年まで対応しています。

時計・カレンダー設定例例 98年07月06日日曜日 05時43分21秒の場合

（WEEKレジスタ日曜日=（W4W2W1）=（000）とした場合）


00h SEC － 0 1 0 0 0 0 1

01h MIN － 1 0 0 0 0 1 1

02h HOUR －－ 0 0 0 1 0 1

03h WEEK －－－－－ 0 0 0

04h DAY －－ 0 0 0 1 1 0

05h MONTH －－－ 0 0 1 1 1

06h YEAR 1 0 0 1 1 0 0 0

※ 存在しない時計・カレンダーデータ設定は誤動作の原因となりますので、必ず正しいデータ設定を行なって下さい。

KR3225Y


11

９－２－２．アラームレジスタ( Address 07h Address 09h )


07h MIN Alarm AE MA40 MA20 MA10 MA8 MA4 MA2 MA1

08h HOUR Alarm AE RAM HA20 HA10 HA8 HA4 HA2 HA1

09hWEEK Alarm

AEWA6 WA5 WA4 WA3 WA2 WA1 WA0

DAY Alarm RAM DA20 DA10 DA8 DA4 DA2 DA1

曜日、日、時、分についてのアラーム時刻の設定レジスタです。Address 09h についてはAddress 0BhのAS（Alarm Select）ビットの設定により、曜日、日のアラームのどちらを使用

するかを指定します。アラームレジスタに設定した時刻になると、Address 0ChのAF（Alarm Flag）ビットに"1"がセットされます。

WEEK Alarmレジスタのビットと各曜日の割り当てWEEK AlarmレジスタのWA0～WA6ビットは、Address 03hのWEEKレジスタ（W4W2W1）=（000）～（110）に対応します。

例 WEEKレジスタで日曜日=（W4W2W1）=（000）とした場合


09h WEEK Alarm AE 土金木水火月日

曜日は任意の複数の曜日にアラーム設定が可能です。

例 WEEKレジスタで日曜日=（W4W2W1）=（000）として月～金曜までアラーム設定の場合


09h WEEK Alarm 0 0 1 1 1 1 1 0

毎分アラーム、毎時アラーム、毎日アラーム機能各アドレスのbit7のAE（Alarm Enable）ビットに"1"を設定すると、それぞれ、毎分アラーム、毎時アラーム、毎日アラームの設定になります。

例毎時15分のアラームを設定した場合


07h MIN Alarm 0 0 0 1 0 1 0 1

08h HOUR Alarm 1 bit7="1"のため不問

RAMビットRAMとして使用可能です。

９－２－３．タイマーカウンタレジスタ( Address 0Ah )


0Ah Timer Counter T128 T64 T32 T16 T8 T4 T2 T1

定周期タイマー割り込みに使用するダウンカウンタのカウント数を設定するレジスタです。定周期タイマーのソースクロックはAddress 0BhのTSS1,TSS0（Timer Source Clock Select）ビットで指定します。Address 0DhのTE(Timer Enable）ビットを"0"から"1"にセットすると、設定したカウント数でカウントダウンしていき、カウント数がゼロになると、Address 0ChのTF（Timer Flag）ビットに"1"がセットされます。TEビット"1"の間、設定したカウント数での繰り返しダウンカウンタ動作となります。

KR3225Y


12

９－２－４．セレクトレジスタ( Address 0Bh )Address Function bit 7 bit 6 bit 5 bit 4 bit 3 bit 2 bit 1 bit 0

0Bh Select Register TCS1 TCS0 CFS1 CFS0 TSS1 TSS0 AS UTS

※ 初期電源投入時の値は"00"でCLKOUT出力周波数32.768kHz選択となります。

TSS（Timer Source Clock Select）ビット定周期タイマーのソースクロックの選択ビットです。

TCS（Temperature Compensation Select）ビット温度補償動作間隔の選択ビットです。時計レジスタの時刻に合わせた動作となります。

TCS1 TCS0 温度補償動作間隔

0 0 0.5 s

0 1 2 s

1 0 10 s

1 1 30 s

※ 初期電源投入時の値は"00"で温度補償動作間隔0.5 s選択となります。

CFS（CLKOUT Frequency Select）ビットCLKOUT端子出力周波数の選択ビットです。

CFS1 CFS0 CLKOUT出力周波数

0 0 32.768 kHz

0 1 1024 Hz

1 0 32 Hz

1 1 1 Hz

TSS1 TSS0 タイマーソースクロック

0 0 4096 Hz

0 1 64 Hz

1 0 1 Hz

1 1 1/60 Hz

AS（Alarm Select）ビット曜日、日アラームの選択ビットです。Address 09hに設定されているデータを下記のアラーム設定として認識します。

AS アラーム認識

0 曜日アラーム

1 日アラーム

UTS（Update Time Select）ビット時刻更新割り込み発生タイミングの選択ビットです。

UTS 時刻更新割り込みタイミング

0 秒更新

1 分更新

KR3225Y


13

９－２－５．フラグレジスタ( Address 0Ch )


0Ch Flag Register －－ VDHF VDLF － TF AF UTF

VDHF（Voltage Detect High Flag）ビット温度補償動作電圧検出のフラグビットです。電圧検出動作は、温度補償動作間隔タイミングに合わせた間欠動作となります。

VDHF 内容

0 電源電圧がVDET1（MAX2.0V）以上

1 電源電圧がVDET1（MAX2.0V）以下

VDLF 内容

0電源電圧がVDET2（MAX1.5V）以上、又はパワーオンリセット信号未検出

1電源電圧がVDET2（MAX1.5V）以下、又はパワーオンリセット信号検出

TF 内容

0 通常状態

1 定周期タイマーダウンカウンタのカウントゼロを検出

※ VDHFビット"1"検出後は"0"を書き込むまで保持します。また、本ビットは"0"データのみ書き込み有効となります。

VDLF（Voltage Detect Low Flag）ビット

低電源電圧検出、又はパワーオンリセット信号検出のフラグビットです。電圧検出動作は、温度補償動作間隔タイミングに合わせた間欠動作となります。

AF 内容

0 通常状態

1 アラーム設定時刻との一致を検出

UTF 内容

0 通常状態

1 時刻更新終了を検出

※ VDLFビット"1"検出後は"0"を書き込むまで保持します。また、本ビットは"0"データのみ書き込み有効となります。

TF（Timer Flag）ビット

定周期タイマー割り込み発生検出のフラグビットです。

※ TFビット"1"検出後は"0"を書き込むまで保持します。また、本ビットは"0"データのみ書き込み有効となります。

AF（Alarm Flag）ビットアラーム割り込み発生検出のフラグビットです。

UTF（Update Time Flag）ビット時刻更新割り込み発生検出のフラグビットです。

※ UTFビット“1”検出後は“0”を書き込むまで保持します。

また、本ビットは"0"データのみ書き込み有効となります。

※ AFビット“1”検出後は“0”を書き込むまで保持します。

また、本ビットは"0"データのみ書き込み有効となります。

KR3225Y


14

９－２－６．コントロールレジスタ( Address 0Dh )


0Dh Control Register RESET TEST RAM FIE TE TIE AIE UTIE

RESET 内容

0 通常状態

1 1Hz～64Hzの分周カウンタをリセットし、時計機能が停止します。

TEST 内容

0 通常動作モード

1 テストモード

FIE 内容

0 /INT端子から1Hz出力Disable

1 /INT端子から1Hz出力Enable

TE カウンタ動作

0 タイマーカウント停止

1 タイマーカウント開始

TIE,AIE,UTIE 内容

0 /INT端子出力Disable

1 /INT端子出力Enable

RESETビット

※ 本ビットに"1"書き込み後、STOPコンディション受信時、反復スタート時、0.5秒I2C-BUSインターフェースリセット時に自動クリアされます。

TESTビット弊社テスト用ビットです。必ず"0"設定で御使用ください。

RAMビットRAMとして使用可能です。

FIE（Frequency Interrupt Enable）ビット/INT端子へのDuty50%の1Hz信号出力のイネーブルビットです。

※ 初期電源投入時の値は“0”で/INT端子出力

ディセーブル選択となります。

TE（Timer Enable）ビット定周期タイマーダウンカウンタのイネーブルビットです。

※ 初期電源投入時の値は"0"でタイマーカウント停止選択となります。

TIE, AIE, UTIE（Timer , Alarm , Update Time Interrupt Enable）ビット/INT端子への割り込み信号出力イネーブルビットです。定周期タイマー割り込み出力はTIEビット、アラーム割り込み出力はAIEビット、時刻更新割り込み出力はUTIEビットにて制御します。

※ 初期電源投入時の値は“0”で/INT端子出力

ディセーブル選択となります。

/INT端子からの出力は、定周期タイマー、アラーム、時刻更新の各割り込み信号とFIEで制御する1Hz信号出力の論理和で出力されます。

KR3225Y


15

TIE

TF

INTN端子出力

割り込み発生

TFビットを"0"にクリア

"L"出力期間終了（※1 ）

タイマーカウントがゼロ

"L"レベル

ハイインピーダンス

（ Nchオープンドレイン出力）

タイマーカウント数

割り込み発生

"0"

設定したカウント数

"L"出力期間（t L）内にTFビットを"0"にクリアした場合、INTN端子出力は強制的にハイインピーダンス状態（※2 ）

t L

TE

カウント停止

割り込み発生

TIEビットが"0"の間は出力Disable

t L

９－３．割り込み機能説明

９－３－１．定周期タイマー割り込み

定周期タイマー割り込みは、タイマーソースクロック設定ビット（Address 0Bh TSS1,TSS0）で指定した周波数とタイマーカウンタレジスタ（Address 0Ah）に設定した値で決定される周期で、定期的に割り込み動作を発生させる機能です。割り込み動作発生時（タイマーカウントがゼロ）は TF="1"となり、TIEビットの設定状態により、下図のような/INT端子出力になります。また、定周期タイマーはTE="1"の間は繰り返し動作します。

※1：割り込み発生、TIE="1"で下記のように設定した期間のみ/INT端子出力は"L"レベル出力します。※2：割り込み発生後、/INT端子出力が"L"レベルの間にTFビットを"0"にクリアした場合、/INT端子出力は強制的にクリアされます。

TIE 内容

0 /INT端子からの定周期タイマー割り込み出力Disable

1 /INT端子からの定周期タイマー割り込み出力Enable

TSS1 TSS0 ソースクロック "L"出力期間（tL）

0 0 4096 Hz 0.122ms

0 1 64 Hz 7.81ms

1 0 1 Hz 7.81ms

1 1 1/60 Hz 7.81ms

※ 定周期タイマー割り込み機能を使用しない時は、TE,TIE="0"とする事でタイマーカウンタレジスタ（Address 0Ah）を全てRAMとして使用する事ができます。

/INT端子出力

/INT端子出力は強制的にハイインピーダンス状態（※2）

KR3225Y


16

bit7

-

bit6

-

bit5

VDHF

bit4

VDLF

bit3

-

bit2

0

bit1

AF

bit0

UTF

bit0

0

bit7

0

bit6

0

bit5

0

bit4

0

bit3

1

bit2

0

bit1

1

Address

0Ch

Address

0Ah

UTSAS11CFS0CFS1TCS0TCS10Bh

bit7

RESET

bit6

TEST

bit5

RAM

bit4

FIE

bit3

1

bit2

1

bit1

AIE

bit0

UTIE

Address

0Dh

・誤動作防止の為、TF、TE、TIE="0"に設定

・定周期タイマー時間を設定

・タイマーカウントレジスタを10カウント（0Ah）に設定

・ソースクロックを1分（TSS1TSS0）=（11）に設定

・TE、TIE="1"に設定してタイマーをスタートさせ、INTN端子出力をEnableにして、カウントがゼロになり、定周期タイマー割り込み発生待ちの状態

TIETE

UTIEAIE00FIERAMTESTRESET0Dh

TF

TSS0TSS1

TIETE

タイマースタートタイミング書き込みモードにおいて下記のようにAddress 0Dh 書き込みクロックの立ち下がりエッジからタイマーがカウント動作を開始します。

定周期タイマー時間タイマーカウンタ設定とソースクロックの設定により、定周期タイマー時間を設定できます。

設定可能時間：244.14s ～ 255min

定周期タイマー時間 = タイマーカウンタ設定値 × ソースクロック周期（※ ソースクロック周期はソースクロック周波数の逆数）

※ 定周期タイマー時間は、内部回路動作の影響により大ソースクロック1周期分の誤差が生じます。

定周期タイマー割り込み設定のレジスタ設定例・定周期タイマー時間を10分にセットする場合

・TE、TIE=“1”に設定してタイマーをスタートさせ、

/INT端子出力をEnableにして、カウントがゼロになり、定周期タイマー割り込み発生待ちの状態

SCL

SDA 1 TIE AIE UTIE ACK

カウントダウンスタート

・コントロールレジスタ（Address 0Dh）のTEビットを"1"に設定

TE

KR3225Y


17

bit7

RESET

bit6

TEST

bit5

RAM

bit4

FIE

bit3

TE

bit2

TIE

bit1

0

bit0

UTIE

bit0

0

bit7

0

bit6

0

bit5

0

bit4

0

bit3

0

bit2

0

bit1

0

Address

0Dh

Address

07h

1110000008h

0111110009h

UTS0TCS0TCS1 TSS0TSS1CFS0CFS10Bh

bit7

-

bit6

-

bit5

VDHF

bit4

VDLF

bit3

-

bit2

TF

bit1

0

bit0

UTF

Address

0Ch

bit7

RESET

bit6

TEST

bit5

RAM

bit4

FIE

bit3

TE

bit2

TIE

bit1

1

bit0

UTIE

Address

0Dh

・誤動作防止の為、AIE="0"に設定

・アラーム時刻を設定

・分アラームレジスタを0分（00h）に設定

・時アラームレジスタを7時（07h）に設定

・曜日アラームレジスタを月～金（3Eh）に設定

・AS="0"に設定して曜日アラームを選択

・AFビットを"0"にクリア

・AIE="1"に設定してINTN端子出力をEnableにして、アラーム割り込み発生待ちの状態

AIE

AS

AF

AIE

AIE

AF

INTN端子出力

割り込み発生

出力Disable

AFビットを"0"にクリア

出力Enable 出力Enable

AIEビットが"0"の間は出力Disable

"L"レベル



割り込み発生

９－３－２．アラーム割り込みアラーム割り込みは、アラームレジスタに設定した時刻と一致した時に、割り込み動作を発生させる機能です。割り込み動作発生時はAF="1"となり、AIEビットの設定状態により、下図のような/INT端子出力になります。アラーム割り込みタイミングは、秒桁が59秒→0秒により分桁へのキャリー発生時に出力されます。

AIE 内容

0 /INT端子からのアラーム割り込み出力Disable

1 /INT端子からのアラーム割り込み出力Enable

※ アラーム割り込み機能を使用しない時は、AIE="0"とする事でアラームレジスタ（Address 07h～09h）を全てRAMとして使用する事ができます。

アラーム割り込み設定のレジスタ設定例・月～金曜日の毎朝7時にアラームを出す場合

（但し、曜日レジスタ（Address 03h）で日曜日=（W4W2W1）=（000）とします。）

/INT端子出力

・AIE=“1”に設定して/INT端子出力をEnableにして、

KR3225Y


18

９－３－３．時刻更新割り込み時刻更新割り込みは、設定した秒更新または分更新発生時に、割り込み動作が発生する機能です。割り

込み発生時はUTF="1"となり、UTIEビットの設定状態により、下図のような/INT端子出力になります。時刻更新割り込みタイミングは、UTSビットで設定した時刻でのキャリー発生時に出力されます。Address 0DhのRESETビットが"1"の場合は、時刻更新割り込みは発生しません。

※1：割り込み発生、UTIE=“1”で下記のように設定した期間のみ/INT端子出力は“L”レベル出力します。※2：割り込み発生後、/INT端子出力が“L”レベルの間にUTFビットを“0”にクリアした場合、

/INT端子出力は強制的にクリアされます。

UTS 時刻更新タイミング "L"出力期間（tL）

0 秒更新 7.81ms

1 分更新 7.81ms

UTIE 内容

0 /INT端子からの時刻更新割り込み出力Disable

1 /INT端子からの時刻更新割り込み出力Enable

UTIE

UTF

/INT端子出力

時刻更新

UTFビットを"0"にクリア

"L"出力期間終了（※1 ）

時刻更新

"L"レベル



割り込み発生

"0"

"L"出力期間（t L）内にUTFビットを"0"にクリアした場合/INT端子出力は強制的にハイインピーダンス状態（※2）

t L

割り込み発生

UTIEビットが"0"の間は出力Disable

割り込み発生

t L

KR3225Y


19

時刻更新割り込み設定のレジスタ設定例・分更新の時刻更新割り込みを設定する場合

/INT端子からの割り込み出力は、定周期タイマー、アラーム、時刻更新の各割り込みが発生した時に“L”レベル出力します。共通の出力端子となっていますので、割り込みが発生した場合は、フラグレジスタ(Address 0Ch)を参照することで、どの割り込み信号であるか確認できます。

bit7

-

bit6

-

bit5

VDHF

bit4

VDLF

bit3

-

bit2

TF

bit1

AF

bit0

0

bit0

1

bit7

TCS1

bit6

TCS0

bit5

CFS1

bit4

CFS0

bit3

TSS1

bit2

TSS0

bit1

AS

Address

0Ch

Address

0Bh

bit7

RESET

bit6

TEST

bit5

RAM

bit4

FIE

bit3

TE

bit2

TIE

bit1

AIE

bit0

1

Address

0Dh

・誤動作防止の為、UTF、UTIE="0"に設定

・時刻更新割り込みを設定

・UTSビットを分更新（1）に設定

・UTIE="1"に設定して/INT端子出力をEnableにして、時刻更新発生待ちの状態

UTIE

0AIETIETEFIERAMTESTRESET0Dh

UTF

UTIE

UTS

９－３－４．割り込み信号の識別方法

KR3225Y


20

９－４．Ｉ２Ｃ－ＢＵＳシリアルインターフェースKR3225YはSCL（クロックライン）とSDA（データライン）の2線式のI2C-BUSシリアルインターフェースで

データの送受信を行っています。

９－４－１． STARTコンディションとSTOPコンディションI2C-BUSがデータ転送を行っていない時、SCL、SDAはHighを保っています。この時、SDAがHighから

Lowに変化した状態（STARTコンディション）となり、アクセスが開始され、データ転送を行います。反対に、SCLがHighの時、SDAがLowからHighに変化した状態（STOPコンディション）となり、アクセスの終了となります。

９－４－２．アクノリッジ信号STARTコンディション検出後にデータ転送を8bitずつ行います。転送するデータは8bit毎で何回でも

構いません。8bitの転送毎に、受信側のデバイスは送信側に対し、アクノリッジ信号というデータの受信確認のビットを送ります。送信側は8bit目のクロックパルスの立ち下がりでSDAを解放（High）し、受信側はデータを正常に受信していれば、SDAをLowにします。これにより送信側はアクノリッジ信号が返って来たことを確認します。次のデータを送信、またはSTOPコンディションを送信します。一方、CPU等のマスタ側が受信側の場合、8bit受信した後にSDAをLowにしない（アクノリッジ信号を送らない）ことで送信側（KR3225Y）にデータ転送の終了であると認識させ、マスタ側がSTOPコンディションを送信します。

SCL

SDA

STARTコンディション STOPコンディション

1SCL

（送信側出力）


マスタが送信側の場合のアクノリッジ信号タイミング

8 9

SDA（送信側出力）

SDA（受信側出力）

ハイインピーダンスアクノリッジ信号

"L"

KR3225Y


21

９－４－４．Ｉ２Ｃ－ＢＵＳデータ転送フォーマット以下にI2C-BUSのデータ転送フォーマットを示します。KR3225Yは、レジスタアドレスのオートインクリメント機能があります。レジスタアドレスを毎回書き

込む必要はありません。8bitのデータの送信毎にレジスタアドレスは＋１加算されます。0Dhアドレスに＋１加算されると00hアドレスになります。アドレス、データはMSBファーストで転送して下さい。

データ書き込みフォーマット

R/W（Write ）

S スレーブアドレス 0 0

レジスタアドレスが+1されます

P

データ追加

書き込み終了

アクノリッジ信号


CPUが送信側 CPUが受信側 S PSTARTコンディション STOPコンディション

レジスタアドレス 0


データ 0


データ 0 P

データ追加レジスタアドレスが+1されます

・CPUがSTARTコンディションを送信・CPUがWF8592Aのスレーブアドレス、

R/Wビット（書き込みモード）を送信・CPUがアクノリッジ信号を受信

・CPUがWF8592Aへ書き込むレジスタアドレスを送信・CPUがアクノリッジ信号を受信

・CPUが上記で指定したアドレスへ書き込むデータを送信・CPUがアクノリッジ信号を受信・書き込み終了ならCPUがSTOPコンディションを送信

※データ追加なら続けてデータを送信する事で上記から+1したアドレスへ書き込む事ができます

②CPUがアクノリッジ信号を受信

・書き込み終了ならCPUがSTOPコンディションを送信・データ追加なら①②を繰り返し行なって下さい

①CPUが+1加算したアドレスへ書き込むデータを送信書き込み終了

・CPUがSTARTコンディションを送信・CPUがKR3225Yのスレーブアドレス、


・CPUがKR3225Yへ書き込むレジスタアドレスを送信・CPUがアクノリッジ信号を受信

・CPUが上記で指定したアドレスへ書き込むデータを送信・CPUがアクノリッジ信号を受信・書き込み終了ならCPUがSTOPコンディションを送信

※データ追加なら続けてデータを送信する事で上記から+1したアドレスへ書き込む事ができます

①CPUが+1加算したアドレスへ書き込むデータを送信②CPUがアクノリッジ信号を受信・データ追加なら①②を繰り返し行って下さい。・書き込み終了ならCPUがSTOPコンディションを送信

スレーブアドレスR/Wbit

読み出しモード

bit7

0

bit6

1

bit5

1

bit4

0

bit3

0

bit2

1

bit1

0

bit0

0書き込みモード

bit0

1

WF8592Aのスレーブアドレス

bit7

0

bit6

1

bit5

1

bit4

0

bit3

0

bit2

1

bit1

0

９－４－３．スレーブアドレスI2C-BUSでは、各デバイスに7bitのスレーブアドレスが設定されています。STARTコンディションを検

出後、このスレーブアドレスをI2C-BUSにより受信する事でその後のマスタからの通信に反応します。実際の通信時には、スレーブアドレスと共にR/W（リードライト）ビットを付加した8bitデータを受信します。

KR3225Yのスレーブアドレス

KR3225Y


22

データ読み出しフォーマット

R/W（Write ）



P

データ追加

読み出し終了




レジスタアドレス 0


データ

1

データ

0




・CPUがWF8592Aから読み出すレジスタアドレスを送信・CPUがアクノリッジ信号を受信

・WF8592Aから上記で指定したアドレスのデータを受信・読み出し終了ならCPUがアクノリッジ信号を送信しない

CPUがSTOPコンディションを送信

※データ追加なら続けてデータを受信する事で上記から+1したアドレスのデータを読み出す事ができます

①CPUがアクノリッジ信号を送信

・データ追加なら①②を繰り返し行なって下さい②WF8592Aから+1加算したアドレスのデータを受信

R/W（Read ）



P

データ追加

読み出し終了 1

0

・CPUがSTARTコンディションを再度送信・CPUがWF8592Aのスレーブアドレス、

R/Wビット（読み出しモード）を送信・CPUがアクノリッジ信号を受信

・読み出し終了ならCPUがアクノリッジ信号を送信しないCPUがSTOPコンディションを送信

・レジスタアドレス指定の場合



・CPUがKR3225Yから読み出すレジスタアドレスを送信・CPUがアクノリッジ信号を受信

・CPUがSTARTコンディションを再度送信・CPUがKR3225Yのスレーブアドレス、


・KR3225Yから上記で指定したアドレスのデータを受信・読み出し終了ならCPUがアクノリッジ信号を送信しない

CPUがSTOPコンディションを送信※データ追加なら続けてデータを受信する事で

上記から+1したアドレスのデータを読み出す事ができます

①CPUがアクノリッジ信号を送信②KR3225Yから+1加算したアドレスのデータを受信・データ追加なら①②を繰り返し行って下さい・読み出し終了ならCPUがアクノリッジ信号を送信しない


・レジスタアドレス指定しない場合

初に読み出しモードに設定した場合でも、データ読み出しできます。レジスタアドレスは前回のアクセスで終了したアドレスに+1加算したアドレスとなります。


P

データ追加

読み出し終了



データ

1

データ

0


・WF8592Aから前回アクセスしたアドレスに+1加算したアドレスのデータを受信



①CPUがアクノリッジ信号を送信

・データ追加なら①②を繰り返し行なって下さい②WF8592Aから+1加算したアドレスのデータを受信

R/W（Read）



P

データ追加

読み出し終了 1

0






・KR3225Yから前回アクセスしたアドレスに+1加算したアドレスのデータを受信



①CPUがアクノリッジ信号を送信②KR3225Yから+1加算したアドレスのデータを受信・データ追加なら①②を繰り返し行って下さい・読み出し終了ならCPUがアクノリッジ信号を送信しない


KR3225Y


23

１０．マイコンとの接続例

本製品は、SCL（クロックライン）とSDA（データライン）の2線式のI2C-BUSシリアルインターフェースでデータの送受信を行ないます。

上記のようにSCL、SDAの信号線とCPU等のコントローラを接続します。

出力はオープンドレイン端子で構成されている為、SCL、SDAの信号線は抵抗を付加してVDDにプルアップします。

１１．３２ｋHz－ＴＣＸＯとしての使用

KR3225Y CPU

VDD

VSS

VDD

VSS

/INT /INT

SDA

SCL

SDA

SCL

VDD

3kΩ

3kΩ

3kΩ

VDD CLKOUT

SDA SCL

CLKOE /INT N.C. VSS

VDD

CLKOE

0.1uF

0.1uF

KR3225Y


24

１１．注意事項

1. 製品の仕様については正式に取り交わした仕様書に基づくものとします。

2. 記載内容は、製品の改良等のために予告なく変更する場合がございます。

3. 記載されている製品は一般電子機器（情報機器、通信機器、音響映像機器、計測機器、家電製品等）に使用されることを意図しています。特別な品質・信頼性が要求され、その故障や誤動作が直接人命を脅かしたり、人体に危害を及ぼす恐れのある装置やシステム（交通機器、安全装置、航空・宇宙用、原子力制御、生命維持装置を含む医療機器など）にご使用をお考えのお客様は、必ず事前に当社販売窓口までご相談ください。

4. 当社は品質・信頼性の向上に努めておりますが、万が一に備え、装置やシステム上で十分な安全設計をお願いします。

5. 設計に際しては大定格、動作電源電圧、動作温度など保証範囲内でお使いください。保証値を超えての使用など、本カタログに記載する製品の誤った使用または不適切な使用などに起因する製品の運用結果につきましては、当社は責任を負いかねますので、ご了承ください。

6. カタログに記載された動作概要および回路例は、製品の標準的な動作や使用方法を説明するためのものです。したがって、製品を使用される場合には、外部諸条件を十分考慮のうえ、回路・実装設計を行ってください。

7. カタログに記載された技術情報は製品の代表的動作・応用を説明するためのもので、その使用に際しての当社及び第三者の知的財産権その他の権利に対する保証または許諾を行うものではありません。

8. カタログで使用される商標、ロゴ、商号に関する権利は、当社またはそれぞれの権利の所有者に帰属します。

9. カタログに記載されている製品のうち、外国為替及び外国貿易管理法に定める戦略物資該当製品の輸出に際しては、同法に基づく輸出許可・承認が必要です。

10. カタログの記載内容を当社の許可無く転載・複写することを禁止いたします。

アプリケーションマニュアル real time clock module …...kr3225y kyocera corporation...

Documents