チームまるたかのfpgaの開発 環境と参考...

12
チームまるたかのFPGAの開発 環境と参考文献の紹介 まるたか

Upload: others

Post on 16-Oct-2020

0 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

チームまるたかのFPGAの開発環境と参考文献の紹介

まるたか

Page 2: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

使用しているFPGAボード(1)  La+ceECP3  Versa  Development  Kit

•  FPGAボード  –  La+ce  La+ceECP3  –  1000Base-­‐T  x2  –  PCI  Express  1.0  

•  開発ツール  –  La+ce  Diamond  (Synplify)  

•  価格  –  $99    

•  参考URL  – 公式サイト:  hPp://bit.ly/MIXZmE  – 販売サイト:  hPp://bit.ly/LrOSBh  

Page 3: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

使用しているFPGAボード(2)  NetFPGA  1G

•  FPGAボード  –  Xilinx  Vertex  II  Pro  –  1000Base-­‐T  x4  –  PCI-­‐X  

•  開発ツール  –  ISE  10.1  SP3  

•  価格  (アカデミック)  –  $599  

•  参考URL  – NetFPGA  Project  (10Gは開発中)  ,  hPp://bit.ly/JX9aGI  – 販売サイト,  hPp://bit.ly/enabdB  

Page 4: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

FIBNICの性能計測用  FPGAボードの開発環境

FIBNICの性能計測用+debug用回路作成マシン  IBM  Thinkcenter  (celeron  2.xGHz)にNetFPGA  (画面左側,  PCI-­‐X)をさして開発に使用  JTAG経由で論理合成した回路をやきこむ

Page 5: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

使用しているVerilog-­‐HDLシミュレータ

•  Verilog-­‐HDLシミュレータ  –  Icarus  verilog  – GPL  Cver  

•  シミュレーション波形表示  – GTKWave

Page 6: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

PCI/PCI  Express回路デバッグ環境

•  PCIトランザクションのread回路が間違っているとPCごとクラッシュするので、起動が早く軽量な1フロッピー MS-­‐DOSを使用  

•  MS-­‐DOS使用コマンド  – “redpci”,  PCI  base  address  確認  – “memory”,  PCIのregister内容確認  

Page 7: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

テスト環境

I/F:Port1  IP:10.0.21.1/24  MAC:

I/F:Port0  IP:10.0.20.1/24  MAC:

I/F:ETH0  IP:10.0.20.10/24  MAC:

I/F:Port0  IP:10.0.20.105/24  MAC:

I/F:Port1  IP:10.0.21.105/24  MAC:

DUT  I/F:Port2  IP:10.0.22.1/24  MAC:

I/F:Port3  IP:10.0.23.1/24  MAC:

MEASURE

HOST

Page 8: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

PCI/PCI  Express回路デバッグ環境

ネットワーク機器のLatency  (clock数)をMS-­‐DOSで計測中。  画面中  memory  address  E900000がPCI  base  addressの先頭で、  E9000037の’A5’が作成した回路  を使って計測したclock数。    1000Base-­‐T  (125MHz)なので1  clock  =  8  ns。つまり、0xA5  *  8  =  1,320  ns  ここから使用しているLANケーブルのみのlatency:  376  nsを引いた  944  nsがこの機器のlatencyになる  

Page 9: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

比較評価用のデータ計測中

Page 10: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

La+ce  FPGAボードの開発環境

LED表示の結果を確認するために  怪しいPCI  express延長ケーブル(数百円)  を使用

Page 11: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

計測結果  (2012/5/23  2:00  AM時点)

•  Loopback(ケーブルのみ):  47*8  =  376  ns  •  FIBNIC:  952  :  166*8  =  1320  ns  •  BUFFALO  LSW2-­‐GT-­‐8NSRR  (スイッチングハブ):  1352  :  

216*8  ns  •  BUFFALO  LSW2-­‐GT-­‐5NSR  (スイッチングハブ):  1360  :  

0xD9  x  8  =  1736  ns  •  某社L3スイッチ (L2  switchモード):  5616  :  0x2ED  *  8  =  

5992  ns  –  ※  ARPパケットを送信する回路がうまく動かなく、L3計測は失敗

Page 12: チームまるたかのFPGAの開発 環境と参考 ...web.sfc.wide.ad.jp/~sora/ppt/marutaka-orc12-hackathon.pdf · MEASURE HOST PCI/PCIExpress 回路デバッグ環境 ネットワーク機器のLatency((clock数)をMS@DOSで計測中。(画面中(memory(address(E900000がPCIbase(address

使用している参考書籍

•  PCI回路 開発向け  –  PCIデバイス設計入門―PCIバスの原理からHDLによるIC設計&デバッ

グ手法まで  •  PCI  Express回路 開発向け  

–  Interface  CQ出版社 (2009/1-­‐  連載)  徹底解説 作ればわかるPCI  Express    ※図書館でバックナンバーを借りる  

•  Ethernet回路 開発向け  –  Ethernetのしくみとハードウェア設計技法  

•  TCP/IPまわり 開発向け  –  詳解TCP/IP〈Vol.2〉実装  

•  Verilog-­‐HDL  入門  –  わかるVerilog  HDL入門―文法の基礎から論理回路設計、論理合成、

実装まで  –  Xilinxのwebで公開されているXPSマニュアル各種  

•  Kernelとドライバまわり