flip-flop – parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/aula 13 - flip flop parte...
TRANSCRIPT
![Page 1: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/1.jpg)
SEL 0414 - Sistemas Digitais
Prof. Dr. Marcelo Andrade da Costa Vieira
Aula 13
Flip-Flop – Parte 2
![Page 2: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/2.jpg)
Flip-Flops sensíveis à borda
![Page 3: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/3.jpg)
FF Mestre-Escravo - Obsoleto
• Apesar de garantir que o estado de saída só se altere na borda de descida do pulso de clock, durante o ½ período positivo do clock, o estado do FF mestre pode alterar, resultando em operação imprevisível na saída;
• Assim, para um perfeito sincronismo, é necessário garantir que as estradas sejam mantidas estáveis durante todo o período do clock, alterando apenas na transição.
![Page 4: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/4.jpg)
Transição por borda
![Page 5: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/5.jpg)
FF RS Síncrono
• Para Ck=0 ou 1 ➨ Q e Q não “sentirão” eventuais variações nas entradas
• Para Ck= ↑ ou ↓ ➨ portas de entrada habilitadas por alguns nanosegundos.
Sensível à Borda
![Page 6: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/6.jpg)
Detector de Borda
A duração dos pulsos CLK* é normalmente de 2 a 5 ηs
Borda de Subida Borda de Descida
![Page 7: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/7.jpg)
Latch RS Síncrono
• Para Ck=0 ou 1 ➨ Q e Q não “sentirão” eventuais variações nas entradas
• Para Ck= ↑ ou ↓ ➨ funcionamento normal (portas de entrada habilitadas)
Sensível à Borda
![Page 8: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/8.jpg)
Latch RS Síncrono Sensível à Borda
![Page 9: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/9.jpg)
![Page 10: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/10.jpg)
FLIP-FLOP JK
![Page 11: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/11.jpg)
Flip-flop JK
S
R
Q
Q
J
K
J K Q
Resolver o problema do “estado ambíguo” quando as duas entradas são
iguais a 1
0 0 Q0 0 1 0 1 0 1
Flip-Flop JK Condição Inicial ➨ Q = 0
1 1 1
0
1
1
1
→ 1
→ 0
![Page 12: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/12.jpg)
Flip-flop JK
S
R
Q
Q
J
K
J K Q
Resolver o problema do “estado ambíguo” quando as duas entradas são
iguais a 1
0 0 Q0 0 1 0 1 0 1
Flip-Flop JK Condição Inicial ➨ Q = 1
1 1 0
1
0
1
1
→ 0
→ 1
![Page 13: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/13.jpg)
Flip-flop JK
S
R
Q
Q
J
K
J K Q
0 0 Q0 0 1 0 1 0 1 1 1 Q0
Flip-Flop JK
Comutação – “Toggle” Inverte o estado anterior
![Page 14: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/14.jpg)
Flip-flop JK
J
K
Q
Q
J
K
Q
Q
Circuito básico - Assíncrono
Problema do JK comum: Se não houver um sistema de sincronismo, no modo “toggle” (J = K = 1) os estados ficam invertendo a cada instante e o circuito fica instável.
![Page 15: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/15.jpg)
Flip-flop JK
J
K
Q
Q
Ck
J
K Ck
Q
Q
FF JK síncrono – Sensível à Nível
Problema do JK sensível à nível: quando o Ck=1, há passagem das entradas e realimentações; se, nesse instante, houver mudança de J e/ou K, haverá nova saída ➨ comutação para outro estado mais de uma vez durante o mesmo pulso de Ck
![Page 16: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/16.jpg)
Flip-flop JK
S
R Ck
Q
Q
J
K
J K Q *
* Na transição da borda do clock
0 0 Q0 0 1 0 1 0 1
Ck 1 1 Q0
Flip-Flop JK sensível à borda de subida
![Page 17: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/17.jpg)
Flip-flop JK
Circuito interno de um FF JK sensível à borda
![Page 18: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/18.jpg)
Esquema Geral de um FF JK disparado por borda de descida:
![Page 19: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/19.jpg)
Flip-Flop JK sensível à borda Flip-flop JK
![Page 20: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/20.jpg)
FF JK síncrono com entradas Assíncronas Preset e Clear
![Page 21: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/21.jpg)
FF Tipo T com entradas Assíncronas
![Page 22: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/22.jpg)
OUTROS TIPOS DE FLIP-FLOPS
![Page 23: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/23.jpg)
FF tipo D
![Page 24: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/24.jpg)
Flip-flop D
J (ou S)
K (ou R)
Ck Q
Q
FF Tipo D (“Data”)
D Q 0 0 1 1
Ck
Ck
Ck =↑ ou ↓
Q
D
D
![Page 25: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/25.jpg)
FF Tipo D sensível à borda de subida
![Page 26: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/26.jpg)
Aplicações do FF Tipo D:
• Transferência de dados em paralelo
![Page 27: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/27.jpg)
Latch D “Transparente” Sensível à Nível
![Page 28: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/28.jpg)
Funcionamento do Latch D “Transparente” Sensível à nível - mantém o estado anterior até o
próximo nível “transparente” - memória
![Page 29: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/29.jpg)
REGISTRADORES
![Page 30: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/30.jpg)
Utilização:
1. Armazenamento de informações com mais de 1 bit (tipo mais simples de MEMÓRIA)
2. Aplicação em:
ü Conversores (série/paralelo, paralelo/série...) ü Contadores, multiplicadores binários ü Memórias, computadores, microprocessadores,
microcontroladores.
REGISTRADORES
![Page 31: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/31.jpg)
1. Transferência de dados
J0
K0 Ck
Q0
Q0
Ck
Data J K Q
0 0 Q0 0 1 0 1 0 1 1 1 Q0
![Page 32: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/32.jpg)
Ck
Q0
Q1
Q2
Q3 (= S)
J0
K0 Ck↓
Q0
Q0
J1
K1 Ck↓
Q1
Q1
J2
K2 Ck↓
Q2
Q2
J3
K3 Ck↓
Q3
Q3
Ck
Data S
1 2 3 4 5 6 7 8
Data
Registrador de Deslocamento – Shift Register
![Page 33: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/33.jpg)
Sequência de entrada Q0 Q1 Q2 Q3 1 1 0 1 0 0 0 0
1 0 0 0
1 1 0 0
0 1 1 0
1 0 1 1
1 0 1
1 0
1
Bordas do CK
Saída serial
1 2 3 4 5 6 7
Registrador de Deslocamento – Shift Register
![Page 34: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/34.jpg)
2. Transferência serial de dados de um registrador X para outro registrador Y
![Page 35: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/35.jpg)
D0 Ck↓
Q0
Q0
D1 Ck↓
Q1
Q1
D2 Ck↓
Q2
Q2
D3 Ck↓
Q3
Q3
Ck
Data Q0 Q1 Q2 Q3
3. Conversor Serial/Paralelo
![Page 36: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/36.jpg)
Ck
Q0
Q1
Q2
Q3
D0 Ck↓
Q0
Q0
D1 Ck↓
Q1
Q1
D2 Ck↓
Q2
Q2
D3 Ck↓
Q3
Q3
Ck
Data
1 2 3 4 5 6 7 8
Q0 Q1 Q2 Q3
D Q0 Q1 Q2 Q3 Ck
1 0 0 0 0
1 1 0 0 0
0 1 1 0 0
1 0 1 1 0
1 0 1 1
1 1 0 1 MSB = Q3 LSB = Q0
1
2 3
4
1
0
1
1
![Page 37: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/37.jpg)
Transferência Paralela de Dados
![Page 38: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/38.jpg)
FF tipo T
![Page 39: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/39.jpg)
Flip-flop tipo T
J
K Ck
Q
Q
FF Tipo T (“Toggle”)
T Ck
T Q 0 Q0 1 Q0
Ck
Q fQ = fCk / 2
Divisor por 2 T = 1
![Page 40: Flip-Flop – Parte 2 - iris.sel.eesc.usp.briris.sel.eesc.usp.br/sel414m/Aula 13 - Flip Flop Parte 2.pdf · SEL 0414 - Sistemas Digitais Prof. Dr. Marcelo Andrade da Costa Vieira](https://reader036.vdocuments.pub/reader036/viewer/2022082217/5ca3ca6088c99383618bcba7/html5/thumbnails/40.jpg)
FIM