2011 年 2 月

WP-01154-1.0

© 2011 Altera Corporation. STRATIX are Reg. U.S. Paservice marks are the properof its semiconductor productto any products and services information, product, or servlatest version of device spec

101 Innovation DriveSan Jose, CA 95134www.altera.com

FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

ホワイト・ペーパー

このホワイト・ペーパーでは、アルテラの工業用グレードの FPGA をコプロセッサま

たはシステム・オン・チップ（SoC）として使用して、産業用アプリケーションに柔

軟性をもたらす方法について解説します。アルテラの FPGA は、多くの産業用製品に

対して高度に統合された単一のプラットフォームを提供するため、大幅な開発期間の

短縮とリスクの低減を実現します。

はじめにプログラマブル・ロジック・デバイス（PLD）は、産業用組み込みデザインに重要な

コンポーネントです。PLD は、単純なグルー・ロジックの提供から FPGA をコプロ

セッサとして使用するまで、産業用デザインの中で発展してきました。この技法に

よって、通信、モーター制御、I/O モジュール、画像処理などのアプリケーションで

の I/O 拡張が可能になり、ホスト・マイクロコントローラ（MCU）やデジタル信号プ

ロセッサ（DSP）デバイスの負荷を軽減できます。

システムが複雑になると同時に、FPGA は、MCU、DSP、ASSP、ASIC などのディス

クリート・ソリューションより低コストでシステム全体をチップ（SoC）に統合する

能力も提供するようになります。コプロセッサとして使用する場合でも、SoC として

使用する場合でも、アルテラの FPGA は産業用アプリケーションに以下の利点をもた

らします。

1. デザインの統合：FPGA をコプロセッサとして、または IP とソフトウェア・スタッ

クを1つのSoCに統合することによってデザインを簡素化し、コストを削減します。

2. 再プログラム可能：共通の開発プラットフォーム上で、1 つの FPGA に搭載され

た進化するプロトコル、IP の改善、および新しいハードウェア機能に産業用デザ

インを適応します。

3. 性能の向上：FPGA 内部のエンベデッド・プロセッサ、カスタム命令、および IPブロックによって性能を強化して、システム要件に対応します。

4. 陳腐化からの保護：FPGA の長いライフ・サイクルと新しい FPGA ファミリへの

デバイス・マイグレーションによって、産業用製品のライフ・サイクルを延長し、

ハードウェアを陳腐化から保護します。

5. 使い慣れたツール：使い慣れた、強力かつ統合されたツールを使用して、デザイ

ンとソフトウェアの開発、IP 統合、およびデバッグを簡素化します。

次の項目より、これらの利点について詳しく解説します。

デザインの統合最近の産業用システムの設計者は、図 1 に示すようなシステムの複雑さ、変わりゆく

規格、性能要件、システムの総コストなど、多くの課題に直面しています。

Subscribe

All rights reserved. ALTERA, ARRIA, CYCLONE, HARDCOPY, MAX, MEGACORE, NIOS, QUARTUS and t. & Tm. Off. and/or trademarks of Altera Corporation in the U.S. and other countries. All other trademarks and ty of their respective holders as described at www.altera.com/common/legal.html. Altera warrants performance s to current specifications in accordance with Altera’s standard warranty, but reserves the right to make changes at any time without notice. Altera assumes no responsibility or liability arising out of the application or use of any ice described herein except as expressly agreed to in writing by Altera. Altera customers are advised to obtain the ifications before relying on any published information and before placing orders for products or services.

FeedbackLinkedInTwitter

デザインの統合 Page 2

産業用システムの設計者は、FPGA をコプロセッサ（I/O コンパニオン、I/O ハブ・デ

バイスとも呼ばれます）として使用するか、完全な SoC ソリューションとして使用す

るかを判断できます。標準のホスト・プロセッサを、同一ボード上の FPGA やシステ

ム処理を実行する外部ホスト・プロセッサと組み合わせることが可能です。ところが、

機能が固定されているプロセッサには、産業アプリケーションの主なインタフェー

ス、機能、性能が不足していることが少なくありません。そのような場合、プロセッ

サの処理タスクのいくつかを FPGA 内部に移して、プロセッサの負荷を軽減できま

す。別の方法として、プロセッサのすべての機能を FPGA ベースの 1 つの SoC プラッ

トフォームに統合することによってデザインの複雑さを軽減し、システム全体のコス

トを削減することも可能です。

制御タスクと通信の実行が同時に要求されると、多くの MCU ソリューションや DSPソリューションで帯域幅が超過してしまいます。その結果、別の ASSP、MCU、また

は FPGA デバイスの追加が必要になることがあります。現在のボードにこのような追

加デバイスを収容するスペースがなければ、多くの場合は、高価なアドオン・カード

として追加しなければなりません。同様に、さまざまなフィールドバスや進化しつつ

ある産業用イーサネットのプロトコル規格によって、プロトコル独自の ASSP、MCU、

または FPGA デバイスが要求されることもあります。これは、一部の規格がプロトコ

ル独自のハードウェア（MAC）とプロトコル独自のソフトウェア・スタックを要求す

るために必要になることがあります。FPGA は、コプロセッサにシステム機能を統合

し、必要に応じていつでもデザインの変更が可能です。

図 2 は、DSP オフロード・エンジンと産業用ネットワークの両方にアルテラの FPGAをコプロセッサとして使用した、モーションまたはモーター制御プラットフォームを

示します。モーター・コントローラは、速度と電流（トルク設定として表されます）

を制御して電動モーターのエネルギー効率と確度を設定します。同様に、モーション

制御は位置とタイミングの精度に重点を置いています。多くの場合、電子機器のハー

ドウェアは似ていますが、制御ソフトウェア（アルゴリズム）と I/O インタフェース

が差別化要因になります。

図 2 は、ホスト MCU デバイスまたは DSP デバイス（ホスト・プロセッサ）でアルゴ

リズムを実行して、モーター・コントローラやモーション・コントローラの電力ス

テージを駆動するコントローラの代表的な例です。ホスト・プロセッサの性能が限界

に達した場合は、デバイスのクロックを高速化してプロセッサの性能を引き上げるこ

とができます。ところが、性能の引き上げ幅には限度がある上、この方法では、さら

に高速なメモリへのアップグレードの必要性、他のハードウェアの性能、ソフトウェ

アの最適化に必要な余分の時間など、別の問題が発生することもあります。

図 1. 産業用デザインの主な課題

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

デザインの統合 Page 3

このような場合は、ホスト・プロセッサ機能の一部を FPGA コプロセッサにオフロー

ドして問題を軽減できます。また、FPGA を通信に使用すると、産業用イーサネット・

プロトコルなどの進化しつつある規格に合わせて変更する柔軟性が得られます。その

後、FPGA を再プログラミングすれば、同じハードウェア・プラットフォームを使用

して求められるニーズに対応することができます。

デザイン・コンポーネントを 1 つの FPGA プラットフォームに統合すると、デザイン

の複雑さが軽減され、システム全体のコストが削減されます。図 3 は、DSP ブロッ

ク、メモリ、ビデオ・グラフィック・コントローラ、モーター・エンコーダ、および

その他のコンポーネントを統合した SoC として FPGA が機能するようになった、シン

プルな産業用モーター制御システムを示します。PHY、その他のアナログ・コンポー

ネント、および電力コンポーネントを追加するだけでデザインが完成します。

図 2. モーション／モーター制御コプロセッサとして使用する FPGA

図 3. モーション／モーター制御として使用する SoC としての FPGA

FPGADSP DSP

MCU

PWM

A/D

MCU ASSP

FPGA

FPGA

Nios II

MAC

エンコーダ

モーターPWM

A/D

PWMHDL

IGB-T

A/D I/F

PHY

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

デザインの統合 Page 4

さらに、モーター制御アプリケーションには、多くの場合、現在の速度と位置を計算

するためのフィードバックの仕組みが必要になります。最適化されたエンコーダ・イ

ンタフェース IP コアの多くは、FPGA の IP としてのみ利用できるため、インタフェー

スへの FPGA の使用をサポートします。FPGA に IP を統合すると、ボード・サイズと

コンポーネント数の削減、アセンブリの複雑さと在庫要件の軽減が実現します。この

統合によってボード上のコンポーネント数が減少するため、システムの信頼性が向上

します。アルテラの FPGA は、エンベデッド・プロセッサ、DSP ブロック、LCD ディ

スプレイ、ビデオ・プロセッサなど、その他の多くのシステム機能をサポートします。

図 4 は、ビデオ監視アプリケーションで FPGA がコプロセッサとして機能する、別の

アプリケーションの例です。ビデオ監視市場では、悪い採光条件でも目標物を背景と

区別して認識できる広ダイナミック・レンジ（WDR）カメラ・センサがますます多

く採用されています。FPGA のみが、WDR 画像センサ・パイプライン（ISP）のコプ

ロセッサとして機能する帯域幅を持ち、H.264 などのビデオ・エンコード用 DSP デバ

イスにビデオ・ストリームを供給します。DSP デバイスには WDR ISP を処理する帯

域幅とインタフェースがなく、ビデオ解析などの別の監視機能を実行する性能も備え

ていません。

図 4. コプロセッサとしての FPGA：WDR IP 監視カメラ

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

デザインの統合 Page 5

一方、図 5 は、ビデオ監視アプリケーションで SoC として使用する FPGA を示しま

す。FPGA を SoC として使用すると、ISP、ビデオ解析、エンコード、およびネット

ワーク接続の各コンポーネントすべてを 1 つの FPGA デバイスに統合できます。この

技法ではバックエンドの DSP デバイスが不要になるため、よりコンパクトで統合度

が高いデザインが実現します。

図 6 は、Cyclone® IV デバイス上に SoC として実装したシステム例のブロック図です。

図 5. SoC としての FPGA：WDR IP 監視カメラ

図 6. SoC のブロック図：WDR IP 監視カメラ

DDR-SDRAM

Nios® IIPWM

IrdixSinter

Demosaic

H-264 10/100/1000MAC

（オプション）

3A statsISP

WDR

DDR-SDRAM

PHYRAW

YUV

RTP

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

再プログラム可能 Page 6

再プログラム可能FPGA は再プログラム可能なため、規格の変更に対応でき、デザインの再利用もサ

ポートします。産業用アプリケーションを 1 つの MCU、DSP、ASSP、または ASICソリューションで実現しようとしても、多くのアプリケーションはいまだに個別デバ

イス、例えば産業用通信などの機能を処理するオプションのフィールドバス専用ASICまたは FPGA（図 7 参照）を必要としています。ネットワークの仕様や機能要件が変

わると、多くの場合、PCB をいくつも作成してさまざまなプロトコルと機能をサポー

トせざるを得なくなり、プラットフォームごとに余分なソフトウェアの移植サイクル

が必要になります。そのため、ソリューションの総コストが大幅に上昇します。

その代わりに、FPGA を通信コプロセッサとして使用することもできます。通信サブ

システムを 1 つ設計し、いつでもネットワーク・プロトコルを変更することにより、

1 つのハードウェア・プラットフォームで複数の製品をサポートできます。主な MCUまたは DSP 制御機能、複数のプロセッサ、およびその他の IP とインタフェースを 1つの FPGA デザインに統合することによってさらに高い柔軟性を得ることができ、デ

バイスの実装面積が減少するため、スペースとコストを削減できます。

1 つのプラットフォームを多くの製品に利用できるようになると、開発に必要なハー

ドウェアが減り、ソフトウェアの移植マトリックスが簡素化されるため、製品を市場

に投入するまでの期間を数カ月以上短縮できる大きな利点が実現します。

性能の拡大どのような産業用制御システムでも、ホスト / プライマリの MCU、DSP、ASIC、ま

たは ASSP デバイスの処理機能が重要な部分です。性能がデザイン上の課題となって

いる場合は、図 8 に示すように FPGA が処理性能を拡大する以下の方法を提供します。

高性能の外部プロセッサを、FPGA内に搭載した1つ以上のエンベデッド・プロセッ

サとともに使用します。すべての処理機能を、SoC として使用する FPGA に統合

することもできます。

特定のプロセッサ命令を高速化するカスタム命令をプロセッサ・コードに合わせ

て追加します。浮動小数点命令がその代表的な例です。

図 7. フィールドバスから産業用イーサネットへのマイグレーション

I/O PWM

ASICProfibus SERCOS II

MCU DSP

I/O PWMMCU DSP

MCU FPGA

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

性能の拡大 Page 7

DSP ブロックなど、アプリケーション固有のハードウェアでデータ変換を高速化

します。

マルチコア･プロセッシング

柔軟なマルチコア・デザインでは、いくつかの実装方法を選択できます。一般に、産

業用組み込みデザインの設計者は、FPGA を I/O コンパニオン・チップまたは SoC と

して使用する非対称コプロセッシングに関心を持っています。非対称マルチプロセッ

シングとは、複数の機能を備える製品が主要機能ごとに専用のプロセッサを持つこと

ができることを意味します。これは、スマート・フォンなどの要求の厳しい今日のア

プリケーションに特に適しています。これまでの開発者は、PCB 上に複数のプロセッ

サを搭載してこのようなシステムを構築していました。現在では、図 9 に示すように、

1 つの FPGA の内部を分割して専用のプロセッシング・ブロックを設けることによっ

て実現できます。

図 8. FPGA の性能を拡大する方法

FPGA FPGA

�

� FPGA Nios II

I/O

�

CPU

� DSP

CPU CPU

CPU

CPU

HMI

CPU

FPGA

CPUCPU

DSP

図 9. 非対称マルチコアとして使用する FPGA およびコプロセッサとして使用する FPGA

CPU

FPGA

CPU

CPU

CPU

FPGA

CPU

CPU

I/OI/OI/OI/OI/OI/OI/OI/O

I/OI/OI/OI/O

I/OI/OI/OI/O

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

性能の拡大 Page 8

このような種類のアプリケーションの例として、それぞれの主要機能を実行するのに

プライマリの高性能プロセッサ（またはマルチ・プロセッサ）を必要とする高性能

サーボ・ドライブがあります。専用プロセッサはアプリケーション・コードを実行し、

通信プロセッサはフィールドバスかイーサネット・リンクを提供します。グラフィッ

ク・プロセッサや画像プロセッサは表示機能を提供します。その他、デジタル・モー

ター・エンコーダ、PWM 機能、電源制御などのカスタム・ロジックとインタフェー

スが含まれます。これらすべての機能を、コプロセッサとしての FPGA、または完全

な SoC としての FPGA に統合できます。

カスタム命令

プロセッサ・コードに合わせてカスタム命令を追加して、プロセッサの性能を拡大で

きます。この技法では、図 10 に示すように特定のプロセッサ命令を高速化します。

カスタム命令をエンベデッド・プロセッサ命令セットに追加することによって、ソフ

トウェア・アルゴリズムを高速処理できます。図 10 の例は、アルテラの Nios® II プ

ロセッサの論理演算ユニット（ALU）にカスタム命令ロジックを追加する方法を示し

ています。カスタム命令を使用すると、標準命令の複雑なシーケンスを、ハードウェ

アに実装する 1 つのインライン命令に削減できます。この機能は、さまざまなアプリ

ケーションに使用可能です。例えば、DSP のソフトウェア内部ループ、パケット・

ヘッダの処理、および計算を多用するアプリケーションを最適化できます。Quartus® IIソフトウェアは、最大 256 個のカスタム命令をサポートするコンフィギュレーション

GUI を Nios II プロセッサに提供します。図 10 の例では、64K バイトの CRC バッファ

を使用しています。このカスタム命令は、Nios II プロセッサがソフトウェアのみで動

作する場合の最大 27 倍まで CPU 性能を高速化できます。

Nios II プロセッサの単精度浮動小数点カスタム命令は、プロセッサの動作を高速化す

るもう 1 つのよい例です。これらの命令は、FPGA の除算、乗算、減算、および加算

機能の性能を大幅に高速化します。その他のプロセッサ・アーキテクチャも同様の原

理に基づいて動作します。カスタム命令によって実際に高速化される性能は、プロ

セッサとカスタム命令ごとに異なります。

f Nios II 浮動小数点カスタム命令の詳細は、Nios II 浮動小数点カスタム命令チュートリアルと Nios II カスタム命令ユーザー・ガイドを参照してください。

図 10. カスタム命令による性能向上

0

40

60

80

100

120

20

27<<>>

&

+-

A

B

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

陳腐化からの保護 Page 9

ハードウェア・アクセラレーション

カスタム命令のほか、DSP ブロック、ビデオ・ブロック、その他の IP などのハード

ウェア・アクセラレータを使用して、データのボトルネックを解消する手段もありま

す。図 11 は、データの同時（並行）コプロセッシングを使用して、カスタム命令の

みで稼働する同じ Nios II プロセッサ・システムを最大 530 倍高速化する仕組みを表

しています。データの同時コプロセッシング中は、プロセッサの中央処理装置（CPU）

がコプロセッサの起動と停止を行い、コプロセッサがデータをフェッチして結果を格

納します。同時に、CPU がアプリケーション・コードを実行します。これは、モー

ター制御やモーション制御のアプリケーションによく使用される DSP 関数などのブ

ロック・データ演算に最適です。

陳腐化からの保護FPGA はライフ・サイクルが長いため、製品が陳腐化するリスクを低減できます。ア

ルテラの FPGA のライフ・サイクルは、産業機器の長いライフ・サイクルに適してい

るため、図 12 に示すようにデバイスを一貫して供給できます。

図 11. ハードウェア・アクセラレータによるプロセッサのボトルネックの解消

CRC

CPU

0

5,000

1,000

1,500

2,000

2,500

530

27

図 12. 産業機器のライフ・サイクルに適したアルテラの FPGA

105-7

FPGA

15

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

Page 10 使い慣れたツール

ほとんどの MCU デバイス、DSP デバイス、ASSP デバイスのライフ・サイクルは、

FPGA よりはるかに短くなっています。これは、これらのデバイスのベンダーが成熟

したデバイスをアルテラより早く製造中止にすることが一般的であるからです。この

ような種類のデバイスは、短期間に大口顧客の特定アプリケーションの要求を満たす

ことを意図したものです。さらに、現在生産されている ASIC デバイスは 10 年以上の

ライフ・サイクルを持っていると考えられますが、その多くは寿命末期に近づいてい

ます。そのため、設計者は、FPGA などの別の長期的なオプションを検討せざるを得

なくなります。新しい ASIC のデザインは開発段階にありますが、多くの場合、進化

しつつある規格や時間が経つにつれて新しく要求される新機能と同じペースでこれ

らの製品を変更することは不可能です。

一方、FPGA は幅広いアプリケーションと市場で使用されており、大量生産を想定し

た特定のアプリケーションには依存していません。したがって、アルテラにとっては、

長期間にわたって FPGA を製造することが高い費用効果につながります。お客様は、

その他の多くの半導体コンポーネントも取り扱うサプライ・チェーンの安定性をうま

く管理できます。デザインに FPGA プラットフォームを使用する限り、いつでもデザ

インのアップデートと変更が可能です。また、MCU、DSP、ASSP、ASIC を新規設計

するより短い時間で、IP やポートのデザインを新しい FPGA ファミリに再利用するこ

とも可能です。

アルテラの FPGA は、製品の陳腐化によるコストを見込みながら複数の製品ラインの

商業性を長く保つのに役立ちます。

使い慣れたツールアルテラは、産業用組み込みデザインの設計者向けに、FPGA ハードウェアを補完し

てデザイン・フローを合理化する、高機能で使いやすい開発ツールを提供しています。

このツールには、Quartus II 開発ソフトウェア、MegaCore® IP ライブラリ、SOPC Builderシステム統合ツール、Eclipse ベースの Nios II エンベデッド・デザイン・スイートな

どがあります。

Quartus II 開発ソフトウェア

無料のウェブ・エディションまたはフル・ライセンス・バージョンを利用できる GUIベースの Quartus II ソフトウェアは、図 13 に示すように、システム・デザインおよび

タイミング・クロージャ手法、イン・システム検証、サードパーティ EDA ツールの

サポートなどのデザイン・フロー手法によって生産性と性能のニーズに対応します。

図 13. Quartus II のデザイン・フロー

Technology Map Viewer

RTL ViewerI/O

Chip Editor

®

FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法 2011 年 2 月

使い慣れたツール Page 11

Quartus II ソフトウェアは、さまざまなデザイン・エントリー手法、スクリプト作成、

インクリメンタル・コンパイル、システムレベルの統合、IP のパラメータ化、I/O ピ

ン解析、および合成オプションをサポートしてデザイン・フローを高速化します。ま

た、検証およびボード・レベルで、TimingQuest タイミング・アナライザ、消費電力

解析ツール、フロアプランニング Chip Planner、SignalTap® II ロジック・アナライザ、

RTL Viewer、およびサードパーティ検証ツールのサポートを提供します。

Quartus II ソフトウェアを使用したデザインは、次の簡単な 3 つの手順で容易に開始

できます。

1. 新しいプロジェクト・ウィザードを実行して、プロジェクト名、保存場所、トッ

プレベルのエンティティ、デザイン・ファイル、ターゲット・デバイス、および

オプションのサードパーティ EDA ツールを指定します。

2. デザインを完了し、タイミング解析と合成を実行してネットリストを構築します。

3. デザインをコンパイルして、デバイスのプログラミング・ファイルを生成します。

図 14 は、Quartus II のメインのアプリケーション・ウィンドウを示します。

MegaCore IP ライブラリ

アルテラとサードパーティ IP パートナーは、アルテラのデバイス用に最適化したコ

ンフィギュレーション可能な IP コアを豊富に取り揃えています。この IP は、アルテ

ラの Nios II エンベデッド・プロセッサ、DSP モジュール、ビデオ IP スイートなどの

コンポーネントのほか、メモリ・コントローラ、CAN、USB、イーサネットなどの広

く使用されている多くの標準インタフェースを含んでいます。このライセンス付き IP

図 14. Quartus II のメイン・アプリケーション・ウィンドウ

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

Page 12 使い慣れたツール

とライセンスなし IP は、Quartus II 開発ソフトウェアとともに提供され、インストー

ルされます。パートナーから提供される IP は、アルテラの Web サイトから直接申請

可能です。この IP はモジュール化され、再利用可能で使いやすく、SOPC Builder を

使用することで FPGA に容易にプログラムできます。SOPC Builder は、ユーザー独自

の IP とインタフェースの開発・使用もサポートします。

アルテラとパートナーはさらに、システム・デザイン上の一般的な問題に対する効率

的な解決方法を示すリファレンス・デザインを開発・提供しています。これらのリ

ファレンス・デザインは、アルテラの Web サイトから直接ダウンロードできるほか、

自動申請フォームをご利用になるか、パートナーの IP プロバイダーに直接お問い合

わせいただくこともできます。

1 アルテラの IPパートナーが提供するその他の産業用 IPについての詳細は、アルテラの

産業機器ソリューション・パートナーの Web サイトをご覧ください。

SOPC Builder

SOPC Builder は Quartus II ソフトウェアに搭載されており、従来の手動による統合方

法よりも短期間で完全な SoC デザインを生成できるようにする、強力なシステム統合

ツールです。SOPC Builder により、IP の作成が容易になり、IP コンポーネントの生成

とデザインへの統合を自動化します。このプロセスは、図 15 に示すように、HDL を

コーディングする代わりに使いやすい GUI で管理します。

SOPC Builder のコンフィギュレーション・ウィザードを使用して、IP コンポーネント

ごとに適切なコンフィギュレーション・オプションを選択します。コンフィギュレー

ションした IP は、図 15 に示すようにシステムのコンテンツに追加されます。その後、

SOPC Builder の GUI でオプションを変更するだけで、コンポーネントのベース・アド

レス、割り込みレベル、およびシステムのインタコネクトを変更できます。そのため、

柔軟かつ容易に FPGA システムを素早く変更、最適化、およびデザインできるように

なります。

図 15. SOPC Builder システム統合ツール

FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法 2011 年 2 月

結論 Page 13

標準 Eclipse ソフトウェア・ツール

一般的に、ある程度の制御処理が必要なシステム、特に SoC デザインにプロセッサを

組み込まなければならない場合に、エンベデッド・プロセッサが必要になります。ア

ルテラは、ソフトウェア・ツールに精通した設計者向けに、Eclipse ベースの Nios IIエンベデッド・デザイン・スイート、Nios II エンベデッド・プロセッサ、そして主要

ベンダーが提供する標準のオペレーティング・システム（OS）とリアルタイム・オペ

レーティング・システム（RTOS）のサポートを提供しています。

このような使い慣れた GUI ベースの開発ツールによって、ソフトウェア・チームはデ

ザイン・フローの中で重要な役割を果たします。ハードウェアおよびソフトウェア・

チームは、標準オペレーティング・システム、ボード・サポート・パッケージ（BSP）、およびアプリケーション・ソフトウェアに関する専門知識を利用して、アプリケー

ションを複数の MCU デバイスや DSP デバイスで実行するのではなく、1 つの FPGAプラットフォームで実行するように移植可能です。MCU や DSP のプログラミングに

関するこれまでのソフトウェアの専門知識を、アルテラの FPGA で使用できる Nios IIエンベデッド・プロセッサ（Eclipse ベースのツールを使用）、ARM® Cortex M1、Freescale™ ColdFire® V1 コアなどのエンベデッド・プロセッサのプログラミングに応

用できます。開発ツールのフローとオペレーティング・システム（Linux など）は、

ディスクリート・プロセッサのコード開発に使用するものとほぼ同じです。FPGA ベー

スのプロセッサは、Linuxや eCOSなどの広く普及しているオープンソースのオペレー

ティング・システムをサポートしているため、新しいアプリケーションや機能を生み

出している活発な開発者コミュニティから恩恵を得ることができます。これらの改良

と機能には、製品の開発とその製品寿命期間全体でのサポートに必要な、長期間にわ

たる労力を大幅に削減可能です。

その上、C コードはプロセッサ・アーキテクチャをまたいだ移植が可能です。例えば、

Eclipse 対応 Nios II ソフトウェア・ビルド・ツール（SBT）は、広く普及している

Eclipse フレームワークに基づく一連のプラグインと Eclipse C/C++ 開発ツールキット

（CDT）プラグインから構成されています。Eclipse 対応 Nios II SBT は、あらゆる NiosII プロセッサ・システムで動作する、一貫性のある開発プラットフォームを提供しま

す。これらの Eclipse ツールは、大規模ソフトウェア・アプリケーションやチーム・

ベース・ソフトウェア・デザインのソフトウェア生産性を向上させます。プログラム

の作成、編集、ビルド、実行、デバッグ、プロファイリングなど、すべての Nios II ソフトウェア開発作業を Eclipse で仕上げることができます。

f Nios II SBT についての詳細は、Nios II ソフトウェア開発ハンドブックまたはアルテラ

のトレーニング Web サイトを参照してください。

結論アルテラの FPGA は、絶えず変化する要件に産業用デザインを適用し、ソリューショ

ンの総コストを低減する柔軟性を提供します。単一の FPGA でデザインを 1 つのデバ

イスに容易に統合し、FPGA ベースのデザインをローカルでもリモートでも、いつで

も再プログラム可能です。このアプローチは、それぞれのプロトコル規格や追加機能

をサポートするのに必要なボード・デザインの数を最低限に抑えながら、進化しつつ

ある規格に合わせてデザインを変更する能力を最大化します。

アルテラの FPGA は並列信号処理に最適であるため、ハードウェア・アクセラレー

ションによる性能向上を必要とするシステムに活用可能です。FPGA の並列ハード

ウェアでは、コントローラや機能を追加しても性能が犠牲になることはありません。

デザインの中で、コプロセッサまたは SoC として使用する FPGA 上のエンベデッド・

プロセッサと IP ブロックによって性能を高速化できます。

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

Page 14 スタート・ガイド

ソフトウェア・チームは、標準オペレーティング・システム、ボード・サポート・

パッケージ（BSP）、およびアプリケーション・ソフトウェアに関する専門知識を利用

して、アプリケーションを複数の MCU デバイスや DSP デバイスで実行するのではな

く、1 つの FPGA プラットフォームで実行するように移植することも可能です。また、

C コードは、別のプロセッサ・アーキテクチャにも移植することができます。

単一の FPGA プラットフォームは多くの製品ラインをサポートでき、さらに迅速、そ

して費用効率が高く商業的に意味のあるソリューションを市場に展開可能な手法を

提供します。そして、Cyclone IV デバイスをはじめとする FPGA がもたらす統合力と

柔軟性の利点により、他のテクノロジーを使用するより速く製品を市場に投入できる

ため、産業用デザインの市場シェアを最大化し、ライフ・サイクルが延長されます。

スタート・ガイドFPGA を初めて使用し、FPGA ソフトコア・エンベデッド・プロセッサと開発ツール

についてお知りになりたい方には、図 16 に示す BeMicro SDK を活用いただくことを

お勧めします。このキットに関する詳細は、アルテラ Web サイトの BeMicro SDK を活用した、プロセッサを FPGA に搭載する 5 つの理由ページご覧ください。

図 17 に示す Cyclone IV E 産業用ネットワーキング・キット（INK）など、フル機能の

各種開発キットによりデザイン機能を拡張できます。産業用ネットワーキング・キッ

トについての詳細は、アルテラ Web サイトの産業用ネットワーキング・キットのペー

ジをご覧ください。

図 16. BeMicro SDK

図 17. アルテラ Cyclone IV E FPGA 搭載産業用ネットワーキング・キット

FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法 2011 年 2 月

詳細情報について Page 15

詳細情報について アルテラの産業機器ウェブサイト

http://www.altera.co.jp/end-markets/industrial/ind-index.html

ホワイト・ペーパー：産業用アプリケーションにおける、設計資産保有の総コストの削減http://www.altera.co.jp/literature/wp/wp-01122-tco-industrial_j.pdf

ホワイト・ペーパー：産業用イーサネットに対応する柔軟性の高いソリューションhttp://www.altera.co.jp/literature/wp/wp-01037_j.pdf

ホワイト・ペーパー：アルテラの FPGA で構築する、TÜV 認定機能安全システムhttp://www.altera.co.jp/literature/wp/wp-01123-functional-safety_j.pdf

ホワイト・ペーパー：Building an IP Surveillance Camera System with Low Cost FPGAshttp://www.altera.com/literature/wp/wp-01133-ip-camera.pdf

オンライン・セミナー：3 Reasons to Use FPGAs in Your Industrial Applicationshttp://www.altera.com/education/webcasts/all/wc-2011-use-fpgas-industrial-applications.html

ビデオ：3 Ways to Quickly Adapt to Changing Ethernet Protocolshttp://www.altera.com/education/webcasts/videos/videos-adapt-to-changing-ethernet-protocols.html

その他の産業関連ビデオとオンライン・セミナー

謝辞 Jason Chiang, Sr. Technical Marketing Manager, Altera Corporation

Stefano J. Zammattio, Product Manager, Altera Corporation

アルテラについてアルテラは、プログラマブル・ロジックのパイオニアとして、システム設計者が高い

費用効果で迅速に、技術革新、差別化を実現し、市場において成功を収める上で活用

できる革新的なテクノロジーを提供します。アルテラは、ファブレス・ビジネス・モ

デルによって、技術的に進歩した FPGA、CPLD、および HardCopy® ASIC の開発に注

力することができます。

アルテラの工業用グレードの FPGA をコプロセッサまたは SoC として使用すること

で、産業用アプリケーションに柔軟性がもたらされます。アルテラの FPGA は、多く

の産業用製品に対して高度に統合された単一のプラットフォームを提供するため、大

幅な開発期間の短縮とリスクの低減を実現できます。アルテラの FPGA は以下の利点

をもたらします。

ハード IP ブロック、エンベデッド・プロセッサ、トランシーバ、およびその他の

機能でデザインを統合することによるアプリケーション機能の向上と総コストの

削減

進化しつつある産業用イーサネット・プロトコルと絶えず変化するデザイン要件

をサポートする、フィールド上での再プログラム能力

エンベデッド・プロセッサ、カスタム命令、および DSP ブロックによる性能の拡大

2011 年 2 月 FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法

Page 16 アルテラについて

産業機器の長いライフ・サイクルをサポートする、陳腐化からの保護と将来の

FPGA ファミリへのマイグレーション・パス

使い慣れたツール、使い慣れた、強力かつ統合されたツールを使用して、デザイ

ンとソフトウェアの開発、IP 統合、およびデバッグを簡素化

FPGA で実現－産業用アプリケーションに柔軟性をもたらす 5 つの方法 2011 年 2 月