fund_proy_av1_jhong_haroldm_sergior(1)

AVANCE DE PROYECTO - Profesor: Javier Ferney Ardila Ochoa- Fecha de presentación: Enero 18 de 2015

UNIVERSIDAD INDUSTRIAL DE SANTANDER

ESCUELA DE INGENIERÍAS ELÉCTRICA, ELECTRÓNICA Y DE TELECOMUNICACIONES

Perfecta Combinación entre Energía e Intelecto


Escuela de Ingenierías Eléctrica, Electrónica y Telecomunicaciones - E³T

“Perfecta combinación entre energía e intelecto”

DISEÑO Y ANÁLISIS TEÓRICO DEL OTA.

A. Modelo Circuital OTA.

El modelo circuital que debe cumplir los objetivos de

características y especificaciones, fijadas a continuación, es el

mostrado en la Figura 1.

- |Ganancia total de amplificación| ≥ 70 [dB]

- Rango de excursión a la salida ≥ 2,5 [V]

- Rango de entrada en modo común ≥1,8 [V]

- 1≤ (𝑤 𝑙⁄ ) ≤100

- L= 1[μm] - Vov ≥ 0,2 [V]

Figura 1 Modelo Circuital OTA a Diseñar.

B. Análisis y diseño de un amplificador OTA: Se parte del

modelo circuital de la Figura 1. Asumiendo todos los

transistores mosfet en saturación como zona de operación,

para este modelo circuital se detalla el siguiente análisis

teórico:

Ganancia total del OTA:

A continuación, se define la ganancia total del modelo

circuital, en pequeña señal, de un amplificador mosfet por

etapas; Primera etapa en conexión con carga activa y segunda

etapa en conexión surtidor común:

𝐺𝑎𝑛𝑎𝑛𝑐𝑖𝑎 𝑃𝑟𝑖𝑚𝑒𝑟𝑎 𝐸𝑡𝑎𝑝𝑎: |𝐴𝑣1| = 𝑔𝑚2 (𝑅𝑜4 || 𝑅𝑜2) 𝐺𝑎𝑛𝑎𝑛𝑐𝑖𝑎 𝑆𝑒𝑔𝑢𝑛𝑑𝑎 𝐸𝑡𝑎𝑝𝑎: |𝐴𝑣2| = 𝑔𝑚7 (𝑅𝑜7 || 𝑅𝑜6)

𝐺𝑎𝑛𝑎𝑛𝑐𝑖𝑎 𝑇𝑜𝑡𝑎𝑙 𝑀𝑜𝑑𝑒𝑙𝑜 𝐶𝑖𝑟𝑐𝑢𝑖𝑡𝑎𝑙: 𝐴𝑣𝑇𝑀𝐶 = |𝐴𝑣1| ∗ |𝐴𝑣2|

𝐴𝑣𝑇𝑀𝐶 = ([𝑔𝑚2 (𝑅𝑜4 || 𝑅𝑜2)] ∗ [ 𝑔𝑚7 (𝑅𝑜7 || 𝑅𝑜6)] ) ≥ 70 [dB] (1)

Dónde:

- (gm2 y gm7): Son los parámetros de transconductacia de los

transistores Mosfet M2 y M7.

- (Ro4 || Ro2) y (Ro4 || Ro2): Son las resistencias vistas desde

el nodo de salida a tierra, por etapas, del modelo circuital,

Ahora se analiza, teóricamente; el parámetro de

transconductacia de los mosfet M2 y M7:

𝑔𝑚2 = √2 ∗ 𝐼𝐷2 ∗ 𝜇𝑝𝐶𝑜𝑥 ∗ (𝑤𝑙⁄ )

2 (2)

𝑔𝑚7 = √2 ∗ 𝐼𝐷7 ∗ 𝜇𝑛𝐶𝑜𝑥 ∗ (𝑤𝑙⁄ )

7 (3)

Dónde:

- (ID2 e ID7): Son las corrientes que fluyen de drenador a

surtidor en el los transistores mosfet M2 y M7

respectivamente.

- (𝑤𝑙⁄ )

2 𝑦 (𝑤

𝑙⁄ )7: Son los parámetros de construcción de los

transistores mosfet M2 y M7, l =largo del canal, w =ancho del

dispositivo.

DISEÑO Y SIMULACIÓN DE UN OTA

(OPERATIONAL TRANSCONDUCTANCE

AMPLIFIER) Fundamentos de Circuitos Analógicos (23414) Grupo (O2-O3)

Autores (Jhon Alexander Gómez Quintanilla, 2111550, [email protected]

Harold Hernando Monroy Buitrago, 2092425, [email protected]

Sergio Enrique Reyes Aparicio, 2100171, [email protected])

mailto:[email protected]










Ahora: Reemplazando (2) y (3) en (1), tomando 𝑅𝑜2,4,7,6 como 1

( λ𝑛,𝑝 ∗ 𝐼𝐷2,4,7,6)⁄ , e 𝐼𝐷2,4,7,6 en términos de Iref, se obtiene

la expresión para la ganancia total del modelo circuital.

|𝐴𝑣𝑇𝑀𝐶| =

√2 ∗ 𝜇𝑛𝐶𝑜𝑥 ∗ (𝑤𝑙⁄ )

7∗ √𝜇𝑝𝐶𝑜𝑥 ∗ (𝑤

𝑙⁄ )2

∗ (2

λn+ λp)

𝐼𝑟𝑒𝑓

|𝐴𝑣𝑇𝑀𝐶| ≥ 70 [𝑑𝐵] (4)

Potencia Consumida por el OTA: Potencia consumida

permitida (≤ 10[mW])

La potencia total consumida se toma como el producto entre la

suma de las corrientes que salen de VDD, ID6=ID5=ID8=Iref,

y el valor de este.

𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 = (ID6 + ID5 + ID8) ∗ 𝑉𝐷𝐷 Ahora, se asume simetría entre los transistores mosfet 𝑀1,2,

𝑀3,4 y 𝑀5,8,6, para afirmar la conexión, entre estos, como un

espejo de corriente, por lo tanto:

𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 = (3 ∗ 𝐼𝐵𝑖𝑎𝑠) ∗ 𝑉𝐷𝐷 = 𝑂, 42 [𝑚𝑊] (5)

Rango de excursión a la salida del OTA (DRout) y Rango

de entrada en modo común del OTA:

Se tiene: 𝑉𝑜𝑢𝑡𝑚𝑎𝑥 = 𝑉𝐷𝐷 − 𝑉𝑜𝑣6

𝑉𝑜𝑢𝑡𝑚𝑖𝑛 = 𝑉𝑜𝑣7

Dónde:

𝑉𝑜𝑣7 = √2 ∗ 𝐼𝑟𝑒𝑓 𝜇𝑛𝐶𝑜𝑥 (𝑤

𝑙)

7⁄

Por lo tanto se obtiene:

𝑅𝑉𝑜𝑢𝑡 = 𝑉𝐷𝐷 − 𝑉𝑜𝑣6 − 𝑉𝑜𝑣7 ≥ 2,5 [𝑉] (6.1)

Ahora se tiene: 𝑉𝑐𝑚𝑚𝑎𝑥 = 𝑉𝐷𝐷 − 𝑉𝑜𝑣5

𝑉𝑐𝑚𝑚𝑖𝑛 = 𝑉𝐺𝑆1 + 𝑉𝑜𝑣3

𝑅𝑉𝑐𝑚𝑜𝑢𝑡 = 𝑉𝐷𝐷 − 𝑉𝑜𝑣5 − (𝑉𝐺𝑆1 + 𝑉𝑜𝑣3) ≥ 1,8[𝑉] (6.2)

C. Cálculo de Características del OTA:

Cálculo de corriente Iref y Resistencia R1.

Se tiene simetría entre los transistores mosfet 𝑀1,2, 𝑀3,4 y

𝑀5,8,6, asumida anteriormente, luego entonces

ID6=ID5=ID8=Iref, por lo tanto, de (4) y trabajando en el

intervalo de potencia consumida permitida (≤ 10[mW]) se

obtiene:

- 𝐼𝑟𝑒𝑓 = 𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎

3∗𝑉𝐷𝐷=

0,402 [𝑚𝑊]

3∗(3,3[𝑉])= 40,61 [𝜇𝐴]

El valor de la resistencia R1 se halló de aplicar ley de ohm,

utilizando como valor del voltaje el nivel de tensión en la

compuerta de M8 y valor de corriente IBias= 40,61 𝜇𝐴.

- R1 = 2,2 𝑣

40,61 𝜇𝐴 = 54.65 [kΩ]

Cálculo de los parámetros (𝑤/𝑙)1,2, (𝑤/𝑙)3,4 (𝑤/𝑙)5,6,8

(𝑤/𝑙)7 de los transistores mosfet M1, M2, M3, M4, M5,

M6, M7, M8.

Ahora, imponiendo los valores para VovTipoN y VovTipoP

como 200 mV y 400 mV respectivamente, en los transistores,

se procede a calcular los valores para (𝑤/𝑙)1,2, (𝑤/𝑙)3,4

(𝑤/𝑙)5,6,8 (𝑤/𝑙)7 de la siguiente manera:

𝑉𝑜𝑣1,2 = VovTipoP = 400 mV → (w/l)3,4 = 𝐼𝑟𝑒𝑓

𝜇𝑛𝐶𝑜𝑥∗ 𝑉𝑜𝑣1,22 (7)

𝑉𝑜𝑣3,4 = VovTipoN = 200 mV → (w/l)3,4 = 𝐼𝑟𝑒𝑓

𝜇𝑛𝐶𝑜𝑥∗ 𝑉𝑜𝑣3,42 (8)

𝑉𝑜𝑣5,6,8 = VovTipoP = 400 mV → (w/l)3,4 = 𝐼𝑟𝑒𝑓

𝜇𝑛𝐶𝑜𝑥∗ 𝑉𝑜𝑣5,6,82 (9)

𝑉𝑜𝑣7 = VovTipoN = 200 mV → (w/l)3,4 = 𝐼𝑟𝑒𝑓

𝜇𝑛𝐶𝑜𝑥∗ 𝑉𝑜𝑣72 (10)

Dónde: 𝜇𝑛𝐶𝑜𝑥 = [114 𝜇𝐴/𝑉2] 𝜇𝑝𝐶𝑜𝑥 = [42 𝜇𝐴/𝑉2] Luego entonces, de (7), (8), (9) y de (10), se despejan los

valores para (w/l)1 y (w/l)2 respectivamente:

(w

l)

1,2=

𝐼𝑟𝑒𝑓

𝜇𝑝𝐶𝑜𝑥 ∗ 𝑉𝑜𝑣12 = (40,61 𝜇𝐴)

114𝜇𝐴

𝑉2∗ (400𝑚𝑉)2

≈ 6,043

(w

l)

3,4=

𝐼𝑟𝑒𝑓

𝜇𝑛𝐶𝑜𝑥 ∗ 𝑉𝑜𝑣22 = (40,61 𝜇𝐴)

42𝜇𝐴

𝑉2∗ (200𝑚𝑉)2

≈ 8,903

(w

l)

5,6,8=

2 ∗ 𝐼𝑟𝑒𝑓

𝜇𝑝𝐶𝑜𝑥 ∗ 𝑉𝑜𝑣12=

2 ∗ (40,61 𝜇𝐴)

114𝜇𝐴

𝑉2 ∗ (400𝑚𝑉)2≈ 12,086

(w

l)

7=

2 ∗ 𝐼𝑟𝑒𝑓

𝜇𝑛𝐶𝑜𝑥 ∗ 𝑉𝑜𝑣12 = 2 ∗ (40,61 𝜇𝐴)

42𝜇𝐴

𝑉2 ∗ (200𝑚𝑉)2≈ 17,811

Posteriormente se determinaron los valores individuales de las

relaciones (w

l)

1𝑦 (

w

l)

2, tomando como base el parámetro de

diseño establecido en los objetivos L= 1[μm]: (𝑤)1,2 = 6,043 = [μm] (𝑤)3,4 = 8,903 = [μm] (𝑤)5,6,8 = 12,086 = [μm] (𝑤)7 = 17,811 = [μm]

Cálculo del valor de ganancia total del OTA; Se parte de (4)

|𝐴𝑣𝑇𝑀𝐶| =

√2 ∗ 𝜇𝑛𝐶𝑜𝑥 ∗ (𝑤𝑙⁄ )

7∗ √𝜇𝑝𝐶𝑜𝑥 ∗ (𝑤

𝑙⁄ )2

∗ (2

λn+ λp)

𝐼𝑟𝑒𝑓

Dónde:

𝜇𝑛𝐶𝑜𝑥 = [114𝜇𝐴

𝑉2], 𝜇𝑝𝐶𝑜𝑥 = [42 𝜇𝐴/𝑉2]

𝐼𝑟𝑒𝑓 = 40,61 [𝜇𝐴] 𝜆𝑛 = 0,014 , 𝜆𝑝 = 0,0423

(𝑤

𝑙)

7= 17,811,

(𝑤

𝑙)

1,2= 6,043








Remplazando los valores, obtenidos anteriormente, en (4) se

obtiene como valor de ganancia total de amplificador:

|𝐴𝑣𝑇𝑀𝐶| = 15,774𝑘 [𝑉

𝑉] ≡ 83,96[𝑑𝐵] ≥ 70 [𝑑𝐵]

Cálculo de Rango de excursión a la salida del OTA

(DRout) y Rango de entrada en modo común (𝑅𝑉𝑐𝑚𝑜𝑢𝑡)

del OTA: De (6.1)

𝐷𝑅𝑜𝑢𝑡 = 𝑉𝐷𝐷 − 𝑉𝑜𝑣2 − 𝑉𝑜𝑣1 ≥ 1.2 [𝑉] 𝐷𝑅𝑜𝑢𝑡 = 3,3𝑉 − 400𝑚𝑉 − 200𝑚𝑉 ≥ 1.2 [𝑉]

𝐷𝑅𝑜𝑢𝑡 = 2,6 ≥ 2.5 [𝑉]

De (6.2)

𝑅𝑉𝑐𝑚𝑜𝑢𝑡 = 𝑉𝐷𝐷 − 𝑉𝑜𝑣5 − (𝑉𝐺𝑆1 + 𝑉𝑜𝑣3) ≥ 1,8[𝑉]

𝑅𝑉𝑐𝑚𝑜𝑢𝑡 = 3.3𝑉 − 400𝑚𝑉 − ((400𝑚𝑉 − 0.72𝑉) + 200𝑚𝑉)

𝑅𝑉𝑐𝑚𝑜𝑢𝑡 = 3.3𝑉 − 400𝑚𝑉 − ((−0.32) + 200𝑚𝑉) 𝑅𝑉𝑐𝑚𝑜𝑢𝑡 = 3.02𝑉 ≥ 1.8 [𝑉]

SIMULACIÓN Y ANÁLISIS DE RESULTADOS DEL

DISEÑO DEL OTA.

Después de un análisis teórico y una vez hallados los

paramentos que permiten cumplir, en su totalidad, los

objetivos del modelo circuital a diseñar, se procede a hacer la

respectiva simulación de este, con el software PS PICE, con

los parámetros del modelo de transistor mosfet, tipo N y tipo P

LEVEL 7, dados previamente por el docente del curso.

La descripción del modelo circuital usada en el simulador se

detalla a continuación: *Llamar modelos

.include 'modp.mod'

.include 'modn.mod'

*Dispositivos

M4 2 1 0 0 modn w=8.906u l=1u

M3 1 1 0 0 modn w=8.906u l=1u

M2 2 3 5 5 modp w=6.043u l=1u

M1 1 4 5 5 modp w=6.043u l=1u

M8 7 7 6 6 modp w=12.086u l=1u

M5 5 7 6 6 modp w=12.086u l=1u

M6 8 7 6 6 modp w=12.086u l=1u

M7 8 2 0 0 modn w=17.811u l=1u

L1 4 8 600k

c1 4 0 10

*Fuentes

Iref 7 0 DC 40.6u

Vdd 6 0 DC 3.3

Vin- 4 0 DC 0.63 AC -1

Vin+ 3 0 DC 0.63 AC 1

.OP

*.TRAN 0 0.1 0.000001

*.DC Vin- -0.8 0.8 0.0001

.AC dec 20 10 1000000000meg

*.PRINT AC VM (Vin+) VP (Vin+)

.PROBE

.END

A. Simulación Potencia Consumida por el OTA:



y el valor de este.

𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 = (ID6 + ID5 + ID8) ∗ 𝑉𝐷𝐷

Ahora, se asume simetría entre los transistores mosfet 𝑀1,2,


espejo de corriente, por lo tanto: 𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 = (3 ∗ 𝐼𝐵𝑖𝑎𝑠) ∗ 𝑉𝐷𝐷 ≤ 𝑂, 5 [𝑚𝑊]

En la gráfica 1. Se observa el valor de la potencia consumida

por el modelo circuital de la figura 1, por medio de la

simulación de este. Esta simulación arroja un valor muy

aproximado al valor obtenido anteriormente.

𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 𝑝𝑜𝑟 𝑆𝑖𝑚𝑢𝑙𝑎𝑐𝑖ó𝑛 = 414.934 [μW]

Gráfica 1 Simulación Potencia Total Consumida por el OTA.

B. Simulación de corriente Iref de Modelo Circuital

Amplificador Mosfet

Por medio de esta simulación se analiza la simetría entre los

transistores mosfet M5, M6 y M8, para afirmar la conexión,

entre estos, como un espejo de corriente, ID6=ID5=ID8=Iref.

En la gráfica 2 se puede apreciar el valor de las corrientes ID6,

ID5 y ID8 IBias, estos valores son 42.24 µA, 42.28 µA,

41µA. Estos valores tienen un error del 4,01%, 4,11% y

1.35% con respecto al valor de corriente, calculado

anteriormente, Iref= 40,61 µA; Por lo se puede afirmar la

conexión entre M5, M6 y M8 como un espejo de corriente.

4,1493E-04

0.000E+00

5.000E-08

0.001E-04

0.002E-04

0.002E-04

0.003E-04

0.003E-04

0.004E-04

0.004E-04

0.005E-04

0,000 0,020 0,040 0,060 0,080 0,100

Potencia Total Consumida [W] vs Tiempo

[Seg]








Gráfica 2 Simulación de las Corriente ID6 [A], ID7 [A] y ID8 [A]

.del OTA

C. Ganancia total del OTA:

En esta simulación se hizo un barrido en frecuencia (pequeña

señal), graficando el cociente entre el nivel de tensión de

entrada y el nivel de tensión de la salida. En la gráfica número

4 se observa la magnitud de esta ganancia.

Gráfica 3 Simulación de Barrido en Frecuencia para la Ganancia

[V/V] del OTA.

|𝐴𝑣𝑇𝑀𝐶| = 15.766𝑘 [𝑉

𝑉] ≡ 83,954[𝑑𝐵] ≥ 70 [𝑑𝐵]


[dB] del OTA.

En las gráficas 3 y 4 se puede observar el valor de Ganancia

[V/V] y [dB], del Modelo Circuital de Amplificador Mosfet

respectivamente. Este valor tiene un error del 0.051% con

respecto al valor de ganancia, calculado teóricamente,

|𝐴𝑣𝑇𝑀𝐶| = 15.774𝑘 [𝑉

𝑉] ≡ 83,959[𝑑𝐵]. A pesar de este error

porcentual se cumplen los objetivos planteados, una ganancia

superior a los 70 [dB] ≡ 3162.27, y se mejoran en 498.86%.

DISEÑO DEL MODELO CIRCUITAL DEL OTA POR

MEDIO DE MICROWIND

Para esta parte de la práctica se hace uso del software

MICROWIND, como herramienta de diseño de transistores

mosfet para poder realizar el diseño del modelo circuital del

Amplificador Mosfet, de los cuales se extraerá el modelo, del

mismo en modo SPICE netlist, para poder ser usado en el

esquema de la Figura 1.

Se selecciona un proceso de fabricación cuya longitud de

canal mínima es de 350 nm. Se diseñan los transistores tipo N

y tipo P, con los mínimos λ exigidos en las reglas de diseño

para transistores. El CHIP ha sido desarrollado en tecnología

IC Technology: CMOS 90nm, 6 Metal Copper - strained SiGe

– LowK, El layout del microcircuito se presenta completo en

la Figura 5.

4,1E-05

4,24E-05

4,28E-05

4,00E-05

4,05E-05

4,10E-05

4,15E-05

4,20E-05

4,25E-05

4,30E-05

4,35E-05

0,00E+00 2,00E-02 4,00E-02 6,00E-02 8,00E-02 1,00E-01

Corrientes ID6[A], ID5[A] y ID8 [A] Vs

Tiempo [Seg]

ID6 [A] ID5 [A] ID8[A]

15.766k

0

2000

4000

6000

8000

10000

12000

14000

16000

18000

1,00E+00 1,00E+02 1,00E+04 1,00E+06 1,00E+08

Ganancia Total del Modelo Circuital De

Amplificador Mosfet [V/V] Vs Frec [Hz]

83,955

-6,00E+01

-4,00E+01

-2,00E+01

0,00E+00

2,00E+01

4,00E+01

6,00E+01

8,00E+01

1,00E+02

1,0E+00 1,0E+02 1,0E+04 1,0E+06 1,0E+08 1,0E+10 1,0E+12 1,0E+14


Amplificador Mosfet [dB] Vs Frec [Hz]








Gráfica 5 LAYOUT del Microcircuito Amplificador OTA.

Es de gran importancia tener en cuenta el efecto de la fuente

de corriente Iref en la construcción del amplificador mosfet;

en el software Microwind, para esto, se creó una resistencia R

fijando el valor de esta corriente Iref. El valor de esta

resistencia R1 creada es de 54,65 [kΩ].

Una vez finalizado el diseño del amplificador mosfet se

procede a extraer, por medio de la plantilla SPICE netlist, los

parámetros las capacitancias parasitas que se presentan. Estas

se incluyen en la descripción del modelo circuital usada en el

simulador para analizar su efecto sobre este.

DescripciónOperacionalPost-

Layout_TipoP_Proyecto_Fundamentos_Circuitos_Analogicos

*Llamar modelos .include 'modp.mod'

.include 'modn.mod'

*Dispositivos M4 2 1 0 0 modn w=8.906u l=1u

M3 1 1 0 0 modn w=8.906u l=1u

M2 2 3 5 5 modp w=6.043u l=1u M1 1 4 5 5 modp w=6.043u l=1u

M8 7 7 6 6 modp w=12.086u l=1u

M5 5 7 6 6 modp w=12.086u l=1u M6 8 7 6 6 modp w=12.086u l=1u

M7 8 2 0 0 modn w=17.811u l=1u

*Capacitancias Parásitas c3 6 0 39.820f

c4 5 0 17.181f

c5 8 0 8.584f c6 2 0 7.493f

c8 1 0 7.311f

c9 7 0 7.850f c10 4 0 0.508f

c11 3 0 0.508f

*Fuentes Iref 7 0 DC 40.61u

Vdd 6 0 DC 3.3

Vin- 0 4 DC 80u AC 1 Vin+ 3 0 DC 80u AC 1

.OP

*.TRAN 0 0.1 0.000001 *.DC Vin- -0.8 0.8 0.0001

.AC dec 20 10 10000meg

*.PRINT AC VM (Vin+) VP (Vin+) .PROBE

.END

SIMULACIÓN Y ANÁLISIS POST-LAYOUT DEL

OTA.

El modelo circuital del OTA post-layout que incluye las

capacitancias parasitas, extraídas anteriormente, se presenta en

la figura 2.

Se procede a hacer la respectiva simulación de este, con el

software PS PICE, con los parámetros del modelo de transistor

mosfet, tipo N y tipo P LEVEL 7, dados previamente por el

docente del curso.

Figura 2 Modelo Circuital del OTA a Diseñar POST-LAYOUT.








B. Simulación Potencia Consumida por el OTA POST-

LAYOUT



y el valor de este.

𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 = (ID6 + ID5 + ID8) ∗ 𝑉𝐷𝐷 Ahora, se asume simetría entre los transistores mosfet 𝑀1,2,


espejo de corriente, por lo tanto: 𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 = (3 ∗ 𝐼𝐵𝑖𝑎𝑠) ∗ 𝑉𝐷𝐷 ≤ 𝑂, 5 [𝑚𝑊]

En la gráfica 6 Se observa el valor de la potencia consumida

por el modelo circuital del OTA POST-LAYOUT, por medio

de la simulación de este. Esta simulación arroja un valor muy

aproximado a los valores obtenidos anteriormente.

Presentando un error del 1,6% (Simulación Post-Layout)

(Simulación) y 0,42 % (Simulación) respecto al valor teórico

420 [μW]. 𝑃𝑜𝑡𝑒𝑛𝑐𝑖𝑎 𝑝𝑜𝑟 𝑆𝑖𝑚𝑢𝑙𝑎𝑐𝑖ó𝑛 𝑃𝑂𝑆𝑇 − 𝐿𝐴𝑌𝑂𝑈𝑇 = 413.193[μW]

Gráfica 6Simulación Potencia Total Consumida por el OTA POST-

LAYOUT.

C. Simulación de corriente Iref del OTA POST-LATOUT

Por medio de esta simulación se analiza la simetría entre los

transistores mosfet M5, M6 y M8, para afirmar la conexión,

entre estos, como un espejo de corriente, ID6=ID5=ID8=Iref.

En la gráfica 2 se puede apreciar el valor de las corrientes ID6,

ID5 y ID8 IBias, estos valores son 42.22 µA, 42.24 µA,

40,06 µA. Estos valores tienen un error del 3,85%, 4,01% y

1,35% con respecto al valor de corriente, calculado

anteriormente, Iref= 40,61 µA; y se puede apreciar un

decaimiento del 0.05%, 0.1% y 2.2 % en ID5, ID6 e ID7

respectivamente, con respecto a los valores obtenidos en la

simulación sin tener en cuenta las capacitancias parasitas Post-

Layout.

Gráfica 7 Simulación de las Corriente ID6 [A], ID7 [A] y ID8 [A]

del OTA.

C. Ganancia total del modelo circuital de Amplificador

Mosfet:

En esta simulación se hizo un barrido en frecuencia (pequeña

señal), graficando el cociente entre el nivel de tensión de

entrada y el nivel de tensión de la salida. En la gráfica número

8 se observa la magnitud de esta ganancia.


[V/V] del OTA POST-LAYOUT

|𝐴𝑣𝑇𝑀𝐶| = 15,753𝑘 [𝑉

𝑉] ≡ 83,947[𝑑𝐵] ≥ 70 [𝑑𝐵]

4,132E-04

0.000E+00

5.000E-08

0.001E-04

0.002E-04

0.002E-04

0.003E-04

0.003E-04

0.004E-04

0.004E-04

0.005E-04

0,00E+00 2,00E-02 4,00E-02 6,00E-02 8,00E-02 1,00E-01

Potencia Total Consumida [W] vs Tiempo

[Seg]

4,24E-05

4,22E-05

4,06E-05

4,03E-05

4,08E-05

4,13E-05

4,18E-05

4,23E-05

4,28E-05

0,00E+00 2,00E-02 4,00E-02 6,00E-02 8,00E-02 1,00E-01

Corrientes ID6[A], ID5[A] y ID8 [A] Vs

Tiempo [Seg]

ID5 [A] ID8 [A] ID6 [A]

15.753k

0.000E+00

2.000E+00

4.000E+00

6.000E+00

8.000E+00

0.001E+04

0.001E+04

0.001E+04

0.002E+04

0.002E+04

1,00E+00 1,00E+02 1,00E+04 1,00E+06 1,00E+08 1,00E+10


Amplificador Mosfet [V/V] Vs Frec [Hz]









[dB] del OTA POST-LAYOUT.

En las gráficas 8 y 9 se puede observar el valor de Ganancia

[V/V] y [dB], del Modelo Circuital del OTA post-layout

respectivamente. Estos valores tienen un error del 0.17% con

respecto al valor de ganancia, calculado teóricamente,

|𝐴𝑣𝑇𝑀𝐶| = 15.774𝑘 [𝑉

𝑉] ≡ 83,958[𝑑𝐵], a su vez puede apreciar

un decaimiento del 0.12%, en la ganancia total con respecto a

los valores obtenidos en la simulación sin tener en cuenta las

capacitancias parasitas Post-Layout.

CONCLUSIONES DE AVANCE

Con la finalización de este avance y su respectivo el análisis

teórico y por simulación, se cumplen satisfactoriamente los

parámetros y especificaciones de diseño planteados al inicio

de este, Ganancia total teórica ≥ 70 [𝑑𝐵] , Potencia

consumida teórica de ≥ 0.1 mW, Rango de excursión a la

salida de ≥ 2.5 [𝑉] y Rango de entrada en modo común ≥1.8 [𝑉. ] En términos de la ganancia del circuito amplificador

se observó y comprobó una fuerte dependencia de la fuente de

corriente Iref, ancho y la longitud de canal; a su vez se puede

ver el requerimiento de una entrada de señal de DC del orden

de los mV para evidenciar un incremento en la amplitud de la

salida, lo que implica una mayor ganancia. Se obtuvo una

ganancia teórica de 15,774𝑘 V/V, este valor cumple en su

totalidad, sobrepasando en un 498.86%, con el objetivo

planteado al inicio de la práctica, Ganancia total mínima de

70 dB = 3162.27 (V/V). En términos de la potencia total

consumida por el modelo circuital, se observó, igualmente,

una fuerte dependencia de la fuente de corriente Iref, ancho y

longitud de canal. Se obtuvo una potencia total consumida

teórica de 0.42 mW, este valor cumple en su totalidad,

sobrepasando en un 420% el valor mínimo de potencia

consumida planteado al inicio de la práctica.

En términos del rango de excursión a la salida del modelo

circuital, se obtuvo valor de 2.6 (V), este valor cumple en su

totalidad, superando en un 4% el valor mínimo permitido

planteado al inicio de la práctica, rango de excursión a la

salida mayor a 2.5 V. En términos del rango de entrada en

modo común del modelo circuital, se obtuvo valor de 3 (V),

este valor cumple en su totalidad, superando en un 43% el

valor mínimo permitido planteado al inicio de la práctica,

rango de entrada en modo común superior a 1.8 (V)

En la simulación del circuito se obtuvo una ganancia de

15.766k (V/V) = 83.959 dB, la cual supera en un 496.79% al

objetivo planteado de 70 dB= 3162(V/V). Además se obtuvo

una potencia consumida de 0.414934 mW, disminuyendo en

un 17.01% el parámetro de diseño establecido para el circuito

de 0.5 mW y a su vez se supera en un 414% el valor mínimo

permitido planteado al inicio de la práctica, ≥ 0.1 mW.

Posterior a la simulación en PSpice, se diseñó el circuito en

Microwind y de este se extrajeron las capacitancias intrínsecas

del circuito. Se realizó una simulación POST-LAYOUT y se

obtuvo una ganancia de 17.754k (V/V) = 83.949 dB. Del

mismo modo se obtuvo una potencia consumida de 0.413193

disminuyendo en un 17.36% el parámetro de diseño de 0.5

mW, superando el valor mínimo, en un 412% establecido al

inicio de la práctica≥ 0.1 mW.

Los anteriores resultando se evidencian en la siguiente tabla.

Tabla 1. Resumen de Resultados Obtenidos, Teórico, Simulación y

Simulación POST – LAYOU, en el Diseño e implementación del

OTA.

REFERENCIAS

- Introducción a PSPICE, J. Nilson y S. Riedel, Addison-

Wesley Iberoamericana, 1994.

- Design of Analog CMOS Integrated Circuits. Intern.

Ed., Mcgraw-Hill. Behzad Razavi.

- Circuitos Microelectrónicas. 5ta ed. Oxford University

Press 2004. Sedra, A & Smith, K.

83.947

-60

-40

-20

0

20

40

60

80

100

1,00E+00 1,00E+03 1,00E+06 1,00E+09 1,00E+12


Amplificador Mosfet [dB] Vs Frec [Hz]

Parametro de Diseño Expresión Base Valor Teórico de Diseño

Rango de Excursion a la Salida [V] ≥ 2.5 [V] 2.6 [V]

Rango de Entrada en Modo Común [V] ≥ 1.8 [V] 3[V]

(w/l)1,2 1≤ (W/l) ≤ 100 6.043

(w/l)3,4 1≤ (W/l) ≤ 100 8.903

(w/l)5,6,8 1≤ (W/l) ≤ 100 12.086

(w/l)7 1≤ (W/l) ≤ 100 17.811

Vovn [V] 0.2 [V] 200 [mV]

Vovp [V] 0.2 [V] 400[mV]

Ganancia (V/V) Ganancia (dB) Potencia Consumida (mW)

Análisis Teórico 15774 83.959 0.4200

Simulación 15766 83.954 0.4149

Simulación POST-LAYOUT 15754 83.948 0.4132

fund_proy_av1_jhong_haroldm_sergior(1)

Documents