～回路エンジニアによるフロアプランニングの提案～eco（engineering change...

ECOECO（（Engineering Change Order)Engineering Change Order)を減らしてを減らしてecoeco

～回路エンジニアによるフロアプランニングの提案～～回路エンジニアによるフロアプランニングの提案～

２００９年６月

サイバネットシステム株式会社 PCBソリューション部

柳明男

[email protected]

© 2006 CYBERNET SYSTEMS CO.,LTD. All Rights Reserved.2

トピックストピックス

ハイスピードデザインに於ける問題点

OrCAD SI Board Planner

PDN (Power Distribution Network)

PDN Designer






PDN Designer


ハイスピードデザインのトレンドハイスピードデザインのトレンド

マルチギガビット・データ転送の遷移

– SATA 3.0 – 6 Gbps (2008)– HyperTransport 3.1 – 6.4 Gbps (2008)– PCI Express 3.0 – 8 Gbps (2009)

PCI 2.166 MHz

PCI 2.033 MHz

PCI-X 1.0133 MHz

PCI-X 2.0266 MHz

PCIe2.5 Gbps

PCIe 2.05 Gbps

PCIe 3.08 Gbps

SDRAM100 MHz

SDRAM66 MHz

DDR200 MHz

DDR400 MHz

DDR2600 MHz

DDR3800 MHz

DDR31.6 GHz

高速化によるPDN不安定要素

– SDRAM runs at 3.3 V– DDR runs at 2.5 V– DDR2 runs at 1.8 V– DDR3 runs at 1.5V


デザインへのチャレンジデザインへのチャレンジ

進化する周波数帯域（バンド幅）とスピードの要求はPCBのＧＨｚインターフェイスに大きな影響をもたらします。

– シミュレーションとPCBへのインプリメンテーションは

チャレンジと言えるでしょう。

ネットに対するコンストレイントの数は増え続けています。

– システムカンパニーは新しいデバイスを組み込むために多くの時間を費やすことになります。

設計複雑性製

品出

荷ま

での

時間製品出荷までの時間（工数）

は増えるばかりです。


５０ＭＨｚボード上の動作周波数

トラブル数

・ノイズ問題

・タイミング問題が急速に顕在化！

アナログ的な振る舞いが顕著放射ノイズも増加設計マージンは数ｎｓ以下に

High SpeedBoard 設計

ハイスピードデザイン於ける問題の顕在化ハイスピードデザイン於ける問題の顕在化


シグナルインテグリティに伴う現象シグナルインテグリティに伴う現象

シグナルインテグリティとは、ドライバ、レシーバ間の信号の整合性を保ちシステムのタイミングを保証することです。

信号波形を乱す主な現象は下記に分類されます。

信号の遷移時間が遅い場合

信号の遷移時間が速い場合

インピーダンスマッチング反射（リンギング）クロストーク電源・グラウンドバウンス

© 2006 CYBERNET SYSTEMS CO.,LTD. All Rights Reserved.

インピーダンスのミスマッチインピーダンスのミスマッチ

ドライバ、レシーバには内部インピーダンスZd,Zrがあり、配線されたパターンが層間に跨り配線されていたと仮定すると、線路インピーダンスZoは配線層、配線幅、Viaにより異なって来ます。このようなインピーダンスの不整合により信号が乱されたり（リンギング）反射が起こります。一般的にはインピーダンス整合をとるため、ダンピング抵抗等のターミネータを線路（回路）に挿入します。

Z0 = 93 ΩZ0 = 62 Ω

Z0 = 93 Ω

Zd = 50 Ω Zr = 75 Ω

配線トポロジーのイメージ配線トポロジーのイメージ PCB断面のイメージPCB断面のイメージ

配線パターンドライバ

レシーバ


デザインフローに於ける問題点デザインフローに於ける問題点

配置配線後の解析のみでは設計工数および期間を増大させてしまいます。解析ツールはレイアウトツールと密接にインテグレートされている必要があります（さらに設計工数および期間を短縮できます）PIの解析は単純なSI解析よりも重要です。

設計仕様決定設計仕様決定 PCBレイアウトPCBレイアウト SI/PI 解析SI/PI 解析回路図入力回路図入力製造プロセス製造プロセス

旧プロセス

試行錯誤の繰り返し

SI解析／設計ルールコンストレイント決定


設計仕様決定設計仕様決定 PCBレイアウトPCBレイアウト SI/PI 検証SI/PI 検証回路図入力回路図入力製造プロセス製造プロセスフロアプランフロアプラン

SI/PI 解析SI/PI 解析・分かっている電気的仕様を物理的

ルールに置き換え規定します。・フロアプラン初期段階から解析を実行

し、動作を保証します。

新プロセス 50%

PDN解析PDN解析

EMIEMISISI PIPI 熱熱


最も重要な設計プロセス

最も重要な設計プロセス

コストコスト改善機会改善機会

フロントローディングによる工数削減フロントローディングによる工数削減




SI/PI 解析SI/PI 解析

• 期間

• 工数

PDN解析PDN解析






PDN Designer


OrCADOrCAD SSI Board PlannerI Board Planner 概要概要

ハイスピードの問題から起こるPCB設計の繰り返し（設計変更）を回避したいユーザー向けのエントリーレベルの伝送線路解析検討ツールです。

プリポストレイアウトに於けるクリティカルネットのwhat-if 解析およびデバッグを行います。

OrCAD Signal Explorer とOrCAD PCB Editorがインテグレートされています。

増大するハイスピードへのチャレンジをサポートする拡張性を持っています（ハイエンドツールと同等の解析エンジンを搭載しています）。

– Allegroファミリー上位ツールグレードアップ

– バージョンアップに対応


OrCADOrCADを使用したを使用したSISIソリューションソリューション11

OrCAD Capture とOrCAD SI Board Plannerを使用した例をご紹介します（回路図設計時にSI解析を実行する場合）。




基本プロセス

OrCADデザインフロー

設計仕様書

回路設計ネットリストクリティカル配線のトポロジー抽出と検証

配線ルール入力


OrCADOrCADを使用したを使用したSISIソリューションソリューション22

OrCAD Capture とOrCAD SI Board Plannerを使用した例をご紹介します（フロアプラン時にSI解析を実行する場合）。




基本プロセス

OrCADデザインフロー

設計仕様書

回路設計ネットリストクリティカル配線のトポロジー抽出と検証

配線ルール入力






PDN Designer


PDN (Power Distribution Network)PDN (Power Distribution Network)

PCBのパワー、グランドプレーンのインダクタンス成分により、デバイスの電源・グランドピン間に電圧変動が起こり、デバイスの安定動作を妨げます

その変動をΔVとした場合、年々動作電圧の低下や消費電流の増大のため、そのマージンは減少傾向にあり、動作を保証する設計は難しさを増しています。

ΔV G

P

VRM Bulk Cap DeCap IC

PDSコンポーネントのイメージPower Supply Noise 回路イメージ

ΔV＝I×R + L×di/dt

消費電力クロックスピード


背景：電力分散ネットワーク背景：電力分散ネットワーク

電源の供給源(VRM)、電源プレーン、デカップリングコンデンサ、PKG、Chip内部電圧供給源という電源を供給するまでの一連の経路。

PDN設計の最終的なゴールは、時間領域での電圧変動をあらかじめ

定められた最大値以内に抑えること。

PDNの時間軸での評価/検討が難しい為、電圧供給源の電源/GND間のインピーダンスを周波数領域で解析し、インピーダンス許容値以下に抑えることで、時間領域の電圧変動の最適化を図る。

時間[s]

VCC[V]

時間[s]

インピーダンス低減後Failed


PDNPDNの解析コンポーネントの解析コンポーネント

電源プレーン電源プレーンモデルモデル

Chip/Chip/PKGPKG電源モデル電源モデル

どのような容量のコンデンサ？

実装個数は？

層構成？

プレーン形状？

電圧値・ノイズ許容値・電流値

ＰＫＧやＣｈｉｐの寄生成分

デカップリングコンデンサモデル






PDN Designer


デザインフローに於ける問題点デザインフローに於ける問題点

配置配線後の解析のみでは設計工数および期間を増大させてしまいます。解析ツールはレイアウトツールと密接にインテグレートされている必要があります（さらに設計工数および期間を短縮できます）PIの解析は単純なSI解析よりも重要です。

設計仕様決定設計仕様決定 PCBレイアウトPCBレイアウト SI/PI 解析SI/PI 解析回路図入力回路図入力製造プロセス製造プロセス

旧プロセス

試行錯誤の繰り返し




SI/PI 解析SI/PI 解析・分かっている電気的仕様を物理的

ルールに置き換え規定します。・フロアプラン初期段階から解析を実行

し、動作を保証します。

新プロセス 50%

PDN解析PDN解析

EMIEMISISI PIPI 熱熱


PDN Designer PDN Designer ののツールコンセプトツールコンセプト

1. Pre-Layout(レイアウトデータ無し)で使用出来ること

– 簡易形状の基板モデルを採用することで、レイアウト設計前に基板の影響を考慮した解析が可能

2. 回路設計者がストレス無く使えるツールであること

– SPICEの記述を不要

– レイアウト設計ツールを扱うような操作は不要

3. 短時間で解析結果が得られること

– 本ツール専用の高速SPICEエンジンを独自開発

– 時間のかかる基板モデルをテーブルモデルに変換

1回の解析に要する時間は平均1秒以内

4. 電源ノイズ解析の専門知識が無くても最適解が得られること

– 自動最適化アルゴリズムを搭載

5. プロジェクト関係者の情報伝達が容易であること

– 解析結果や解析に使用した情報を自動的にドキュメント化

– 変換後のドキュメントはHTMLなどのOpenフォーマットで出力


PDN Designer PDN Designer 解析概要解析概要

簡易電源プレーン

モデル

簡易簡易電源プレーン電源プレーン

モデルモデル

Chip/PKG電源モデル

Chip/Chip/PKGPKG電源モデル電源モデル

デカップリングコンデンサモデル

デカップリングデカップリングコンデンサコンデンサモデルモデル

ターゲットインピーダンス

Chipの電源SPEC

ターゲットターゲットインピーダンスインピーダンス

Chipの電源SPEC

入力データ入力データ

解析結果解析結果


コンデンサ自動選択機能コンデンサ自動選択機能

コンデンサ数を変更ターゲットインピーダンス

ChipのSPECを満足するようなインピーダンスになるようにコンデンサの個数と種類を自動的に選定する機能である

個数容量値 ESR ESL

5 0.00047uF 60mΩ 2nH

5 0.1uiF 30mΩ 2nH

個数容量値 ESR ESL

4 0.1uF 60mΩ 2nH

2 0.01uF 30mΩ 2nH

1 0.001uF 10mΩ 2nH

6 0.00047uF 10mΩ 2nH


PCBPCB解析ツールとの比較解析ツールとの比較11

0.01

0.1

1

10

1 10 100 1000

PDN Designer

PIStream

0.01

0.1

1

10

1 10 100 1000

PDN Designer

PIStream

IC: 30mmIC: 30mm画画 8484ピンピン

VCC/GNDVCC/GNDプレーン：プレーン：10cm10cm××10cm10cm

PDN Designer PDN Designer v.sv.s. . PIStreamPIStream

パスコン中央配置パスコン中央配置パスコン中央配置


PCBPCB解析解析ツールとの比較ツールとの比較22

0.01

0.1

1

10

100

1 10 100 1000

PDN Designer

PIStream

0.01

0.1

1

10

100

1 10 100 1000

PDN Designer

PIStream

IC: 30mmIC: 30mm画画 8484ピンピン

VCC/GNDVCC/GNDプレーン：プレーン：10cm10cm××10cm10cm

PDN Designer PDN Designer v.sv.s. . PIStreamPIStream

パスコン外周配置パスコン外周配置パスコン外周配置


PCBPCB解析解析ツールとの比較ツールとの比較33

0.001

0.01

0.1

1

10

100

1.00E+06 1.00E+07 1.00E+08 1.00E+09

Freqency[Hz]

Impe

dance[O

hm]

Center

Original

0.001

0.01

0.1

1

10

100

1.00E+06 1.00E+07 1.00E+08 1.00E+09

Freqency[Hz]

Impe

dance[O

hm]

Center

Original

異形状プレーンでの比較異形状プレーンでの比較

パスコン位置により変化大パスコン位置により変化大

理想配置ではほぼ一致理想配置ではほぼ一致

10cm10cm

5cm5cm

ICIC励振源励振源

PIStreamPIStream結果結果

パスコンをバラパスコンをバラけてけて配置配置

パスコンを励振源付近に配置パスコンを励振源付近に配置

PDN Designer PDN Designer 結果結果

プレーン抵抗分を追加プレーン抵抗分を追加PIStreamPIStream結果結果

テスト基板テスト基板


VCCピン

コンデンサごとの実装位置ルールコンデンサごとの実装位置ルール

電源ピンよりXXmm以内Lmnt=XXnH



実装範囲をLmntにて規定する


LmntLmntの効果測定の効果測定

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1.8

2

0 5 10 15 20

電源ピンからの距離[mm]

寄生

イン

ダク

タ[n

H]

Lmnt h=200um

Lmnt h=400um

Lmnt h=600um

Lmnt h=800um

Lmnt h=1000um

実装位置とプレーン間距離による実装位置とプレーン間距離によるLmntLmnt変動変動

プレーン間距離


電源プレーンの大きさの違いによる電源プレーンの大きさの違いによる比較比較

電源プレーンが大きくなると数百電源プレーンが大きくなると数百MHzMHzの範囲にピークが移動の範囲にピークが移動


ChipChipモデルの違いモデルの違いによる影響による影響

ChipChipのモデルを付加することにのモデルを付加することに

より、高周波の部分にピークがより、高周波の部分にピークができる。できる。

ChipChipのインピーダンスが高い場合のインピーダンスが高い場合

プレーンの影響はほとんど無くなプレーンの影響はほとんど無くなる。る。


実測との比較実測との比較 TEGTEGボード形状ボード形状

150mm

30mm50mm

20mm

10mm

400um

400um

35um


解析結果解析結果((プレーンインピーダンスプレーンインピーダンス))

0.01

0.1

1

10

100

1000

10000

1 10 100 1000

150mm：実測

150mm：sim

50mm：実測

50mm：sim

30mm：実測

30mm：sim

20mm：実測

20mm：sim

10mm：実測

10mm：sim


OrCADOrCADを使用したを使用したPIPIソリューションソリューション

パスコンの種類および数の見積もり

パスコンの種類および数の見積もり


基本プロセス基本プロセス

OrCADOrCADデザインフローデザインフロー

設計仕様書

（有り無しのケースあり）

回路設計ネットリスト PCB フロアプラン

設計

パスコン配置

PDN DesignerPDN Designer

PI 解析/PI Stream

パスコンの検討原因：回路？PCB?

パスコンの検討原因：回路？PCB?


レイアウト前、レイアウト前、SISI・・PDNPDNデザインの効果デザインの効果

回路設計者

PCB設計者

• 電源プレーンの作成条件－サイズ－形状－層構成

• パスコン配置条件－種類－個数－効果的な配置位置

工数大幅減！工数大幅減！工数大幅減！

• 配線パターンの作成条件－配線長－インピーダンス（配線幅）－層構成


プライベートセミナーのご案内プライベートセミナーのご案内

サイバネットシステム東京本社（秋葉原）にて開催します詳細はお手元のご案内をご覧下さい

★PCB設計段階で経験に頼らず製造性品質を意識した設計をおこない、歩留まり向上を実現した

実際の運用事例や製品についてのご紹介

★ Missouri大学のDr. Jun Fan先生より、ハイスピードPCB におけるPDN設計の最新技術情報についての

ご講演と、回路設計者・基板設計者が活用できるソリューションやその利用のノウハウなどについてご紹介

～回路エンジニアによるフロアプランニングの提案～eco（engineering change...

Documents