ilc 衝突点モニター用ピクセル検出器読み出し回路の設計開発

ILCILC衝突点モニター用衝突点モニター用ピクセル検出器読み出し回路の設計開発ピクセル検出器読み出し回路の設計開発

東北大学大学院　理学研究科　ニュートリノ科学研究センター修士２年　横山　康博

目次目次

1. ILC実験計画2.本研究の目的3. Pair Monitorの読み出し回路設計4. 回路シミュレーションを用いた評価試験

5.チップ製作6. 試作チップの評価試験7. まとめ8.今後について

１．ＩＬＣ実験計画１．ＩＬＣ実験計画ILC （ International Linear Collider ）：

TeV 領域の重心エネルギーを持つ電子・

陽電子衝突型加速器

対象とする物理Higgs 粒子、超対称性粒子の探索、トップクォークの精密測定など

１．ＩＬＣ実験計画１．ＩＬＣ実験計画ILCILCのビームのビーム

σzσx

σy σy=5.7nm

σz=300μm

σx=655nm

衝突点付近のビームサイズ

ビーム構造

１．ＩＬＣ実験計画１．ＩＬＣ実験計画

Pair MonitorPair Monitor

Pair Monitor とは・・・　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　衝突点付近のビームサイズを調べるためのビームプロファイルモニタ

３ D シリコンピクセル検出器　　　　　　　　　　　　　　　　　　＋　読み出し回路

Pair Monitor

400cm



電子陽電子ビームの衝突･

e+e- ペアが対生成

同電荷を持つビームにより散乱

Pair Monitor に衝突



Pair Monitor

衝突した粒子の空間的な分布を調べる

ビームサイズを割り出すことができる。

目次目次

1. ILC実験計画

2.本研究の目的3. Pair Monitorの読み出し回路設計4. 回路シミュレーションを用いた評価試験


２．本研究の目的２．本研究の目的

ILC のビーム構造より要求される性能を満足する Pair Monitor の読み出し回路を開発すること。

２．本研究の目的２．本研究の目的

GLCGLCからから ILCILCへへ

GLC ILC

ビーム加速方式常電導超伝導バンチ／トレイン 192 2820

トレイン／秒 150Hz 5Hz

バンチ間隔 1.4ns 307.7ns

トレイン長 269ns 0.868ms

トレイン間隔 6.6ms 200ms

ビーム加速方式・パラメータの変更

ILC に最適化された回路設計の要請

２．本研究の目的２．本研究の目的読み出し回路に読み出し回路に要求される性能要求される性能・ 868μs のトレインを 16 分割し、それぞれの分割された時間におけるヒット数を記録・保持できる

・約 300ns の時間分解能を持つ

・トレインギャップでヒット数を読み出し、リアルタイムで加速器のオペレーションにフィードバックできる

目次目次

1. ILC実験計画2.本研究の目的

3. Pair Monitorの読み出し回路設計

4. 回路シミュレーションを用いた評価試験5.チップ製作6. 試作チップの評価試験7. まとめ8.今後について

読み出し回路の開発読み出し回路の開発３．３． Pair MonitorPair Monitor の読み出し回路設計の読み出し回路設計

池田博一教授（ JAXA ）の協力を得て行う。

回路のシミュレーションを行い、検証及びフィードバックをして設計を確定した。

読み出し回路概観読み出し回路概観３．３． Pair MonitorPair Monitor の読み出し回路設計の読み出し回路設計

Glue 回路：　　　　　　　　　　　　　　　　　　　　ピクセルを結合し、集積回路としてまとまった動作をさせるために必要な周辺回路

ピクセル回路：　　　　　　　　　　　　　　　　　　　　 6×6 のアレイ構造。　　　　　　　　　　　　　　　 3D シリコンピクセル検出器にバンプボンドされる。

4mm

4mm

ピクセル回路ピクセル回路３．３． Pair MonitorPair Monitor の読み出し回路設計の読み出し回路設計

CELLA

CELLAアナログ回路部＋ディジタル回路部

ピクセル：　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

アナログ回路部

ディジタル回路部

アナログ回路部アナログ回路部３．３． Pair MonitorPair Monitor の読み出し回路設計の読み出し回路設計

CELLA

CELLA

検出器から入ってくる信号を・・・検出器から入ってくる信号を・・・

① 前置増幅回路サブブロックで増幅

② 差動増幅回路サブブロックで増幅

③ コンパレータ回路サブブロックでディジタル化


CELLA

CELLA

検出器からの入力信号


CELLA

CELLA

検出器から入ってくる信号を・・・

①①前置増幅回路サブブロックで増幅前置増幅回路サブブロックで増幅




CELLA

CELLA

前置増幅回路サブブロック

からの出力信号


CELLA

CELLA



②②差動増幅回路サブブロックで増幅差動増幅回路サブブロックで増幅



CELLA

CELLA

差動増幅回路サブブロック



CELLA

CELLA




③③コンパレータ回路サブブロックでディジタコンパレータ回路サブブロックでディジタル化ル化


CELLA

CELLA

コンパレータ回路サブブロック


ディジタル　　回路部へ

ディジタル回路部ディジタル回路部３．３． Pair MonitorPair Monitor の読み出し回路設計の読み出し回路設計

CELLA

CELLA

アナログ回路部でディジタル化された信号を・・・

①①カウンタ回路で計数カウンタ回路で計数

② レジスタ回路に記録・保持


CELLA

CELLA

アナログ回路部でディジタル化された信号を・・・

① カウンタ回路で計数

②②レジスタ回路に記録・保持レジスタ回路に記録・保持


計 16 のラッチ回路

信号の入力から読み出しまで信号の入力から読み出しまで３．３． Pair MonitorPair Monitor の読み出し回路設計の読み出し回路設計

検出器に　　　　　　　　　　　　　　バンプボンド

　　　　それぞれのピクセル検出器へ

それぞれのピクセル回路内で･･･

アナログ回路部　　　　　　　　　　　　　　　　　　　　　　　

　　　　増幅・ディジタル化

ディジタル回路部

　　　　計数・記録

検出器からの信号


e- e- e-

e-

検出器に　　　　　　　　　　　　　　バンプボンド


20

信号を読み出すために・・・　　　　ピクセル＆レジスタ選択

　　　　信号読み出し

目次目次

1. ILC実験計画2.本研究の目的3. Pair Monitorの読み出し回路設計

4. 回路シミュレーションを用いた評価試験


４．回路シミュレーションを用いた評価試４．回路シミュレーションを用いた評価試験験

アナログ回路部アナログ回路部

・モニタテスト

・ skewテスト

・温度テスト

・電子雑音テスト

・電源電圧の揺れに対する感度テスト

シミュレーションツール： T-SPICE

モニタテストモニタテスト４．回路シミュレーションを用いた評価試験４．回路シミュレーションを用いた評価試験

検出器からの入力信号：　　　ｖ（ AIN)

前置増幅回路サブブロックからの出力信号：　　　　　　　ｖ（ MON1)


差動増幅回路サブブロックからの出力信号：　　　　　　　　　　　　　　　　　　　　　　ｖ（ MON2 ）、ｖ（ MON3) 　　　　　　　　　　　　　　それらの差を取った信号：　　　　　　　　　　　　　　ｖ（ MON2 ， MON3)


コンパレータ回路サブブロックからの出力信号：　　　　　　　　　　　　　ｖ（ CMPDOUT)


300ns 間隔で入射された　　　　　　　　　　　　　　　　　　　　　　　信号を完全に分離できている。

検出器からの入力信号：　　　ｖ（ AIN)


差動増幅回路サブブロックからの出力信号：　　　　　　　　　　　　　　　　　　　　　　ｖ（ MON2 ）、ｖ（ MON3) 　　　　　　　　　　　　　　それらの差を取った信号：　　　　　　　　　　　　　　ｖ（ MON2 ， MON3)

コンパレータ回路サブブロックからの出力信号：　　　　　　　　　　　　　ｖ（ CMPDOUT)



差動増幅回路サブブロックからの出力信号：　　　　　　　　　　　　　　　　　　　　　　ｖ（ MON2 ）、ｖ（ MON3)


前置増幅回路からの出力信号（ MON1 ）をモニタ


差動増幅回路からの出力信号（ MON2 ）をモニタ


差動増幅回路からの出力信号（ MON3 ）をモニタ


3 チャンネルとも回路内部の信号をモニタできている。

skewskewテストテスト４．回路シミュレーションを用いた評価試験４．回路シミュレーションを用いた評価試験

様々な skew条件の下で、動作可能。

FF 、 TT 、 SS 、 FS 、 SF の下で測定。

FS

nMOS pMOS

トランジスタの種類

　　 F ： fast

　　 T ： typical

　　 S ： slow影響有り

影響有り影響小

ベースライン　　　　　　　　　　　　　に変化

温度テスト温度テスト４．回路シミュレーションを用いた評価試験４．回路シミュレーションを用いた評価試験

温度耐性を持っている。

-50 、 -25 、 0 、 25 、 50℃ の下で測定。

影響小

影響有り　　　　　　　　　　　　　　　　　　　　　ベースラインに

変化

影響小

電子雑音テスト電子雑音テスト４．回路シミュレーションを用いた評価試験４．回路シミュレーションを用いた評価試験

0,1,2,5,10pF の検出器容量の下でシミュレーション。

検出器容量を数 pF と考えると、電子雑音は高々 500e 。

スレッショールドレベルは 2000e 。

電子雑音による影響は十分に小さい

入力容量（ pF)

出力雑音(mV)

電子雑音への換算 (e’s)

0 2.38 177

1 4.49 333

2 7.24 537

5 15.28 1133

10 26.54 1968

電源電圧の揺れに対する感度テスト電源電圧の揺れに対する感度テスト４．回路シミュレーションを用いた評価試験４．回路シミュレーションを用いた評価試験

0,1,2,5,10pF の検出器容量の下でシミュレーション

検出器容量 =0pF の下で、最大 12.63dB （ 4.3 倍）

電源電圧の揺れを 100μV と見積もると、出力電圧の揺れは 430μV （ 32 電子相当）。電源電圧の揺れによる影響はほとんど無視でき

る。

ディジタル部ディジタル部４．回路シミュレーションを用いた評価試験４．回路シミュレーションを用いた評価試験

シミュレーションツール： verilog

◆ アナログ回路部からの信号を仮定する。

　　　 100ns 周期のクロックを入力。

◆ その信号をカウンタ回路で計数する。

　　　 40ns から計数スタート

◆ 計数値をレジスタに読み書きする。

◆ アナログ回路部からの信号を仮定する。　　　 100ns 周期のクロックを入力。

◆ その信号をカウント回路で計数する。　　　　　 40ns から計数スタート）



時間(ns)

計数値（グレイコー

ド）

計数値（ 10 進

数）2040 00011110 20

3040 00010001 30

･････････

20

30





時間(ns)

計数値（グレイコー

ド）

計数値（ 10 進

数）2040 00011110 20

3040 00010001 30

･････････

時間(ns)

読出値（グレイコー

ド）

読出値（ 10 進

数）2006

0

21060

･････････

20

30


時間（ ns ）信号レベル（書き込み）時間

（ ns ）信号レベル（読み込み）

2040 GG(b)=00011110 　 W=1000 20060 QQ(b)=00011110 R=1000

3040 GG(b)=00010001 W=0100 21060 QQ(b)=00010001 R=0100

4040 GG(b)=00111100 W=1100 22060 QQ(b)=00111100 R=1100

5040 GG(b)=00101011 W=0010 23060 QQ(b)=00101011 R=0010

6040 GG(b)=00100010 W=1010 24060 QQ(b)=00100010 R=1010

7040 GG(b)=01100101 W=0110 25060 QQ(b)=01100101 R=0110

8040 GG(b)=01111000 W=1110 26060 QQ(b)=01111000 R=1110

9040 GG(b)=01110111 W=0001 27060 QQ(b)=01110111 R=0001

10040 GG(b)=01010110 W=1001 28060 QQ(b)=01010110 R=1001

11040 GG(b)=01011001 W=0101 29060 QQ(b)=01011001 R=0101

12040 GG(b)=01000100 W=1101 30060 QQ(b)=01000100 R=1101

13040 GG(b)=11000011 W=0011 31060 QQ(b)=11000011 R=0011

14040 GG(b)=11001010 W=1011 32060 QQ(b)=11001010 R=1011

15040 GG(b)=11011101 W=0111 33060 QQ(b)=11011101 R=0111

16040 GG(b)=11110000 W=1111 34060 QQ(b)=11110000 R=1111

16060 GG(b)=11110001 W=0000 35060 QQ(b)=11110001 R=0000




目次目次



５．チップ製作５．チップ製作

以上のとおり設計された回路を集積化し、　　　　　　　　　　　　　　　　　　　　　　　　一つのチップとし

て製作する。

4mm

4mm

レイアウト設計：（株）デジアンテクノロジー

　　　回路試作： MOSIS

目次目次


5.チップ製作

6. 試作チップの評価試験7. まとめ8.今後について

６．試作チップの評価試験６．試作チップの評価試験フローチャートフローチャート

６．試作チップの評価試験６．試作チップの評価試験フローチャートフローチャート

OK

誤動作確認

ピクセル選択シフトレジスタピクセル選択シフトレジスタ６．試作チップの評価試験６．試作チップの評価試験

x 方向のシフトレジスタ

x

y

y 方向のシフトレジスタ

ピクセル選択シフトレジスタピクセル選択シフトレジスタ６．試作チップの評価試験６．試作チップの評価試験

x 方向のシフトレジスタ

x

y

y 方向のシフトレジスタ

XSEL

XCK

XSELP

シミュレーション結果

XSELP の立上り：　　　　　　　　　　　　　　　　　　　　　　　　　 7 発目の XCK の立上りに同期

XSELP の立下り：　　　　　　　　　　　　 XSEL の立下りに同期

ピクセル選択シフトレジスタの動作ピクセル選択シフトレジスタの動作確認確認

６．試作チップの評価試験６．試作チップの評価試験

測定結果

非常に遅い XCK 信号でのみ動作する。しかし・・・

XSELP の立上り、立下りともに　　　　　　　　　　　　　　　　　　　　　XCK 、 XSEL に同期していない。　　　　　　　　　　　　　　　　　　　　　　　　　

問題個所問題個所６．試作チップの評価試験６．試作チップの評価試験

IO パッドの入力抵抗の前後で信号が途切れている。

入力抵抗部の入力抵抗部の FIBFIB 加工加工６．試作チップの評価試験６．試作チップの評価試験

入力抵抗の前後のメタル層をショート

信号が回路内部に伝わる

EBEBテストによる波形観測テストによる波形観測６．試作チップの評価試験６．試作チップの評価試験

XSELP 、 YSELP ともにクロック信号、　　　　　　　　　　　　セレクト信号に同期している。

XSELP YSELP

問題個所を入力抵抗に特定。

未評価試験の評価未評価試験の評価８．今後について８．今後について

評価済

未評価

目次目次


5.チップ製作6. 試作チップの評価試験

7. まとめ8.今後について

７．まとめ７．まとめ回路シミュレータを用いた回路設計、回路シミュレータを用いた回路設計、　　　　　及びその評価　　　　　及びその評価◆300ns 以上の時間分解能を持ち、ビームトレインを 16 分割したそれぞれの時間領域におけるヒット数の記録・保持・読み出しができる。◆skew 条件、温度条件を変えた状態でも十分な性能を維持できる。

◆ 電子雑音や電源電圧の揺れによる影響が小さい。

原理的には十分な性能を持った　回路の設計が成された。

７．まとめ７．まとめ

試作チップに対する評価試験試作チップに対する評価試験

◆ ピクセル選択シフトレジスタ部に異常を発見。

◆問題個所を IO パッドの入力抵抗部に特定。　　　　　　　　　　　　　　　　　　　　　　　　入力抵抗部をショートさせることで回路内部に信号が伝わっていることを確認。

問題個所の発見・修正を行った。

次回の試作にフィードバック。

目次目次


5.チップ製作6. 試作チップの評価試験7. まとめ

8.今後について

８．今後について８．今後について

チップの再試作チップの再試作最小限の修正

・問題の入力抵抗部をショートさせる。

・安定性向上のためのトランジスタを追加。

未評価試験の評価未評価試験の評価８．今後について８．今後について

評価済

未評価

ご清聴ありがとうございました。

ilc 衝突点モニター用 ピクセル検出器読み出し回路の設計開発

Documents

ilc 衝突点モニター用ピクセル検出器読み出し回路の設計開発