inf3400 del 11 teori
DESCRIPTION
INF3400 Del 11 Teori. Latcher og vipper. Konvensjonelle CMOS latcher. Problemer: Terskelfall Ukjent last Ukjent drivegenskaper. Definert last. Definert drivegenskaper. Vipper. Klokket CMOS. Vipper. Konvensjonell vippe. Redusert utgangslast. Redusert klokkelast. Latchevarianter. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/1.jpg)
INF3400 Del 11 TeoriLatcher og vipper
![Page 2: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/2.jpg)
Konvensjonelle CMOS latcherProblemer:1. Terskelfall2. Ukjent last3. Ukjent
drivegenskaper
Definert drivegenskaper Definert last
![Page 3: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/3.jpg)
Vipper
Klokket CMOS
![Page 4: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/4.jpg)
Vipper
Konvensjonell vippe
Redusert utgangslast Redusert klokkelast
![Page 5: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/5.jpg)
Latchevarianter
FPGA Redusert utgangslast og redusert klokkelast
![Page 6: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/6.jpg)
Konvensjonelle CMOS vipper
Dynamisk vippe
Statisk vippe
![Page 7: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/7.jpg)
Detaljer
Når begge klokkesignalene er lave:• Men klokke invertert burde vært høy:
• TP1 åpen og C2MOS1 lukket• TP2 lukket og C2MOS2 åpen
• TP1 og C2MOS1 delvis åpne, men C2MOS1 lukker når klokke invertert blir høy – OK
• TP2 og C2MOS2 delvis åpne:• Y får riktig verdi men kan påvirke Z og Q• pMOS i TP2 driver ikke 0 godt og skal bare kjempe mot en 1er via
C2MOS2, dvs. skaper ikke problemer pga terskelfall.
Når begge klokkesignalene er høye:• Tilsvarende situasjon som når begge klokkesignalene er lave.
![Page 8: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/8.jpg)
Statisk vippe med tofase klokke
Trygg men treg
![Page 9: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/9.jpg)
Latcher som styres av klokkepulser
PulsgeneratorKlokke = 0• Inngang til NAND er 0 og 1
og generert klokke er lav.
Klokke -> 1• Inngang til NAND er 1 og 1
og generert klokke er høy.• Men etter hvert vil
inngangene bli 1 og 0 (pga) forsinkelse og generert klokke er lav.
![Page 10: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/10.jpg)
• Klokke = 0:• Generert klokke er lav.
• Klokke -> 1 og en er 1:• Generert klokke er høy.• Men blir lav etter
tidsforsinkelse styrt av treg inverter.
![Page 11: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/11.jpg)
Alternativ pulsgenerator
Alternativ latch:• Klokke er lav betyr hold.• Klokke blir høy vil gi sampling av
inngangen så lenge ikke de tre inverterne rekker å produsere en 0er.
![Page 12: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/12.jpg)
Latcher og vipper som kan resettes
Latch: X settes til 1 når reset er 1
Vippe: Det latches inn en 1er når reset er 1
![Page 13: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/13.jpg)
Latch med asynkron reset
Latch: 1. X settes til 1 når reset er 1
1. Og Y settes til 1 når klokkesignal er 1.2. Y settes til 1 når reset er 1 og klokkesignal er 0.
![Page 14: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/14.jpg)
Vippe
Vippe med asynkron reset
Alternativ vippe med asynkron reset
![Page 15: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/15.jpg)
Vippe med asynkron set og reset
Set = Reset = 0
![Page 16: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/16.jpg)
Set = 0 og Reset = 1
1. X og Y settes til 0 via NAND portene.
1. X og Q er 0.
![Page 17: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/17.jpg)
Set = 1 og Reset = 0
1. X og Y settes til 1 via NAND portene.
1. X og Q er 1.
![Page 18: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/18.jpg)
Set = 1 og Reset = 1
1. Gir konflikt
2. Men kan gi entydig resultat avhengig av rekkefølgen på transisjon til 0.
![Page 19: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/19.jpg)
![Page 20: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/20.jpg)
![Page 21: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/21.jpg)
Latcher med logikk
Clock gating
![Page 22: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/22.jpg)
Klass semidynamisk vippe (SDFF)
Klokke er 0: Holder verdi
![Page 23: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/23.jpg)
Klokke er 1:
1. Skal latche inn ny verdi:
1. D = 1:
1. NAND porten gir 1 uavhengig av X pga tidsforsinkelse i invertere.
2. X trekkes ned til 0 pga svak invertere som skal holde X.
3. Q blir lik D.
2. D = 0:
1. Nedtrekket for X er skrudd av og X forblir høy.
2. Q trekkes ned og blir lik D.
![Page 24: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/24.jpg)
Differensielle vipper
![Page 25: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/25.jpg)
Klokke er 1: Latcher inn ny verdi.Klokke er 0: Holder verdi
![Page 26: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/26.jpg)
Kun en transistor i utgangsportene gir raskere respons.
![Page 27: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/27.jpg)
En-fase (TSPC) latcher og vipper
Bare ett klokkesignal
Klokke = 0 betyr hold verdi
![Page 28: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/28.jpg)
Klokke = 1 betyr latch
Latcher i motfase
![Page 29: INF3400 Del 11 Teori](https://reader035.vdocuments.pub/reader035/viewer/2022081420/56815c31550346895dca141f/html5/thumbnails/29.jpg)
Vippe: Klokke = 1 betyr latch innVippe: Klokke = 0 betyr hold
En-fase vippe