Kombinacione mree, koje su do sada razmatrane, imale su vanu osobinu da u stacionarnom stanju izlaz uvek na isti nain, jednoznano zavisi od ulaza. Ba zbog toga to je izlaz za odreenu ulaznu kombinaciju uvek isti, ovakvi tipovi logikih mrea se i nazivaju kombinacione mree. Iako nije posebno naglaeno, jedna od osobina ovih mrea je i da se izlazi ne vraaju u ulazni deo kombinacione mree. Meutim, ako se izlaz vrati na neki od ulaza, moe se dobiti znatno drugaija situacija. U primeru na slici 5.1, izlaz druge kapije je vraen na ulaz prve. Bulova funkcija koja odgovara ovoj mrei data je izrazom (5.1).

Slika 5.1: Kolo dva stabilna stanja

Za A=B=0 dobija se Y=Y, to je iskaz koji zasluuje posebnu panju. Iako je oigledno da je neka vrednost jednaka sama sebi, u Bulovoj algebri ovakav izraz ima posebno znaenje. Naime, Y sa leve strane izraza predstavlja rezultat (tj. posledicu), koji zavisi od Y sa desne strane kao uzroka. Kako uzrok prednjai posledici, moe se smatrati da Y-rezultat, posmatran u odreenom trenutku, nastaje kao posledica Y-uzroka iz nekog prethodnog trenutka. Zakljuak je da u datoj situaciji Y moe trajno (ako nema dodatnih uticaja) da ima bilo koju od dve mogue vrednosti. Iz tih razloga se ovakvo kolo naziva bistabilno. Naravno, kolo ima smisla samo ako postoji nain da se izlaz dovede u oba bistabilna stanja. Radi lakeg objanjenja naina rada, kolo je nacrtano neto drugaije, kao to je to prikazano na slici 5.2.

Ovde se Q tretira kao glavni izlaz, a osim njega, na raspolaganju je i pomoni izlaz Y. Sledei koraci opisuju hronoloke promene ulaza i izlaza:

A=B=0: Izlaz Q zauzima jedno od dva mogua stanja. Kako NILI logika kapija proputa negirano stanje sa jednog ulaza ako je drugi ulaz na logikoj nuli, dobija se da je izlaz Y u stanju suprotnom od Q. Iz toga sledi da je y= Q`.

Ulaz A se menja i postaje A=1, dok B ostaje isti (B=0). Pratei ulaz A, izlaz Q postaje nula, ime kapija K2 ima oba ulaza na nuli, pa je izlaz Y na logikoj jedinici. Ova jedinica se pojavljuje na drugom ulazu kapije K1, gde je prvi ulaz (A) ve na logikoj jedinici. Sada svaka od kapija ima oba ulaza na istoj vrednosti, kod K1 su oba ulaza na jedinici, a kod K2 na nuli.

Ulaz A se menja i vraa na A=0, dok se B i dalje ne menja. Meutim, kako na drugom ulazu A (signal Y) i dalje postoji logika jedinica, izlaz Q je i dalje na logikoj nuli, to znai da su Q i Y u nepromenjenom stanju.

Sada se ulaz B menja na logiku jedinicu, dok je A nepromenjen (B=1, A=0). Zbog ulaza B, Y postaje nula, tako da K1 ima obe nule na ulazima, zbog ega Q postaje jedan. Ova jedinica se pojavljuje na drugom ulazu kapije K2, gde je prvi ulaz (B) ve na logikoj jedinici. I sada kod obe kapije vai da su im oba ulaza u istom logikom stanju, ali sa suprotnim vrednostima u odnosu na korak 2.

Ulaz B se vraa na logiku nulu (B=0, A=0), ali na izlazu Y (pa ni Q) nema promena jer je preostali ulaz kapije K2 (Q) na logikoj jedinici.

Grafiki, ovi koraci su prikazani na grafiku sa slike 5.3. Stanje koje nije analizirano, a prikazano je na grafiku, predstavlja kombinaciju kada su oba ulaza na logikoj jedinici (A=B=1). Naizgled, ovo je regularna kombinacija, jer kao rezultat daje oba izlaza na logikoj nuli (Q=Y=0). Koraci koji su vezani za ovo stanje su na vremenskoj osi prikazani brojevima 6 do 14. U trenutku 6 oba ulaza postaju logika jedinica (A=B=1), a kao posledica, oba izlaza postaju nula (Q=Y=0). U trenutku 7 ulaz B se vraa na logiku nulu, to postaje ista situacija kao i u trenutku 3, zbog ega Q ostaje nula, a Y postaje jedinica (Q=0, Y=1). Sledea situacija nastaje u trenutku 9. I ovde oba ulaza istovremeno postaju logike jedinice, da bi u trenutku 10 ulaz A postao nula, to postaje ista situacija kao i u taki 5, zbog ega Q postaje jedinica, dok Y ostaje nula. Konano, nakon postavljanja A i B na logiku jedinicu u trenutku 12, problematina situacija nastaje u trenutku 13, kada se oba ulaza A i B vraaju na logiku nulu. Ovde dolazi do pojave stanja u kome obe logike kapije, na oba svoja ulaza imaju logike nule,to bi znailo da su oba izlaza na logikoj jedinici. Kako to nije mogue, jer za A=B=0 vai QYQ (taka jedan u hronolokom opisu), a imajui u vidu da logike kapije nikad nisu idealne i da nemaju potpuno identina kanjenja, moe se zakljuiti da je konano stanje odreeno brim izlazom, odnosno izlazom na kome se provm pojavi promena stanja. Poto to nije odreeno, ne moe se odrediti ni logiko stanje oba izlaza nakon ove promene (trenutak 14), zbog ega su stanja izlaza oznaena rafirano (kao i na poetku grafika, kada je postojala pretpostavka da se ne zna trenutno stanje). Iz ovih razloga, ulazna kombinacija A=B=1 se naziva zabranjeno stanje, i to ne zbog toga to to stanje daje nepoznat rezultat, nego zbog toga to promena iz tog stanja u stanje A=B=0 daje nepoznat rezultat. to se tie ostalih kombinacija, ve je pokazano da iza stanja BA=01 ili 10, prelazak u stanje B=A=0 vodi ka tano odreenom izlaznom stanju. Iz svega prethodnog se moe zakljuiti da jedno ovakvo kolo pokazuje memorijski efekat, jer i nakon uklanjanja uzroka jednog od dva stanja na izlazu, pamti postignuto stanje sve do neke naredne promene izazvane odgovarajuim stanjem na ulazu. Ovakvo memorijsko, bistabilno kolo, zavisno od naina promene izlaznog stanja, naziva se le (Latch) ili flip-flop, a predstavlja osnovni element sekvencijalnih logikih mrea.

Leevi

Osnovno bistabilno kolo u digitalnoj elektronici je le (Latch). Ovakvo kolo ima tri reima rada, forsiranje logike nule na izlazu, forsiranje logike jedinice na izlazu i neutralno stanje, kada poslednja postavljena vrednost izlaza ostaje nepromenjena. Dva najjednostavnija lea prikazani su na slici 5.4:

U oba sluaja vidi se da kada su ulazi S (Set postavljanje izlaza na jedinicu) i R (Reset postavljanje izlaza na nulu) neaktivni, odnosno oba na logikoj nuli, izlaz se ne menja. Pri tome, oznaka QN+1 predstavlja stanje izlaza nakon postizanja odgovarajueg ulaznog stanja, dok QN predstavlja prethodni trenutak. Treba uoiti i da je razlika izmeu tabele logikih stanja za NILI i NI varijantu lea samo u tome to su ulazi u NI le ve navedeni kao negirani (aktivi su na logikoj nuli), pa su zbog toga i vrednosti ulaznih kolona negirane. Moe se rei da je razlika izmeu dve tabele samo formalna, a inae, obe tabele su funkcionalno identine. Kao to je ve reeno u funkcionalnom opisu logike eme sa slike 5.2, osim tri regularna stanja, postoji i zabranjeno stanje, koje je u tabelama na slici 5.4 prikazano crticom. Uz crticu je dato i stvarno stanje koje se pojavljuje na izlazima (ovde postoji stvarna razlika izmeu NILI i NI lea). Poto su oba izlaza na istom logikom nivou, iako je drugi izlaz deklarisan kao negacija prvog (glavnog) izlaza, ovo je jo jedan razlog zbog ega se ovo stanje naziva zabranjenim. Dva navedena lea su osnovne logike konstrukcije od kojih se formiraju svi ostali tipovi leeva i flip-flopova. Logiki blok sa funkcijom lea po pravilu ima dodatni signal koji dozvoljava ili spreava uticaj R i S ulaza na rad lea (Clock ulaz). Ovakav le se naziva taktovani le, a primer njegove konstrukcije prikazan je na slici 5.5.

Osnova ovog lea je le sa dve NI kapije (K2 i K4). Dodavanjem logikih kapija K1 i K3 omogueno je da se uticaj ulaza S i R onemogue ukoliko je kontrolni ulaz C (takt) na logikoj nuli. U ovoj situaciji, pomoni signali S' i R' (negirani), koji slue za setovanje i resetovanje glavnog dela lea (kapije K2 i K4), forsiraju se na logiku jedinicu, to je neutralno stanje za ovaj tip lea (oba izlaza ostaju nepromenjena). Kada je C ulaz na logikoj jedinici, tada je uticaj S i R ulaza dozvoljen i le se ponaa na ve opisani nain. Opis rada ovog lea prikazan je tabelom uz sliku 5.5. Uobiajeni naziv za ovaj tip lea je SR le (nije potrebna napomena taktovani), dok se leevi (takoe SR) prikazani na slici 5.4 nazivaju leevi sa dve logike kapije (NILI odnosn NI).

Flip-flopovi

Flip-flopovi su bistabilna logika kola kod kojih promena stanja nastaje u trenutku promene logikog stanja na kontrolnom ulazu - taktu. Kako postoje dve mogue promene logikog stanja, sa nule na jedinicu i sa jedinice na nulu (poglavlje 4.13), za svaki flip-flop je tano odreeno na koju ivicu reaguje. Na primer, ako je definisano da flip-flop reaguje na prednju (rastuu) ivicu, tada se promena na izlazu flip-flopa moe desiti samo kao posledica promene stanja taktnog ulaza sa logike nule na logiku jedinicu, dok promene izlaznog stanja nema u sluaju obrnute promene (sa jedinice na nulu - zadnja, odnosno silazna ivica), kao i u sluaju stacionarnog stanja (logika nula ili jedinica). Zbog toga se u tabelu logikih stanja moraju uvesti dodatni simboli (osim 0, 1 i X), koji oznaavaju promenu i tip promene (rastua i opadajua ivica). To takoe znai da u tabeli moe biti i vie kombinacija nego to je to odreeno brojem ulaza, jer se osim logikih stanja uvode i njihove promene. Dodatni simboli kojima se opisuju prednja i zadnja ivica su prikazani u tabeli 5.4:

Koristei ove simbole, u tabeli 5.3 je opisan nain rada SR flip-flopa. Iz prve tri kolone se vidi da promena na izlazima nema za stacionarna logika stanja nule i jedinice na takt ulazu C, kao i zadnju (opadajuu) ivicu na ovom ulazu. Osim toga, promene nema ni na prednju ivicu takta C ako su S i R pasivni (na logikoj nuli). Promene nastaju samo na prednju ivicu takta, ako su S ili R na logikoj jedinici. Kao i kod SR lea, i ovde postoji zabranjeno stanje, kada su oba ulaza S i R na logikoj jedinici, ali sada je to od znaaja samo u trenutku zadnje ivice. Ako se ima u vidu da promena stanja flip-flopa nastaje samo kao posledica promene (ivice) na taktnom ulazu, tada se iz tabele mogu ukloniti sva stanja koja ne pripadaju odgovarajuoj taktnoj ivici. Uz odgovarajuu napomena o ivici na koju flip-flop reaguje, tada se moe napisati i redukovana tabela 5.5, koja funkcionalno odgovara tabeli 5.3, a za sve izostavljene kombinacije podrazumeva se da izlazi ostaju nepromenjeni.Leevi i flip-flopovi istog tipa obino imaju i ulaze sa istim nazivima. Kako im je funkcionalnost razliita, za svako od ovih kola potrebno je dati naznaku o kom tipu se radi, flip-flopu ili leu. To moe biti tekstualna informacija na osnovu naziva (na primer SR le i SR flip-flop, tj. SRFF), pogotovo ako se koriste isti grafiki simboli (na primer, za oba tipa isti simbol kao na slici 5.5b). Alternativno, ako nema posebne napomene, na grafikom simbolu flip-flopa moe se taktni ulaz nacrtati sa dodatnom strelicom, kao na slici 5.7a za prednju ivicu, a sa dodatnim kruiem (inverzija) za zadnju ivicu, kao na slici 5.7b. Ovi dodatni simboli se koriste za sve ulaze koji reaguju na promenu logikog stanja, a ne na stacionarno logiko stanje. Kod leeva ovih dodatnih simbola nema, pa se i po tome moe uoiti razlika izmeu leeva i flip-flopova.

SR flip-flop

Kao i SR le, SR flip-flop ima ulaze S (Set), R (Reset) i C (Clock), kao i izlaze Q i Q. Sinost ova dva tipa bistabilnih kola ukljuuje i isti grafiki simbol, uz eventualnu razliku kada se za takt ulaza SR flip-flopa koristi dodatni simbol za ivinu promenu, kao na slici 5.7. Osnovu SR flip-flopa ini SR le sa NI ili NILI logikim kapijama. Jedna varijanta SR flip-flopa (SRFF) prikazana je na slici 5.8.

Ovaj flip-flop je sastavljen od dva SR lea, od kojih se prvi naziva master i taktuje ulazim taktom, a drugi se naziva slejv i taktuje se invertovanim ulaznim taktom. Iz konstrukcije potie i naziv ovog flip-flopa, koji se skraeno naziva MS SR flip-flop (MSSRFF). Kada je C ulaz na logikoj nuli, prvi le zadrava svoje stanje ignoriui ulaze S i R, a izlazi ovog lea su u jednom od dva regularna bistabilna stanja (0-1 ili 1-0). Za to vreme, invertovanim C ulazom se taktuje drugi le (kapije K5 i K7), to znai da se izlazi prvog lea (kapije K2 i K4) prenose na izlaze drugog lea (kapije K6 i K7). Kada se ulaz C promeni na logiku jedinicu, istovremeno se na izlazu invertora pojavljuje logika nula, ime se blokiraju kapije K5 i K7, zbog ega drugi le zadrava svoje stanje. Tokom aktivnog stanja ulaza C, ulazi S i R utiu na stanje prvog lea, ali zbog blokiranih kapija K5 i K7 ove promene ne utiu na drugi le. Tek kada se ulaz C vrati na logiku nulu, blokiraju se kapije K1 i K3 ime se fiksira stanje prvog lea, a preko invertora se aktiviraju kapije K5 i K7, tako da se stanje prvog lea moe ponovo proslediti i na izlaz drugog lea. Ovime su promene zavrene, a do promene izlaznog stanja je dolo tek nakon vraanje C ulaza sa logike jedinice na logiku nulu, to predstavlja silaznu (zadnju) ivicu signala na C ulazu (pogledati sliku 4.36).

Tabela 5.6 kompletno opisuje SRFF sa slike 5.8, dok tabela 5.7 predstavlja redukovani tabelarni opis za SRFF. Iz ove dve tabele se vidi da potpuni opis daje i informaciju o tipu ivice na koju flip-flop reaguje, dok redukovani opis nema tu informaciju, a jedino po odsustvu C ulaza u redukovanoj tabeli moe se zakljuiti da je u pitanju flip-flop, a ne le. Zbog toga je dobro uvek dati taniju napomenu o tipu bistabilnog elementa. Za SR flip-flop sa slike 5.8 dodatna informacija da je u pitanju Master-Slave flip-flop se u sutini odnosi samo na internu konstrukciju, zahvaljujui kojoj ovaj flip-flop reaguje na zadnju ivicu. S obzirom na razliite unutranje konstrukcije flip-flopova, obino nema potrebe naglaavati da je neki flip-flop Master-Slave, jer je funkcionalno bitno samo ponaanje flip-flopa i tip ivice na koju flip-flop reaguje. Ako se na taktni ulaz C flip-flopa sa slike 5.8 doda invertor, tada ovaj flip-flop reaguje na prednju ivicu.Bulova funkcija koja odgovara SR flip flopu data je izrazom (5.4). Ovaj izraz ne obuhvata zabranjeno stanje, jer S ulaz ima prioritet. Indeksi N+1 i N mogu se i izostaviti ako se zna da je u pitanju flip-flop (ivino taktovanje).