13731fc

LTC3731

標準的応用例

特長■ MOSFETドライバ内蔵の3フェーズ電流モード・コントローラ■ ±5%精度の出力電流マッチングにより、 熱性能とインダクタ/MOSFETのサイズを最適化

■ 差動アンプがVOUTを高精度で検知■ 全温度範囲で±1%のVREF精度を実現■ VOUT範囲 : 0.6V～5.5V（差動アンプを使用しない場合）■ VOUT範囲: 0.6V～（VCC – 1.2V）（差動アンプを使用する場合）■ フェーズあたり250kHz～600kHzのPLL固定周波数■ PWM、ステージ・シェディング™、またはBurst Mode® 動作■ OPTI-LOOP® 補償によりCOUTを最小化■ 調節可能なソフトスタート電流ランプ■ 無効化オプション付きの短絡シャットダウン・タイマ■ 過電圧ソフトラッチ■ 調整可能な低電圧ロックアウト・スレッショルド■ 最大12フェーズ動作まで選択可能な出力■ 5mm×5mm QFNパッケージおよび36ピン細型（0.209"）

SSOPパッケージ

アプリケーション■ デスクトップ・コンピュータおよびサーバー■ 高性能ノートブック・コンピュータ■ 高出力電流DC/DC電源

3フェーズ、600kHz同期整流式降圧スイッチング・

レギュレータ・コントローラ

図1．高電流3フェーズ降圧コンバータ

VIN

0.003Ω0.8µH 22µF35V

0.003Ω0.8µHVIN

0.003Ω

COUT470µF4V

VOUT1.35V55A

VIN5V TO 28V

0.8µHVIN

3731 F01

TG1VCC

0.1µF

SW3 SW2 SW1

SW1

BG1

SENSE1+

SENSE1–

BOOST1BOOST2BOOST3

TG2

SW2

BG2

PGOODPLLIN

PLLFLTR

ITH

0.01µF

680pF

5k

OPTIONAL SYNC INPOWER GOOD INDICATOR

RUN/SS

SGNDEAIN

DIFFOUT

PGNDUVADJ

SENSE2+

SENSE2–

TG3

SW3

BG3

SENSE3+

SENSE3–IN–

IN+

+10µF

VCC4.5V TO 7V

+

LTC3731

36k

12k

7.5k100pF

6.04k

概要LTC®3731は、フェーズロック可能な固定周波数アーキテクチャですべての外付けNチャネル・パワーMOSFET段をドライブする、PolyPhase®同期整流式降圧スイッチング・レギュレータ・コントローラです。この3フェーズ・コントローラは、フェーズあたり最大600kHzの周波数で出力段を120度位相をずらしてドライブすることによって、入力と出力両方のフィルタ・コンデンサのRMS電流損失を最小限に抑えます。3フェーズ技法により、基本周波数を実効的に3倍にし、過渡応答を改善すると同時に、高効率および容易な熱設計が可能なように最適化された周波数で各コントローラを動作させることができます。また、出力ステージ・シェディング動作とBurst Mode動作のいずれかを選択することにより、軽負荷時の効率を最適化できます。

差動アンプは、負荷ポイントの出力電圧のハイサイドおよびローサイドに対して真のリモート・センスを行います。

ソフトスタートと無効化可能な時限短絡シャットダウンにより、MOSFETと負荷を保護します。また、電流フォールドバックによって、短絡時または過負荷時に外付けMOSFETを保護します。L、LT、LTC、LTM、Bust Mode、OPTI-LOOP、PolyPhase、Linear Technology およびLinearの ロゴはリニアテクノロジー社の登録商標です。Stage Sheddingはリニアテクノロジー社の商標です。その他すべての商標の所有権は、それぞれの所有者に帰属します。 5481178、5929620、6177787、6144194、6100678、5408150、6580258、6462525、6304066、5705919を 含む米国特許により保護されています。

23731fc

LTC3731

絶対最大定格上側ドライバ電圧（BOOSTn） ............................... 38V～−0.3V スイッチ電圧（SWn） ................................................ 32V～−5V 昇圧されたドライバ電圧（BOOSTn - SWn） .......... 7V～−0.3V ピーク出力電流

33731fc

LTC3731

発注情報

鉛フリー仕様 テープアンドリール 製品マーキング パッケージ 温度範囲LTC3731CG#PBF LTC3731CG#TRPBF LTC3731CG 36-Lead Plastic SSOP 0°C to 70°CLTC3731IG#PBF LTC3731IG#TRPBF LTC3731IG 36-Lead Plastic SSOP –40°C to 85°CLTC3731CUH#PBF LTC3731CUH#TRPBF 3731 32-Lead (5mm × 5mm) Plastic QFN 0°C to 70°CLTC3731IUH#PBF LTC3731IUH#TRPBF 3731I 32-Lead (5mm × 5mm) Plastic QFN –40°C to 85°Cさらに広い動作温度範囲で規定されるデバイスについては、弊社または弊社代理店にお問い合わせください。 非標準の鉛ベース仕様の製品の詳細については、弊社または弊社代理店にお問い合わせください。鉛フリー仕様の製品マーキングの詳細については、http://www.linear-tech.co.jp/leadfree/ をご覧ください。 テープアンドリールの仕様の詳細については、http://www.linear-tech.co.jp/tapeandreel/ をご覧ください。

電気的特性 l は全動作温度範囲の規格値を意味する。それ以外はTA＝25°Cでの値。注記がない限り、VCC = VRUN/SS = 5V。SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

Main Control Loop

VREGULATED Regulated Voltage at IN+ VITH = 1.2V (Note 3) LTC3731I

l

l

0.596 0.594 0.591

0.600 0.600

0.604 0.606 0.609

V V V

VSENSEMAX Maximum Current Sense Threshold VEAIN = 0.5V, VITH Open, VSENSE1–, VSENSE2–, VSENSE3– = 0.6V, 1.8V LTC3731I

l

l

65 62 60

75 75

85 88 90

mV mV mV

IMATCH Maximum Current Threshold Match Worst-Case Error at VSENSEMAX –5 5 %

VLOADREG Output Voltage Load Regulation (Note 3) Measured in Servo Loop, ∆ ITH Voltage = 1.2V to 0.7V LTC3731I Measured in Servo Loop, ∆ ITH Voltage = 1.2V to 2V LTC3731I

l

l

l

l

0.1 0.1 –0.1 –0.1

0.5 0.7 –0.5 –0.7

% % % %

VREFLNREG Output Voltage Line Regulation VCC = 4.5V to 7V 0.03 %/V

gm Transconductance Amplifier gm ITH = 1.2V, Sink/Source 25µA (Note 3) LTC3731I

l

l

4 3

5 5

6 7

mmho mmho

gmOL Transconductance Amplifier GBW ITH = 1.2V (gm • ZL, ZL = Series 1k-100kΩ-1nF) 3 MHz

VFCB Forced Continuous Threshold LTC3731I

l

l

0.58 0.54

0.60 0.60

0.62 0.66

V V

IFCB FCB Bias Current VFCB = 0.65V 0.2 0.7 µA

VBINHIBIT Burst Inhibit Threshold Measured at FCB Pin VCC – 1.5 VCC – 0.7 VCC – 0.3 V

UVR Undervoltage RUN/SS Reset VCC Lowered Until the RUN/SS Pin is Pulled Low 3.3 3.8 4.5 V

UVADJ Undervoltage Lockout Threshold 1.13 1.18 1.23 V

IUVADJ Undervoltage Bias Current At UVADJ Threshold 0.2 50 nA

IQ Input DC Supply Current Normal Mode Shutdown

(Note 4) VCC = 5V VRUN/SS = 0V

2.3 50

3.5 100

mA µA

IRUN/SS Soft-Start Charge Current VRUN/SS = 1.9V –0.8 –1.5 –2.5 µA

http://www.linear-tech.co.jp/leadfree/http://www.linear-tech.co.jp/tapeandreel/

43731fc

LTC3731

電気的特性 l は全動作温度範囲の規格値を意味する。それ以外はTA＝25°Cでの値。注記がない限り、VCC = VRUN/SS = 5V。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

VRUN/SS RUN/SS Pin ON Threshold VRUN/SS, Ramping Positive 1 1.5 1.9 V

VRUN/SSARM RUN/SS Pin Arming Threshold VRUN/SS, Ramping Positive Until Short-Circuit Latch-Off is Armed

3.8 4.5 V

VRUN/SSLO RUN/SS Pin Latch-Off Threshold VRUN/SS, Ramping Negative 3.2 V

ISCL RUN/SS Discharge Current Soft-Short Condition VEAIN = 0.375V, VRUN/SS = 4.5V –5 –1.5 µA

ISDLHO Shutdown Latch Disable Current VEAIN = 0.375V, VRUN/SS = 4.5V 1.5 5 µA

ISENSE SENSE Pins Source Current SENSE1+, SENSE1–, SENSE2+, SENSE2–, SENSE3+, SENSE3– All Equal 1.2V; Current at Each Pin

13 20 µA

DFMAX Maximum Duty Factor In Dropout, VSENSEMAX ≤ 30mV 95 98.5 %

TG tR,tF Top Gate Rise Time Top Gate Fall Time

CLOAD = 3300pF CLOAD = 3300pF

30 40

90 90

ns ns

BG tR, tF Bottom Gate Rise Time Bottom Gate Fall Time

CLOAD = 3300pF CLOAD = 3300pF

30 20

90 90

ns ns

TG/BG t1D Top Gate Off to Bottom Gate On Delay Synchronous Switch-On Delay Time

All Controllers, CLOAD = 3300pF Each Driver 50 ns

BG/TG t2D Bottom Gate Off to Top Gate On Delay Top Switch-On Delay Time

All Controllers, CLOAD = 3300pF Each Driver 60 ns

tON(MIN) Minimum On-Time Tested with a Square Wave (Note 5) 110 ns

Power Good Output Indication

VPGL PGOOD Voltage Output Low IPGOOD = 2mA, G Package IPGOOD = 1.6mA, UH Package

0.1 0.5

0.3 1.0

V V

IPGOOD PGOOD Output Leakage VPGOOD = 5V, G Package 1 µA

IPGOOD PGOOD/PHASMD Bias I 0 ≤ VPHASMD/PG ≤ VCC, UH Package –10 ±3 10 µA VPGTHNEG VPGTHPOS

PGOOD Trip Thresholds VDIFFOUT Ramping Negative VDIFFOUT Ramping Positive

VDIFFOUT with Respect to Set Output Voltage, HGOOD Goes Low After VUVDLY Delay

–7 7

–10 10

–13 13

% %

VPGDLY Power Good Fault Report Delay After VEAIN is Forced Outside the PGOOD Thresholds 100 150 µs

Oscillator and Phase-Locked Loop

fNOM Nominal Frequency VPLLFLTR = 1.2V 360 400 440 kHz

fLOW Lowest Frequency VPLLFLTR = 0V 190 225 260 kHz

fHIGH Highest Frequency VPLLFLTR = 2.4V 600 680 750 kHz

VPLLTH PLLIN Input Threshold Minimum Pulse Width > 100ns 1 V

RPLLIN PLLIN Input Resistance 50 kΩ

IPLLFLTR Phase Detector Output Current Sinking Capability Sourcing Capability

fPLLIN < fOSC fPLLIN > fOSC

20 20

µA µA

RRELPHS Controller 2-Controller 1 Phase Controller 3-Controller 1 Phase

120 240

Deg Deg

CLKOUT Controller 1 TG to CLKOUT Phase PHASMD = 0V PHASMD = 5V

30 60

Deg Deg

53731fc

LTC3731

電気的特性 l は全動作温度範囲の規格値を意味する。それ以外はTA＝25°Cでの値。注記がない限り、VCC = VRUN/SS = 5V。

SYMBOL PARAMETER CONDITIONS MIN TYP MAX UNITS

Differential Amplifier

AV Differential Gain 0.995 1.000 1.005 V/V

VOS Input Offset Voltage Magnitude IN+ = IN– = 1.2V, IOUT = 1mA, Input Referred; Gain = 1 0.5 5 mV

CMRR Common Mode Rejection Ratio 0V < IN+ = IN– < 5V, IOUT = 1mA, Input Referred 50 70 dB

ICL Output Current Sourcing 10 40 mA

GBP Gain-Bandwidth Product IOUT = 1mA 2 MHz

SR Slew Rate RL = 2k 5 V/µs

VO(MAX) Maximum High Output Voltage IOUT = 1mA VCC – 1.2 VCC – 0.8 V

RIN Input Resistance Measured at IN+ Pin 80 kΩ

Note 1: 絶対最大定格に記載された値を超えるストレスはデバイスに永続的損傷を与える可能性がある。長期にわたって絶対最大定格条件に曝すと、デバイスの信頼性と寿命に悪影響を与える可能性がある。Note 2: TJは周囲温度TAおよび消費電力PDから次式に従って計算される。 LTC3731CG/LTC3731IG: TJ = TA + (PD × 95°C/W) LTC3731CG/LTC3731IG: TJ = TCASE + (PD × 32°C/W) LTC3731CUH/LTC3731IUH: TJ = TA + (PD × 34°C/W)Note 3: この ICは差動アンプを含む帰還ループでテストされる。この差動アンプは、グランドに接続された100μAの負荷がかけられており、誤差アンプをドライブし、発生する電圧を誤差アンプのミッドレンジ・ポイント（VITH = 1.2V）にサーボ制御する。

Note 4: スイッチング周波数で供給されるゲート電荷により動作時電源電流が増える。「アプリケーション情報」を参照。 Note 5: 最小オン時間の条件は、IMAXの40%以上のインダクタ・ピーク・トゥ・ピーク・リップル電流に対応する（「アプリケーション情報」セクションの「最小オン時間に関する検討事項」を参照）。Note 6: このデバイスには短時間の過負荷状態のあいだデバイスを保護するための過熱保護機能が備わっている。過熱保護機能がアクティブなとき接合部温度は125°Cを超える。規定された最大動作接合部温度を超えた動作が継続すると、デバイスの信頼性を損なうおそれがある。

63731fc

LTC3731

標準的性能特性

リファレンス電圧と温度 誤差アンプのgmと温度 最大 ISENSEスレッショルドと温度

発振器周波数と温度 動作周波数とVPLLFLTR 低電圧リセット電圧と温度

効率とIOUT（図14） 効率とVIN（図14） 効率と周波数（図14）

EFFI

CIEN

CY (%

)

0.1LOAD CURRENT (A)

100

90

80

70

60

50

40

30

20

10

01 10 100

3731 G01

VIN = 8VVOUT = 1.5V

VFCB = OPEN

VFCB = 5VVFCB = 0V

VIN (V)0

EFFI

CIEN

CY (%

)

100

95

90

85

80

75

70

65

60

55

5020

3731 G02

5 10 15 25

IL = 45A

IL = 15A

VOUT = 1.5Vf = 250kHz

FREQUENCY (kHz)200

EFFI

CIEN

CY (%

)

100

95

90

85

80

75600

3731 G03

300 400 500

ILOAD = 20AVOUT = 1.5V

VIN = 20V

VIN = 12V VIN = 8V

VIN = 5V

TEMPERATURE (°C)–50

REFE

RENC

E VO

LTAG

E (m

V)

3731 G04

0 25 50 75

610

605

600

595

590–25 125100

TEMPERATURE (°C)

4.0

ERRO

R AM

PLIF

IER

g m (m

mho

)

4.5

5.5

6.0

3731 G05

5.0

–50 0 25 50 75–25 125100 –50 0 25 50 75–25 125100TEMPERATURE (°C)

3731 G06

MAX

IMUM

I SEN

SE T

HRES

HOLD

(mV)

85

80

75

70

65

VO = 1.75V

VO = 0.6V

–50 0 25 50 75–25 125100TEMPERATURE (°C)

FREQ

UENC

Y (k

Hz)

700

600

500

400

300

200

100

0

3731 G07

VPLLFLTR = 2.4V

VPLLFLTR = 1.2V

VPLLFLTR = 0V

VPLLFLTR = 5V

PLLFLTR PIN VOLTAGE (V)0

OPER

ATIN

G FR

EQUE

NCY

(kHz

)

700

600

500

400

300

2000.5 1 1.5 2 2.5

3731 G08

–50 0 25 50 75–25 125100TEMPERATURE (°C)

3731 G09

0

UNDE

RVOL

TAGE

RES

ET (V

)

1

3

4

5

2

73731fc

LTC3731

標準的性能特性

最大 ISENSEとVRUN/SS最大電流センス・スレッショルドとデューティ・ファクタ ピーク電流スレッショルドとVITH

公称出力のパーセンテージと ピークISENSE（フォールドバック） 最大デューティ・ファクタと温度 ISENSEピンの電流とVOUT

短絡回路アーミングおよびラッチオフと温度 電源電流と温度 RUN/SSプルアップ電流と温度

–50 0 25 50 75–25 1251000

RUN/

SS P

IN V

OLTA

GE (V

)

1

3

4

5

2

TEMPERATURE (°C)3731 G10

ARMING

LATCHOFF

–50 0 25 50 75–25 1251000

SUPP

LY C

URRE

NT (m

A) SHUTDOW

N CURRENT (µA)

0.4

2.0

1.6

2.4

2.8

1.2

0.8

TEMPERATURE (°C)3731 G11

100

80

60

40

20

0

VCC = 5V

–50 0 25 50 75–25 1251000

RUN/

SS P

ULL-

UP C

URRE

NT (µ

A)

0.5

1.5

2.0

2.5

1.0

TEMPERATURE (°C)3731 G12

VRUN/SS = 1.9V

VRUN/SS VOLTAGE (V)0

MAX

IMUM

I SEN

SE (m

V)

80

70

60

50

40

30

20

10

04

3731 G13

1 2 3 5 6DUTY FACTOR (%)

00

I SEN

SE V

OLTA

GE (m

V)

25

50

75

20 40 60 80

3731 G14

100VITH (V)

0

I SEN

SE V

OLTA

GE T

HRES

HOLD

(mV)

75

60

45

30

15

0

–150.6 1.2 1.8 2.4

3731 G15

PERCENTAGE OF NOMINAL OUTPUT VOLTAGE (%)0

PEAK

I SEN

SE V

OLTA

GE (m

V)

80

70

60

50

40

30

20

10

080

3731 G16

2010 30 50 70 9040 60 100 –50 0 25 50 75–25 12510090

MAX

IMUM

DUT

Y FA

CTOR

(%)

92

96

98

100

94

TEMPERATURE (°C)3731 G17

VPLLFLTR = 0V

VOUT (V)0

I SEN

SE P

IN C

URRE

NT (µ

A)

40

30

20

10

0

–10

–20

–30

3731 G18

2 51 3 4

83731fc

LTC3731

標準的性能特性

1Aでのシェッド・モード、 軽負荷電流（図14の回路）

1Aでの連続モード、 軽負荷電流（図14の回路）

1AでのBurst Mode、 軽負荷電流（図14の回路）

過渡負荷電流応答： 0A～50A（図14の回路）

差動アンプの利得と位相

FREQUENCY (MHz)0001

GAIN

(dB)

10

3731 G19

0.01 0.1 1

0

–3

–6

–9

–12

–15

0

–45

–90

–135

–180

–225

PHASE (DEG)

3731 G20

VIN = 12VVOUT = 1.5VVFCB = VCCFREQUENCY = 250kHz

VOUTAC, 20mV/DIV

VSW110V/DIV

VSW210V/DIV

VSW310V/DIV

4µs/DIV

3731 G21

VIN = 12VVOUT = 1.5VVFCB = OPENFREQUENCY = 250kHz

VOUTAC, 20mV/DIV

VSW110V/DIV

VSW210V/DIV

VSW310V/DIV

4µs/DIV

3731 G22

VIN = 12VVOUT = 1.5VVFCB = 0VFREQUENCY = 250kHz

VOUTAC, 20mV/DIV

VSW110V/DIV

VSW210V/DIV

VSW310V/DIV

4µs/DIV

3731 G23

VIN = 12VVOUT = 1.5VVFCB = VCCFREQUENCY = 250kHz

VOUTAC, 20mV/DIV

ILOAD20A/DIV

20µs/DIV

93731fc

LTC3731

ピン機能BG1～BG3：ボトムNチャネルMOSFETの高電流ゲート・ドライブ。これらのピンの電圧振幅はグランドからVCCまでです。

BOOST1～BOOST3：上側のフローティング・ドライバの正電源ピン。（外付けのショットキー・ダイオードとブースト電圧源によって充電される）ブートストラップ・コンデンサはBOOSTピンとSWピンのあいだに接続されます。BOOSTピンの電圧振幅はブースト・ソースの電圧（一般にVCC）からこのブースト・ソースの電圧＋VIN（ただし、VINは外付けMOSFETの電源レール）までです。

CLKOUT：追加のMOSFET段 /位相のための他のコントローラICを同期させるのに利用できる出力クロック信号。

DIFFOUT：リモート出力電圧検出用差動アンプの出力。

EAIN：これは帰還電圧を内部の0.6Vリファレンス電圧と比較する誤差アンプへの入力です。

FCB：強制連続制御入力。このピンに加えられる電圧により、コントローラの動作モードが設定されます。加えられた電圧が0.6Vより低いと、強制連続電流モードが有効になります。このピンがフロート可能なときはBurst Mode動作が有効になり、このピンがVCCピンに接続されているとステージ・シェディング・モードが有効になります。（VCCピンに電圧を加える前にこのピンに直接電圧を加えないでください。）

PGOOD：このオープン・ドレインの出力は出力電圧が約100μsのVPGDLY遅延のあいだPGOODの許容ウィンドウを外れると“L”に引き下げられます。

IN＋、IN-：内部精密抵抗付き高精度ユニティゲイン差動アンプへの入力。これにより、高精度の出力電圧制御のため、正負両方の負荷端子の真のリモート検出が与えられます。

ITH：誤差アンプの出力およびスイッチング・レギュレータの補償ポイント。3つの電流コンパレータすべてのスレッショルドがこの制御電圧に応じて増加します。

PGND：ドライバの電源グランド。このピンは外付けのボトムＮチャネルMOSFETのソースとCINの(-)端子に直接接続します。

PHASMD：このピンにより、最初のコントローラの立上りTG信号とCLKOUT信号の立上りエッジのあいだの位相シフトが決定されます。ロジック0により30度、ロジック1により60度が生じます。

注記：LTC3731 UHパッケージでは、PHASMDとPGOODの機能は内部で一緒に結合されています。

PLLIN：位相検出器への同期入力。このピンは内部でSGNDに50kΩで終端されています。フェーズロック・ループはコントローラ1のトップ・ゲート信号の立上りをPLLIN信号の立上りエッジに同期させます。

PLLFLTR：フェーズロック・ループのローパス・フィルタをこのピンに接続します。代りに、このピンを外部のACまたはDCの電圧源を使ってドライブして、内部発振器の周波数を変えることができます。（VCCピンに電圧を加える前にこのピンに直接電圧を加えないでください。）

RUN/SS：ソフトスタート、実行制御入力、および短絡検出タイマの組合せ。このピンからグランドに接続したコンデンサにより、最大電流出力までのランプ時間と出力電圧短絡シャットダウンまでの遅延時間が設定されます。このピンには0.01μFの最小値を推奨します。

SENSE1＋、SENSE2＋、SENSE3＋、SENSE1 -、SENSE2 -、SENSE3-：各差動電流コンパレータへの入力。ITHピンの電圧および（RSENSEと組み合わされた）SENSE-ピンとSENSE＋ピン間の作り込みオフセットによって、電流トリップ・スレッショルド・レベルが設定されます。

SGND：信号グランド。このピンはICの下を個別にPGNDピンまで配線してから主グランド・プレーンに配線する必要があります。LTC3731 UHパッケージの露出パッドはSGNDで、PCBに半田付けする必要があります。

SW1～SW3：インダクタに接続するスイッチ・ノード。これらのピンの電圧振幅はグランドより（外部）ショットキー・ダイオードの電圧降下分だけ低い電圧からVINまでです（ただし、VINは外部MOSFETの電源レールです）。

TG1～TG3：トップNチャネルMOSFETの高電流ゲート・ドライブ。これらは、電圧振幅がスイッチ・ノード電圧SWに重ね合わされたブースト電圧ソースに等しいフローティング・ドライバの出力です。

UVADJ：低電圧シャットダウン・コンパレータへの入力。印加された入力電圧が1.2Vより低いと、このコンパレータは出力MOSFETドライバ段をオフして、RUN/SSコンデンサを放電します。

103731fc

LTC3731

機能図

ピン機能VCC：主電源ピン。このピンはコントローラ回路の電力を供給します。また、LTC3731 UHパッケージでは、外部MOSFETゲートをドライブするための高電力パルスも供給するので、このピンは非常に注意してデバイスのPGNDピンの近くでデカップリングする必要があります。

VDR：（LTC3731Gパッケージのみ）ボトム・ゲート・ドライバにだけ電力を供給します。このピンは非常に注意してデバイスのPGNDピンの近くでデカップリングする必要があります。

SWITCHLOGIC

CLK2

CLK1

SW

SHDN

B0.55V

3mV

FCB

TOP

BOOST

TG CB

CIN

DB

PGND

BOTBG

VCC

VCC (VDR)***

VIN

+

VOUT

3731 F02

DROPOUTDET

RUNSOFT-START

BOT

FORCE BOTS

R

Q

Q

CLK3OSCILLATOR

PLLFLTR

50k

0.600V

0.660V

1.5µA

6V

RSTSHDN

FCB

RUN/SS

CSS

5(VFB)

5(VFB)

0.86V

SLOPECOMP

+

–

SENSE+VCC

36k

54k54k

2.4V

SSCLAMP

I1

SGND*

0.600V

INTERNALSUPPLY

VCC

CCC

VCC

PHASE DETPLLIN

DUPLICATE FOR SECOND AND THIRD CONTROLLER CHANNELS

+– + –

RSENSE

L

COUT+

FIN

RLP

CLP

+

–

+

–

+

–

+

–

IN+

DIFFOUT

EAIN VFB

R1

OV

ITH

CC

RC

IN–

PGOOD**

FCB

+

–

–

+

+

1.2VVREF

UV RESET

VCC

EAIN

0.66V

RSLATCHFCB0.6V

0.54VPROTECTION

PHASMD**

CLKOUT

+

–I2

SENSE–36k

A1

40k40k

40k40k

EA

1.2V

UVADJ

+

–

SHED

R2

*LTC3731UHは SGNDの接続に露出ダイ・アタッチ・パッドを使う**LTC3731UHパッケージでは、PHASMDと PGOODピンの機能は一緒に結合されている***LTC3731CG/IGのみ

100µsDELAY

図2

113731fc

LTC3731

（機能図を参照）動作メイン制御ループこのデバイスには固定周波数の電流モード降圧アーキテクチャが採用されています。通常動作のあいだ、発振器がサイクルごとにRSラッチをセットすると各トップMOSFETがオンし、メイン電流コンパレータ（I1）が各RSラッチをリセットするとオフします。I1がRSラッチをリセットするピーク・インダクタ電流は、ITHピンの電圧によって制御されます。この電圧は誤差アンプEAの出力です。EAINピンはDIFFOUTピンを介した出力電圧の帰還信号の一部を外部抵抗分割器を通して受け取り、この信号は内部リファレンスの電圧と比較されます。負荷電流が増加すると、0.6Vリファレンスに対してEAINピンの電圧がわずかに減少し、それによって各インダクタの平均電流が（3つの電流センス抵抗がすべて等しいと仮定して）新しい負荷電流の1/3に等しくなるまでITH電圧が上昇します。Burst Mode動作とステージ・シェディング・モードでは、各トップMOSFETがオフした後、インダクタ電流が逆流し始めて電流コンパレータI2がそれを検出するまで、あるいは次のサイクルが始まるまでボトムMOSFETがオンします。

トップMOSFETドライバはフローティング・ブートストラップ・コンデンサCBからバイアスされます。このコンデンサCBは通常、トップFETがオフしているとき、外付けショットキー・ダイオードを通して再充電されます。ただし、VINがVOUTに近い電圧まで低下してくると、ループがドロップアウト状態になり、トップMOSFETを連続してオンしようとすることがあります。ドロップアウト検出器は、ボトムMOSFETがオフ状態に留まっている発振器のサイクル数を数え、周期的に短時間のオン周期を強制してCBの再充電を可能にします。

RUN/SSピンを“L”にするとメイン制御ループはシャットダウンします。RUN/SSを解放すると、内部1.5μA電流源がソフトスタート・コンデンサCSSを充電することができます。CSSが1.5Vに達すると、メイン制御ループがイネーブルされ、内部でバッファされたITH電圧はクランプされますが、CSSの電圧がランプし続けるにつれ、ランプすることができます。この「ソフトスタート」クランプ動作により、入力電源からの突入電流が防がれます。RUN/SSピンが“L”のとき、すべての機能が制御された状態に保たれます。RUN/SSピンは、電源入力電圧が4Vより低いとき、または低電圧ロックアウト・ピン（UVADJ）が1.2Vより低いとき、またはデバイスのダイ温度が150℃を超して上昇するとき、“L”に引き下げられます。

低電流動作FCBピンは3つの動作モードのどれかを選択するロジック入力です。

A) Burst Mode動作

FCBピンの電圧が0.6Vより低いとき、コントローラは連続PWM電流モードの同期式スイッチング・レギュレータとして機能します。トップとボトムのMOSFETはインダクタ電流の方向に関係なく交互にオンして出力電圧を維持します。FCBピンがVCC-1.5Vより低いが0.6Vよりは高いとき、コントローラはBurst Modeのスイッチング・レギュレータとして機能します。Burst Mode動作では、トップ・スイッチをオフする前の最小出力電流レベルが設定され、インダクタ電流が負になると同期MOSFETがオフします。この要求条件の組合せにより、低電流ではITHピンがスレッショルド電圧より下に強制されるので、出力電圧がわずかに低下するまで一時的に両方の出力MOSFETがオフします。ITHピンに接続されたバースト・コンパレータには60mVのヒステリシスがあります。このヒステリシスによってMOSFETへの出力信号が生じ、MOSFETを数サイクルのあいだオンします。その後に、負荷電流に依存して変化する「スリープ」期間が続きます。これによって生じる出力電圧リップルは、誤差アンプの利得ブロックの後にヒステリシスを持つコンパレータを置けば、非常に小さな値に抑えられます。

B) ステージ・シェディング動作

FCBピンをVCCピンに接続するとBurst Mode動作が無効になり、強制的な最小インダクタ電流条件が解除されます。このため、可能なかぎり広い出力電流範囲で固定周波数の不連続電流動作が実行されます。最大設計負荷電流の約10%で、2番目と3番目の出力段がシャットオフし、フェーズ1のコントローラだけが不連続電流モードで動作します。この「ステージ・シェディング（出力段切捨て）」により、他の2つの出力段のゲート充電損失とスイッチング損失が除去され、効率が最適化されます。出力負荷電流が最大設計負荷電流の1%より下に下がると、出力電圧を維持するためにいくつかの追加サイクルがスキップされます。非常に軽い負荷では、このステージ・シェディング動作はBurst Mode動作ほど効率的ではありませんが、非常に軽い負荷状態まで低ノイズの固定周波数動作モードを維持できます。

123731fc

LTC3731

（機能図を参照）動作C) 連続電流動作

FCBピンをグランドに接続すると連続電流動作が強制されます。これは最も非効率的な動作モードですが、アプリケーションによっては望ましい場合があります。このモードでは、出力で電流をソースまたはシンクすることができます。コントローラが強制連続動作時に電流をシンクすると、電流が逆流して入力フィルタ・コンデンサに流れ込みます。入力コンデンサが十分に大きければ、入力電源電圧が許容できない高いレベルに上昇するのを防ぎます。「アプリケーション情報」セクションの「CINとCOUTの選択」を参照してください。

周波数同期フェーズロック・ループにより、PLLINピンを使って内部発振器を外部ソースに同期させることができます。位相検出器の出力であるPLLFLTRピンは発振器の周波数制御用DC入力でもあり、発振器は0V～2.4Vの電圧入力に対応して250kHz～600kHzの範囲で動作します。PLLはロックするとトップMOSFETのターンオンを同期信号の立上りエッジに揃えます。PLLINピンに周波数情報が与えられないと、PLLFLTRは“L”になり、発振器は最小周波数に強制されます。PLLFLTRピンにDCソースを与えて、外部から望みの動作周波数を設定することができます。PLLIN入力信号がないと、このピンには約20μAの放電電流が流れます。

マルチフェーズ・アーキテクチャでは、入力容量のESRに関する要求条件と効率の低下が大幅に緩和されます。その理由は、入力コンデンサから引き出されるピーク電流が、使用される複数の位相によって実効的に分割されますが、電力損失はRMS電流の二乗に比例するからです。3段の単一出力電圧の実装では、入力経路の電力損失を90%下げることができます。

差動アンプこのアンプにより真の差動出力電圧検出が可能になります。VOUT＋とVOUT-の両方を検出すると高電流アプリケーションや電気的配線損失のあるアプリケーションのレギュレーションに役立ちます。この検出方法では、さらに電源グランドが信号グランドから物理的に分離されるので、PCレイアウト上のやっかいな「グランド・ループ」の可能性が排除され、ボード間の相互配線によって生じる電圧誤差を防ぎます。これはVRMの設計で特に役立ちます。

パワーグッド機能PGOODピンは内部NチャネルMOSFETのドレインに接続されています。このMOSFETは、約100μsの内部遅延が経過し、出力電圧がその公称値から10%以上外れるとオンします。遅延時間が経過する前に出力が正常に戻るとタイマはリセットされます。出力電圧が±10%の「ウィンドウ」の中に入ると、PGOOD出力は遅延時間なしに立ち上がります。

フェーズ・モードPHASMDピンにより、TG1出力の立上りエッジとCLKOUT信号の立上りエッジのあいだの位相シフトが決まります。このピンを接地すると30度の位相シフトになり、このピンをVCCに接続すると60度の位相シフトになります。これらの位相シフトの値により、6フェーズと12フェーズのシステムへの拡張が可能です。上のPGOOD機能とPHASMD機能はUHパッケージでは1つの共通ピンに結合されています。

低電圧シャットダウンの調節UVADJピンに印加される電圧は、外部からプログラム可能な低電圧シャットダウンを実現するため、内部1.2Vリファレンスと比較されます。RUN/SSピンは、UVADJピンに印加された電圧が1.2Vのスレッショルドを超えるまで、内部で“L”に保たれます。

短絡検出RUN/SSコンデンサは起動時にコントローラをオンし、入力電源からの突入電流を制限するために使用されます。RUN/SSピンのコンデンサによって決まる時間がコントローラに与えられて出力コンデンサが十分充電され、最大負荷電流を供給するようになると、RUN/SSコンデンサは短絡タイムアウト回路として使用されます。出力電圧がその公称出力電圧の70%より下に低下すると、出力が過電流または短絡状態にあると想定して、RUN/SSコンデンサが放電し始めます。この状態が（RUN/SSコンデンサのサイズによって決まる）十分長い時間継続すると、RUN/SSピンの電圧が再サイクルされるまでコントローラはシャットダウンします。

133731fc

LTC3731

アプリケーション情報

この内蔵ラッチオフは、3.8Vで5μAを超す電流をRUN/SSピンに与えれば無効にすることができます。この追加電流によってソフトスタート時間が短縮されますが、ひどい過電流や短絡状態のあいだRUN/SSコンデンサの正味放電が阻止されます。出力電圧がその公称レベルの70%より下に下がると、短絡ラッチオフ回路がイネーブルされていてもいなくても、フォールドバック電流制限がアクティブになります。実際の出力電圧が低くても、EAINピンの電圧が70%×0.6V（つまり0.42V）のレベルより上に保たれるようにEAINピンをクランプすることにより、フォールドバック電流制限を無効にすることができます。RUN/SSピンは100μAまでの入力電流を安全に受け入れることができます。

入力の低電圧のリセット入力電圧（VCC）が約4Vより下に下がると、RUN/SSコンデンサはリセットされます。RUN/SSピンのコンデンサは短絡アーミング・ラッチが解除されるまで放電します。VCC電源が4Vを超すと、RUN/SSコンデンサは通常のソフトスタート・ランプを実行しようとします。この回路により、入力パワー・スイッチングのブレイク-ビフォア-メイク状態が生じたとき、電源のラッチオフが防止されます。RUN/SSコンデンサが約3.8Vの短絡ラッチオフ・アーミング・スレッショルドを超えるまで、PGOODピンは起動時に“L”に保たれます。

基本的なアプリケーション回路がこのデータシートの最初のページの図1に示されています。外付け部品の選択は負荷条件に基づいておこない、望みの動作周波数、インダクタ電流および出力電圧リップルの必要条件に基づいて、通常はインダクタンス値の選択から始めます。インダクタと動作周波数を選択したら、電流センス抵抗を計算することができます。次に、パワーMOSFETとショットキー・ダイオードを選択します。最後に、必要な電圧リップルの条件に従ってCINとCOUTを選択します。図1に示されている回路は、（外付けMOSFETと、おそらく最小オン時間によって制限されますが）最大28VのMOSFET電源電圧で動作するように構成することができます。

動作周波数このデバイスには固定周波数のフェーズロック可能なアーキテクチャが採用されており、周波数は内部コンデンサによって決定されます。この内部コンデンサは、固定された電流にPLLFLTRピンに加えられた電圧に比例する電流を加算した電流で充電されます。詳細については、「フェーズロック・ループと周波数同期」のセクションを参照してください。

PLLFLTRピンに加えられた電圧と周波数のグラフを図3に示します。動作周波数が高くなるとゲート電荷損失が増加し、効率が低下します（「効率に関する検討事項」を参照）。

最大スイッチング周波数は約680kHzです。

インダクタ値の計算と出力リップル電流動作周波数が高いほど小さな値のインダクタとコンデンサを使用できるという意味で、動作周波数とインダクタの選択には相関関係があります。そうであれば、なぜ誰もが大きな値のコンポーネントを使った低い周波数での動作を選ぶのでしょうか。答えは効率です。周波数が高いほどMOSFETのゲート電荷による損失と遷移損失のために一般に効率が低下します。この基本的なトレードオフに加えて、リップル電流と低電流動作に対するインダクタ値の影響も考慮しなければなりません。

PLLFLTR PIN VOLTAGE (V)0

OPER

ATIN

G FR

EQUE

NCY

(kHz

)

3731 F03

700

600

500

400

300

2000.5 1 1.5 2 2.5

図3．動作周波数とVPLLFLTR

（機能図を参照）動作

143731fc

LTC3731

アプリケーション情報PolyPhaseの手法では、個々の出力段が低い基本周波数で動作して効率を上げるように個々の出力段を最適化しながら、入力と出力の両方のリップル電流を減らします。

インダクタの値はリップル電流に直接影響を与えます。個々のセクション（N）あたりのインダクタ・リップル電流∆ILは、次式で示すようにインダクタンスまたは周波数が高いほど減少し、VINまたはVOUTが高いほど増加します。

∆IL =

VOUTfL

1−VOUTVIN

ここで、fは個々の出力段の動作周波数です。

PolyPhaseコンバータでは、出力コンデンサに現れる正味リップル電流は、リップルのキャンセルにより、個々のインダクタのリップル電流よりはるかに小さくなります。正味出力リップル電流の計算法の詳細は「アプリケーションノート77」に示されています。

様々な位相構成の出力コンデンサから見える正味リップル電流を図4に示します。出力電圧を固定し、デューティ・ファクタをX軸上で10%～90%のあいだで変化させたときの出力リップル電流がプロットされています。出力リップル電流はデューティ・ファクタがゼロのインダクタ・リップル電流に対して正規化されています。面倒な計算の代わりにこのグラフを使用することができます。図4に示されているように、次の場合に出力リップル電流がゼロになります。

VOUTVIN

= kNここで、k =1、2、．．．、N - 1

こうして、使用する位相の数を選択して出力リップル電流を最小に抑え、したがって与えられた入力電圧と出力電圧での出力リップル電圧を最小に抑えることができます。入力電圧が大きく変化するアプリケーションでは、位相を追加すると最良の結果が得られます。

大きな値の∆ILを許容すれば低いインダクタンスを使用できますが、出力電圧リップルが高くなります。リップル電流を設定する妥当な出発点として∆IL = 0.4(IOUT)/Nとします。ここで、Nはチャネル数、IOUTは全負荷電流です。入力電圧が最大のときに∆ILが最大になることを忘れないでください。個々のインダクタ・リップル電流は入力電圧、出力電圧およびインダクタンスによって決まる定数です。

インダクタのコアの選択L1～L3の値が決まったら、インダクタの種類を選択します。高効率コンバータは低価格の鉄粉コアに見られるコア損失は一般に許容できないので、フェライト、Molypermalloy（モリパーマロイ）またはKool Mμのコアを使わざるをえません。一定のインダクタ値に対して実際のコア損失はコア・サイズには依存せず、選択したインダクタンスに大きく依存します。インダクタンスが増加するとコア損失が低下します。インダクタンスを大きくするにはワイヤの巻数を増やす必要があるため残念ながら銅損失が増加します。

フェライトを使用した設計ではコア損失がきわめて低く、高いスイッチング周波数に適しているため、設計目標を銅損失と飽和を防ぐことに集中することができます。フェライト・コアの材質は「ハード」に飽和します。つまり、設計ピーク電流を超すとインダクタンスが急激に消滅します。その結果、インダクタのリップル電流が突如増加し、そのため出力電圧リップルが増加します。コアは飽和させないでください。

Molypermalloy（Magnetics,Inc.製）はトロイドに最適な低損失コア材ですが、フェライトよりも高価です。妥当なコア材として同じメーカーのKool Mμがあります。トロイドは特に多層巻線が使用できるときに空間効率が非常に高くなります。これらにはボビンがないので実装が困難です。ただし、表面実装用の製品が入手でき、高さもそれほどではありません。

DUTY FACTOR (VOUT/VIN)0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9

1.0

0.9

0.8

0.7

0.6

0.5

0.4

0.3

0.2

0.1

0

3731 F04

6-PHASE12-PHASE

4-PHASE3-PHASE2-PHASE1-PHASE

I O(P

-P)

V O/fL

図4．正規化されたピーク出力電流と デューティ・ファクタ [IRMS = 0.3（IO（P-P）]

153731fc

LTC3731

アプリケーション情報パワーMOSFETとD1、D2、D3の選択3つの出力セクションのそれぞれに少なくとも2個の外付けパワーMOSFETを選択する必要があります。トップ（メイン）スイッチ用に1個のNチャネルMOSFET、およびボトム（同期）スイッチ用に1個以上のNチャネルMOSFETです。選択されたすべてのMOSFETの個数、種類および「オン」抵抗は、MOSFETが使用される実際の場所（メインまたは同期）とともに降圧比を考慮に入れます。出力電圧が入力電圧の1/3より小さなアプリケーションのトップMOSFETにははるかに小型で入力容量の小さなMOSFETを使用します。VIN >> VOUTのアプリケーションでは、トップMOSFETの「オン」抵抗は、300kHzを超す動作周波数での入力容量に比べて、全体の効率に対して通常重要ではありません。MOSFETのメーカーは、スイッチング・レギュレータのアプリケーションのメイン・スイッチ用に、「オン」抵抗が適度に低く、入力容量を大幅に下げた専用デバイスを設計しています。

MOSFETのピーク・トゥ・ピークのゲート・ドライブ・レベルはVCC電圧で設定されますので、ほとんどのアプリケーションではロジック・レベル・スレッショルドのMOSFETが必要です。MOSFETのBVDSSの仕様にも十分注意を払ってください。ロジック・レベルMOSFETの多くは30V以下に制限されています。

パワーMOSFETの選択基準には、オン抵抗RDS(ON)、入力容量、入力電圧および最大出力電流が含まれます。

MOSFETの入力容量はいくつかの成分の組合せですが、ほとんどのデータシートに含まれている標準「ゲート電荷」曲線から求めることができます（図5）。この曲線は、コモンソースの電流源負荷段のゲートに一定の入力電流を強制し、ゲート電圧を時間に対してプロットして作成されました。

初期スロープはゲート-ソース間およびゲート-ドレイ間の容量の影響です。曲線の平坦な部分はドレインが電流源負荷両端の電圧を下げるのに伴うドレイン-ゲート間容量のミラー効果の結果です。上側のスロープはドレイン-ゲート間蓄積容量とゲート-ソース間容量によります。ミラー電荷（曲線が平坦なaからbに対応する水平軸のクーロン値の増加分）は特定のVDSドレイン電圧に対して規定されていますが、曲線で規定されているVDS値に対するアプリケーションのVDSの比を掛けることにより、異なったVDS電圧に対して補正することができます。CMILLER項を推定する方法として、メーカーのデータシートでa点からb点までのゲート電荷の変化を求め、規定されているVDS電圧で割ります。CMILLERはトップMOSFETの過渡損失項を決める最重要選択基準ですが、MOSFETのデータシートで直接規定されてはいません。CRSSとCOSはときどき規定されていますが、これらのパラメータの定義は記載されていません。

コントローラが連続モードで動作しているとき、トップMOSFETとボトムMOSFETのデューティ・サイクルは、以下の式で与えられます。

メイン・スイッチのデューティ・サイクル= VOUTVIN

同期スイッチのデューティ・サイクル= VIN – VOUTVIN

最大出力電流でのメインMOSFETと同期MOSFETの消費電力は以下の式で与えられます。

PMAIN =VOUTVIN

IMAXN

2

1+ δ( )RDS(ON) +

VIN2IMAX2N

RDR( ) CMILLER( ) •

1VCC – VTH(IL)

+ 1VTH(IL)

f( )

PSYNC =VIN – VOUT

VIN

IMAXN

2

1+ δ( )RDS(ON)+–

VDS

VIN

3731 F05

VGS

MILLER EFFECT

QIN

a b

CMILLER = (QB – QA)/VDS

VGS V

+

–

図5．ゲート電荷特性

163731fc

LTC3731

アプリケーション情報

ここで、Nは出力段の数、δはRDS(ON)の温度依存性、RDRはトップ・ドライバの実効抵抗（VGS = VMILLERで約2Ω）、VINはドレイン電位および特定のアプリケーションでのドレイン電位の変化です。VTH(IL)はパワーMOSFETのデータシートの規定ドレイン電流で規定されている標準ゲート・スレッショルド電圧です。CMILLERはMOSFETのデータシートのゲート電荷曲線と上述の手法を使って計算した容量です。

I2R損失の項は両方のMOSFETに共通していますが、トップサイドNチャネルの式にはさらに遷移損失の項があり、これは入力電圧が最大のとき最大になります。VIN < 12Vでは、高電流のときの効率は一般に大きなMOSFETを使用すると向上しますが、VIN > 12Vでは遷移損失が急激に上昇し、実際にはCMILLERが小さくてRDS(ON)が大きいデバイスを使用する方が効率が高くなるポイントにまで達します。同期MOSFETの損失は、入力電圧が高くてトップ･スイッチのデューティ・ファクタが低くなるとき、または同期スイッチが周期の100%近くオンする短絡時に最大になります。

MOSFETの場合の（1＋δ）の項は一般に「正規化されたRDS(ON)と温度」の曲線で与えられますが、低電圧MOSFETの場合の近似値としてδ ＝ 0.005/°Cを使用することができます。

図1に示されているショットキー・ダイオードD1～D3は、2つの大きなパワーMOSFETのそれぞれの導通期間の間隙に生じるデッドタイム中に導通します。これによって、ボトムMOSFETのボディ・ダイオードがデッドタイムのあいだオンして電荷を蓄積するのを防止し、効率を数パーセント低下させる逆回復時間を不要にします。2A～8Aのショットキーは平均電流が比較的小さいので、両方の動作領域にとって一般に妥当な選択といえます。これより大きなダイオードは接合容量が大きいため遷移損失が増加します。

CINとCOUTの選択連続モードでは、各トップNチャネルMOSFETのソース電流は、デューティ・サイクルがVOUT/VINの方形波になります。最大RMS電流に対応できる大きさの低ESR入力コンデンサを使用する必要があります。厳密な式の詳細は「アプリケーションノート77」に記載されています。出力電圧を固定して入力電圧を変化させたときの異なった位相構成の入力コンデンサのリップル電流を図6に示します。入力リップル電流はDC出力

電流に対して正規化されています。面倒な計算の代わりにこのグラフを使用することができます。最小入力リップル電流は位相数と出力電圧の積N（VOUT）が入力電圧VINにほぼ等しいとき、または以下のとき実現することができます。

VOUTVIN

= kNここで、k =1、2、．．．、N - 1

したがって、与えられた入力電圧と出力電圧に対して入力コンデンサのサイズを最小にするように位相数を選択することができます。

図4のグラフでは、次のときに局所的な最大入力RMSコンデンサ電流に達します。

VOUTVIN

= 2k –1N

ここで、k =1、2、．．．、N

大きく変化させてもそれほど状況が改善されないため、一般にはこれらのワーストケース条件が設計に使用されます。コンデンサ製造業者のリップル電流定格は多くの場合わずか2000時間の寿命時間によって規定されていることに注意してください。このため、コンデンサをさらにディレーティングする、つまり要求条件よりも高い温度定格のコンデンサを選択するようにしてください。サイズまたは高さの設計条件を満たすため、複数のコンデンサを並列に接続することもできます。疑問点については必ずコンデンサの製造元に問い合わせてください。

DUTY FACTOR (VOUT/VIN)0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9

0.6

0.5

0.4

0.3

0.2

0.1

0

3731 F06

RMS

INPU

T RI

PPLE

CUR

RENT

DC L

OAD

CURR

ENT

6-PHASE4-PHASE

12-PHASE

3-PHASE2-PHASE1-PHASE

図6．正規化された入力RMSリップル電流と 1～6の出力段のデューティ・ファクタ

173731fc

LTC3731

アプリケーション情報図6のグラフは、ピークRMS入力電流は直線的に減少し、使用される段数Nに反比例することを示しています。効率の損失は入力RMS電流の二乗に比例しますので、3段の実装では1フェーズのデザインに比べて電力損失が90%減少することに注意することが重要です。さらに、PolyPhaseシステムでは入力リップル電流が減少するので、バッテリ/入力の保護用ヒューズの抵抗（もし使用されていれば）や、PCボードのトレースとコネクタの抵抗による損失も減少します。必要な入力容量は、電流パルスの周波数が実効的に増加するので、さらに係数Nだけ減少します。

小型のデザインではセラミック・コンデンサが広く普及してきていますが、いくつかの注意点を守る必要があります。X7R、X5RおよびY5Vは誘電体層に使われるセラミック材のいくつかの例ですが、これらの異なった誘電体は、適用される電圧や温度の条件により、容量値に与える影響が大きく異なります。物理的には、印加される電圧の変化により容量値が変化すると圧電効果が付随し、音を生じます。可聴レートで変化する電流を流す負荷の場合、付随して変化する入力電圧をセラミック・コンデンサに生じ、可聴信号を生じることがあります。二次的問題は、電荷の増加に伴って容量が減少しつつあるセラミック・コンデンサへ逆流するエネルギーに関係しています。電圧が上昇するにつれて容量値が減少するため、供給されている一定の電流よりもかなり高い速度で電圧が上昇することがあります。ただし、セラミック・コンデンサはESRが非常に小さいので、適切なものを選択して使用すると、全体の損失を最小に抑えることができます。

COUTは必要な等価直列抵抗 (ESR)に基づいて選択します。一般に、ESRに対する要求条件が満たされると、その容量はフィルタ機能にとって十分です。定常状態の出力リップル（∆VOUT）は次式で表わされます。

∆VOUT ≈ ∆IRIPPLE ESR+

18NfCOUT

ここで、f＝各段の動作周波数、Nは出力段の数、COUT＝出力容量、∆IL＝各インダクタのリップル電流です。∆ILは入力電圧に応じて増加するので、出力リップルは入力電圧が最大のとき最大になります。以下のことを仮定すると、∆IL = 0.4IOUT(MAX)のとき出力リップルは最大VINで50mVより小さくなります。

COUTに要求されるESR < N • RSENSEおよび

COUT > 1/(8Nf)(RSENSE)

小型表面実装パッケージに入った、ESRが非常に小さなコンデンサの登場により、物理的に非常に小さな実装が可能になります。ITHピンを使ってスイッチング・レギュレータのループを外部で補償することができるので、出力コンデンサの種類を非常に広い範囲で選択することができます。コンデンサのそれぞれの種類のインピーダンス特性は理想的コンデンサとはかなり異なりますから、設計段階で精確なモデリングまたはベンチ評価が必要です。

高性能スルーホール・コンデンサについては、ニチコン、日本ケミコン、三洋電機などのメーカーを検討します。三洋製のOS-CON半導体誘電体コンデンサとパナソニックのSP表面実装タイプは（ESR・サイズ）の積が優れています。COUTのESRの条件が満たされれば、一般にRMS電流定格はIRIPPLE(P-P)の条件をはるかに上回ります。AVX、太陽誘電、村田製作所およびトーキンのセラミック・コンデンサは、容量値が高く、ESRが非常に低いので、出力電圧の低いアプリケーションに特に適しています。

表面実装のアプリケーションでは、アプリケーションの要求するESRまたはRMS電流に関する条件を満たすため、複数のコンデンサを並列に接続する必要があることがあります。アルミ電解コンデンサと乾式タンタル・コンデンサの両方とも表面実装タイプが提供されています。新型の特殊ポリマ表面実装コンデンサもESRは非常に低いのですが、単位体積あたりの容量密度ははるかに低くなっています。タンタル・コンデンサの場合、スイッチング電源に使用するためのサージ試験が実施されていることが不可欠です。表面実装タンタル・コンデンサのAVX TPS、AVX TPSV、KEMET T510シリーズまたは表面実装特殊ポリマ・コンデンサのパナソニックSPシリーズが最適で、高さが2mm～4mmのケースで供給されています。

183731fc

LTC3731

アプリケーション情報他のコンデンサの種類としては、三洋のPOSCAP、三洋のOS-CON、ニチコンのPLシリーズ、そしてSpragueの595Dシリーズがあります。その他の特長については製造元にお問い合わせください。

出力電流に対するRSENSEの選択周波数とインダクタを選択したら、必要なピーク・インダクタ電流に基づいて、RSENSE1、RSENSE2、RSENSE3を決定します。電流コンパレータの最大スレッショルドは標準で75mV/RSENSE、同相入力範囲はSGND～ (1.1) • VCCです。電流コンパレータのスレッショルドによってインダクタ電流のピーク値が設定され、このピーク値からピーク・トゥ・ピーク・リップル電流∆ILの半分を差し引いた値に等しい最大平均出力電流IMAXが得られます。

デバイスと外付け部品の値のばらつきに対して余裕をもたせると、次式のようになります。

RSENSE =N

50mVIMAX

このデバイスは0.002Ω～0.02ΩのRSENSEの値で正しく動作します。

VCCのデカップリングVCCピンはコントローラの内部回路だけでなく、LTC3731 UHパッケージではトップとボトムのゲート・ドライバにも電力を供給します。したがって、非常に高い瞬時電流が流れるため、（動作温度環境に依存して）少なくとも1µFのX7RまたはX5Rのタイプのセラミック・コンデンサをデバイスに隣接させ、できれば追加の10µFをデバイスに近接させて、非常に注意深くこのピンをグランドにバイパスする必要があります。セラミック・コンデンサの電圧係数を考慮に入れた全容量は、ドライブされるすべてのMOSFETの合計ゲート電荷容量の100倍の大きさにします。電流コンパレータの非常に小さな信号と高い帯域幅を乱さないように5V電源を十分静かに保ちながら、MOSFETゲート・ドライバに必要な高い過渡電流を供給するには、デバイスの近くで十分バイパスする必要があります。

トップサイドMOSFETドライバの電源（CB、DB）BOOSTピンに接続された外部ブートストラップ・コンデンサ（CB）は、トップサイドMOSFETにゲート・ドライブ電圧を供給します。「機能図」のコンデンサCBは、SWピンが“L”のとき、VCCからダイオードDBを通して充電されます。トップサイドMOSFETの1つをオンするとき、ドライバはそのMOSFETのゲート-ソース間にCBの電圧を印加します。これによってMOSFETが導通し、トップサイド・スイッチがオンします。スイッチ・ノード電圧（SW）がVINまで上昇し、BOOSTピンが続いて上昇します。トップサイドMOSFETがオンしているとき、ブースト電圧は入力電源より高くなります（VBOOST = VCC＋VIN）。ブースト・コンデンサCBの値としては、トップサイドMOSFETの製造元のデータシートで規定されている全ゲート容量の30倍～100倍が必要です。DBの逆ブレークダウン電圧はVIN(MAX)より大きくなければなりません。

差動アンプ /出力電圧のプログラミングこのデバイスには真のリモート電圧検出機能が備わっています。検出接続は、緊密に結合した一対の共通PCトレースを通して、負荷から差動アンプの入力に戻します。差動アンプは、グランド・ループの乱れとともに、PCのフィードバック・トレースへの容量性や誘導性の放射によって生じた同相信号を除去します。差動アンプの出力信号は外部抵抗分割器によって分圧され、誤差アンプによって内部の高精度0.6V電圧リファレンスと比較されます。

差動アンプの出力振幅範囲は0V～（VCC-1.2V）です。出力には内部プルダウン電流なしのNPNエミッタ・フォロワが使われています。電流をシンクするにはグランドに接続した抵抗性DC負荷が必要です。

差動アンプは、高出力電圧アプリケーションには推奨されませんが、使用する場合は、差動アンプの余裕がなくなる前にコントローラをオフするために、UVADJ機能を用いてVCCレールをモニタしてください。

出力電圧は次式に従って外部抵抗分割器によって設定されます。

VOUT = 0.6V 1+

R1R2

図2に示すように抵抗分割器が出力に接続されているので、電圧のリモート・センスが可能です。

193731fc

LTC3731

アプリケーション情報ソフト・スタート/実行機能RUN/SSピンは 1) オン/オフ、2) ソフトスタート、および 3) 無効にできる短絡ラッチオフ・タイマの3つの機能を果たします。ソフトスタートは、コントローラの（内部でバッファされ、クランプされたVITHに比例する）電流制限を徐々に増加させることによって、入力電源のサージ電流を減らします。ラッチオフ・タイマは、非常に短くて極端な負荷トランジェントにより過電流ラッチがトリップするのを防ぎます。RUN/SSピンに供給される小さなプルアップ電流（>5μA）により、過電流ラッチが動作するのが防がれます。最大200μAのプルアップ電流をRUN/SS ピンに流しても（このピンの電圧がこのピンの絶対最大定格を超えるかもしれませんが）許容されます。これは、このピンは電流が制限されており、内部保護回路が備わっているからです。この機能がどのように動作するか以下説明します。

内部の1.5μA電流源がCSSコンデンサを充電します。RUN/SSの電圧が1.5Vに達すると、コントローラは動作を開始できます。RUN/SSの電圧が1.5Vから3.5Vまで上昇するにつれ、内部電流制限も20mV/RSENSEから75mV/RSENSEまで増加します。出力電流制限はゆっくりランプアップし、最大電流に達するにはさらに1s/μFを要します。出力電流がこのようにゆっくりランプアップするので、入力電源から供給する必要のある起動時サージ電流が除去されます。RUN/SSが完全にグランドに引き下げられていると、起動までにおよそ以下の遅延時間が経過します。

tDELAY =1.5V

1.5µACSS = 1s/µF( )CSS

tIRAMP =3V −1.5V

1.5µACSS = 1s/µF( )CSS

RUN/SSコントローラ・ピンを0.4Vより下に引き下げると、デバイスは低電流（IQ < 100μA）のシャットダウン状態になります。図7に示されているように、RUN/SSはロジック回路で直接ドライブすることができます。図7のダイオード（D1）によってスタート遅延は短くなりますが、CSSがゆっくりランプアップし、ソフトスタート機能を実現することができます。RUN/SSピンには6Vのツェナー・クランプが内蔵されています（機能図を参照）。

フォールト状態：過電流ラッチオフRUN/SSピンは過電流状態が検出されるとコントローラをラッチオフする機能も備えています。RUN/SSコンデンサは起動時にコントローラをオンし、3つの出力段のすべての突入電流を制限するために使用されます。コントローラが起動し、出力コンデンサを充電するのに十分な時間が経過し、最大負荷電流が供給されるようになると、RUN/SSコンデンサは短絡タイマとして使用されます。出力電圧がその公称値の70%より下に低下すると、出力が過電流状態にあると想定して、RUN/SSコンデンサが放電を開始します。この状態が（RUN/SSコンデンサのサイズ、放電電流、および回路のトリップ・ポイントによって決まる）十分長い時間継続すると、RUN/SSピンの電圧が再サイクルされるまでコントローラはシャットダウンします。起動時に過負荷状態が発生した場合、この時間は次式で概算できます。

tLO1 >> (CSS • 0.6V)/(1.5µA) = 4 • 105 (CSS)

起動後に過負荷状態が生じると、RUN/SSコンデンサの電圧は充電を継続し、ラッチオフするまでの追加の時間を与えます。

tLO2 >> (CSS • 3V)/(1.5µA) = 2 • 106 (CSS)

図7に示されているように、この内蔵過電流ラッチオフはVCCからRUN/SSピンにプルアップ抵抗を接続して無効にすることができます。VCCが5Vのとき、200kの抵抗は過電流状態のあいだRUN/SSコンデンサの放電を防止しますが、他方、ソフトスタート時間を短縮しますので、もっと大きなRUN/SSコンデンサの値が必要になることがあります。

なぜ過電流ラッチオフを無効にする必要があるのでしょうか。設計の試作段階では、ノイズのピックアップやレイアウトに問題が生じることがあり、そのため保護回路がコントローラを

RUN/SS PIN3.3V OR 5VRUN/SS PIN

5VVCC

RSS

CSSCSS

3731 F07

D1

SHDNSHDN

図7．RUN/SSピンのインタフェース

203731fc

LTC3731

アプリケーション情報ラッチオフする可能性があります。この機能を無効にすれば、 回路やPCレイアウトのトラブルシューティングを行うことができます。内部のフォールドバック電流制限は依然有効なので、電源システムを障害から保護します。設計が完了した後、フォールドバック電流制限だけに依存するか、それともプルアップ抵抗を除去してラッチオフ機能をイネーブルするか決定することができます。

ソフトスタート・コンデンサCSSの値は、出力電流、出力容量、および負荷電流の特性に合わせて変える必要があるかもしれません。最小ソフトスタート容量は、次式で与えられます：

CSS > (COUT)(VOUT) (10–4) (RSENSE)

ほとんどのアプリケーションでは、CSS ＝ 0.1μFの最小推奨ソフトスタート・コンデンサで十分です。

電流のフォールドバックアプリケーションによっては、内蔵電流フォールドバック機能を無効にする方が望ましいことがあります。スイッチング・レギュレータに給電するとき負のインピーダンスが生じます。つまり、VINが低いほど入力電流が高く、VINが上がると入力電流が下がります。電流フォールドバックは電圧を上げると電流が増加する通常の抵抗性負荷に対応するように設計されています。EAINピンは、デバイスがピーク電流レベルを「フォールドバック」するのを防ぐため、このピンの公称動作レベル0.6Vより70%（つまり0.42V）上に人工的に保ちます。推奨回路を図8に示します。

VOUTが存在しないとき、Q1のエミッタはEAINピンを内部検出回路がピーク出力電流を減らすのを防ぐ電圧に保ちます。この機能をこのように無効にすると、短絡状態で外付けMOSFETの保護機能が無効になります。この手法により、

短絡ラッチオフ機能が短絡発生時にデバイスをオフするのを防ぐこともできますので、ピーク出力電流はN • 75mV/RSENSEに制限されるだけです。

低電圧リセットデバイスへの入力電源（VCC）が4Vより下に下がると、RUN/SSコンデンサはグランドに放電します。VCCが4Vを超えると、RUN/SSコンデンサは再充電可能となり、新たにソフトスタートによる立上がりを開始します。ダイオード接続されていない2つの電源を切り替えて使うアプリケーションではこれは便利かもしれませんが、安定化された出力に生じる中断を埋め合わせることはできないことに注意してください。

フェーズロック・ループと周波数同期このデバイスには、電圧制御発振器と位相検出器で構成されるフェーズロック・ループが内蔵されています。そのため、出力段1のトップMOSFETのターンオンを外部ソースの立上りエッジにロックすることができます。電圧制御発振器の周波数範囲は中心周波数 fOの上下±50%です。PLLFLTRピンに加えられる1.2Vの電圧は約400kHzの周波数に対応します。このデバイスの公称動作周波数範囲は225kHz～680kHzです。

使われている位相検出器はエッジに反応するデジタル・タイプで、外部発振器と内部発振器の位相のずれをゼロ度にします。このタイプの位相検出器では、内部発振器は入力周波数の高調波にロックしません。PLLのホールドイン範囲（∆fH）はキャプチャ範囲（∆fC）に等しくなります。

∆fH = ∆fC = ±0.5 fO位相検出器の出力は、PLLFLTRピンに接続された外部フィルタ部品を充放電する、相補的な一対の電流源です。PLLの簡略化したブロック図を図9に示します。

外部周波数 (fPLLIN)が発振器周波数 (fOSC)より大きいと、電流が連続的にソースされ、PLLFLTRピンを引き上げます。外部周波数が fOSCより小さいと、電流は連続的にシンクされ、PLLFLTRピンを引き下げます。外部周波数と内部周波数が等しいが位相が異なると、位相差に対応した時間だけ電流源がオンします。このように、PLLFLTRピンの電圧は、外部発振器と内部発振器の位相と周波数が等しくなるまで調整されます。この安定した動作点では位相コンパレータの出力はオープンになり、フィルタ・コンデンサCLPがその電圧を保持します。デバイスのPLLINピンはピンの近くに配置されたロジック・

VCC

3731 F08

CALCULATE FOR0.42V TO 0.55V

VCC

EAIN

Q1LTC3731

図8．フォールドバック電流除去

213731fc

LTC3731

アプリケーション情報

ゲートなどの低インピーダンスのソースからドライブする必要があります。フェーズロック・システムに複数のデバイスを使う場合、スレーブ発振器がマスタ発振器の周波数に確実にロックできる電圧でマスタ発振器のPLLFLTRピンをバイアスします。この必要条件を満たすため、1.7V以下の電圧をマスタ発振器のPLLFLTRピンに印加することを推奨します。このとき動作周波数は1.7Vで約550kHzになります。

ループ・フィルタの部品（CLP、RLP）により位相検出器からの電流パルスが平滑化され、安定した入力が電圧制御発振器に与えられます。フィルタ部品のCLPとRLPにより、ループがロックする速度が決定されます。一般に、RLP = 10k、CLPの範囲は0.01μF～0.1μFです。

最小オン時間に関する検討事項最小オン時間 tON(MIN)は、デバイスがトップMOSFETをオンすることができる最小時間です。これは内部タイミング遅延とトップMOSFETのゲート電荷によって決まります。低デューティ・サイクルのアプリケーションでは、この最小オン時間のリミットに接近する可能性がありますので、次の条件を満たすように注意が必要です。

tON MIN( ) <

VOUTVIN f( )

デューティ・サイクルが最小オン時間で対応可能な値以下になると、デバイスは1つおきにサイクルをスキップし始めますので、周波数が半分の動作になります。出力電圧は引き続き安定化されますが、リップル電流とリップル電圧が増加します。

このデバイスの最小オン時間は約110nsです。ただし、ピーク・センス電圧が減少するにつれ、最小オン時間が徐々に増加します。これは、軽負荷でリップル電流が低い強制連続アプリケーションでは特に懸念される点です。この状況でデューティ・サイクルが最小オン時間のリミットより下に下がると、大きなサイクル・スキップが発生するおそれがあり、それに対応して電流および電圧リップルが大きくなります。

アプリケーションが最小オン時間のリミット付近で動作する可能性がある場合、最小オン時間の条件を満たすのに十分なリップル振幅を与える、十分低い値のインダクタを選択してください。一般に、各チャネルのインダクタ・リップル電流はVIN(MAX)で IOUT(MAX)の30%以上に保持してください。

効率に関する検討事項スイッチング・レギュレータのパーセント効率は、出力電力を入力電力で割って100%を掛けたものに等しくなります。

個々の損失を解析して、効率を制限する要素がどれであり、また何が変化すれば最も効率が改善されるかを判断できる場合がよくあります。パーセント表示の効率は次式で表すことができます。

%効率 = 100%− (L1 + L2 + L3 + ...)

ここで、L1、L2などは入力電力に対するパーセンテージで表した個々の損失です。

過渡応答のチェックレギュレータのループ応答は負荷過渡応答を見てチェックすることができます。スイッチング・レギュレータはDC（抵抗性）負荷電流のステップに応答するのに数サイクルを要します。負荷にステップが生じると、VOUTは∆ILOAD • ESRに等しい量だけシフトします。ここで、ESRはCOUTの等価直列抵抗です。さ

EXTERNALOSC

2.4V

RLP10k

CLP

OSC

DIGITALPHASE/

FREQUENCYDETECTOR

PHASEDETECTOR/OSCILLATOR

PLLIN

3731 F09

PLLFLTR

50k

図9．フェーズロック・ループのブロック図

223731fc

LTC3731

アプリケーション情報らに、∆ILOADによりCOUTの充放電が始まって帰還誤差信号を発生し、レギュレータを電流変化に適応させてVOUTを定常値に回復させます。この回復期間に（安定性に問題があることを示す）過度のオーバーシュートやリンギングが発生しないかVOUTをモニタすることができます。ITHピンが備わっているので制御ループ動作を最適化できるだけでなく、DC結合され、ACフィルタを加えた閉ループ応答のテスト・ポイントが与えられます。このテスト・ポイントでのDCステップ、立上り時間、およびセトリングは、真の閉ループ応答を反映します。2次特性が支配的なシステムを想定すれば、位相マージンや減衰係数はこのピンで見られるオーバーシュートのパーセンテージを使って推定することができます。このピンの立上り時間を調べることにより、帯域幅も推定できます。図1の回路に示されているITHピンの外部部品はほとんどのアプリケーションにおいて妥当な出発点となります。

ITHの直列RC-CCフィルタにより、支配的なポール-ゼロ・ループ補償が設定されます。これらの値は、PCレイアウトを完了し、特定の出力コンデンサの種類と容量値を決定したら、過渡応答を最速にするために多少は（推奨値の0.2～5倍）変更することができます。出力コンデンサのさまざまな種類と値によってループの帰還係数（利得と位相）が決まるので、まず出力コンデンサを決定する必要があります。立上り時間が

233731fc

LTC3731

アプリケーション情報

設計例設計例として、VCC = 5V、VIN = 12V（公称）、VIN = 20V(max)、 VOUT = 1.3V、IMAX = 45A、f = 400kHzと仮定します。30%のリップル電流を仮定して、まずインダクタンス値を選択します。各出力段のリップル電流の最大値は最大入力電圧で発生します。

L =VOUTf ∆I( ) 1−

VOUTVIN

= 1.3V400kHz( ) 30%( ) 15A( ) 1−

1.3V20V

≥ 0.68µH

一般に利用可能な値であるL = 0.6μHを使うと、34%のリップル電流になります。並列に動作している3つの段のワーストケースの出力リップルはピーク出力電流の11%より小さくなります。

RSENSE1、RSENSE2およびRSENSE3は65mVの控え目な最大センス電流スレッショルドを使い、リップル電流の半分を考慮に入れて、次のように計算することができます。

RSENSE =65mV

15A 1+ 34%2

= 0.0037Ω

一般に利用可能な0.003Ωのセンス抵抗を使います。

次に、最小オン時間に違反していないことを確認します。最小オン時間は次のとおり最大VCCで発生します。

tON MIN( ) =

VOUTVIN(MAX) f( )

= 1.3V20V 400kHz( ) = 162ns

出力電圧はDIFFOUTピンからSGNDに接続した抵抗分割器（機能図のR1とR2）によって設定されます。R1 = 13.3kおよび R2 = 11.3kに設定します。

トップサイドMOSFET の消費電力は推定できます。たとえば、FairchildのFDS6688を使うと、RDS(ON) = 7mΩ、CMILLER = 15nC/15V = 1000pFです。T（推定値） = 50°Cで最大入力電圧の場合、次のようになります。

PMAIN ≈1.8V20V

15( )2 1+ 0.005( ) 50°C− 25°C( )

0.007Ω + 20( )2 45A2( ) 3( )

2Ω( ) 1000pF( )

15V –1.8V

+ 11.8V

400kHz( ) = 2.2W

高い周囲温度と推定50°Cの接合部温度の上昇で、通常の動作条件での同期MOSFETのワーストケースの消費電力は次のようになります。

PSYNC =

20V −1.3V20V

15A( )2 1.25( ) 0.007Ω( ) = 1.84W

グランドへの短絡によって、次のフォールドバック電流が流れます。

ISC ≈

25mV2+ 3( )mΩ +

12

150ns 20V( )0.6µH

= 7.5A

ただし、RDS(ON)は標準的な値で、d = (0.005/°C)(50°C) = 0.25です。その結果生じるボトムMOSFETの電力消費は次のとおりです。

PSYNC = (7.5A)2(1.25)(0.007Ω) ≈ 0.5W

+

LTC3731

VCC5V

VBAT12V

3731 F10

図10．自動車用アプリケーションの保護

243731fc

LTC3731

アプリケーション情報これは通常の最大負荷状態での値の1/3より小さい値です。ついでに、負荷はまったく電力を消費しませんので、システムの電力は全体で90%以上減少します。したがって、システムは短絡状態のあいだ実際にはかなり温度が下がります。

PCボードのレイアウトのチェックリストPCボードをレイアウトするときは、以下のチェックリストを使用して、このデバイスが正しく動作するようにします。これらの項目は図11のレイアウト図にもイラストで示してあります。PCのレイアウトで以下の項目をチェックしてください。

+RIN

VIN VOUT

CIN

太線は高電流のスイッチング電流経路を示す。経路を最短に保つ

+COUT

D3

D2

SW2

D1

L1

SW1 RSENSE1

L2

RSENSE2

L3

SW3 RSENSE3

3731 F11

RL

図11．ブランチ電流の波形

253731fc

LTC3731

アプリケーション情報1) 信号グランドの経路とパワー・グランドの経路が分離されていますか? SGNDをプリント回路の経路の一端に保って、MOSFETの電流がデバイスの下を通過しないようにします。デバイスの信号グランド・ピンを使ってデバイスの片側ですべての制御回路を連結し、銅をSGNDを通して配線し、デバイスの下でパッケージの「影」を覆い、PGNDピンに接続してからCINとCOUTの(-)プレートまで伸ばします。VCCのデカップリング・コンデンサをデバイスに隣接させてVCCピンとPGNDのあいだに配置します。X7RまたはX5Rのタイプの1μFのセラミック・コンデンサは十分小さいのでデバイスにぴったりと合い、ボトムMOSFETをドライブする大きな電流パルスの悪影響を最小に抑えます。内部のIC電源を静かに保つため、5μF～10μFのセラミックやタンタル、またはその他のESRが非常に小さなコンデンサを追加することを推奨します。パワー・グランドは、ボトムNチャネルMOSFETのソース、ショットキー・ダイオードのアノード、およびCINの(- )プレートに戻ります。それらのリードの長さはできるだけ短くします。

2) デバイスのIN+ピンは、COUTの(+)プレートに接続されていますか? IN+ピンとEAINピンのあいだの30pF～300pFのフィードフォワード・コンデンサはできるだけデバイスに近づけて配置します。

3) 各チャネルのSENSE-とSENSE+のプリント回路トレースは最小のトレース間隔で一緒に配線されていますか? 各チャネルのSENSE+とSENSE-のあいだのフィルタ・コンデンサはできるだけデバイスのピンに近づけます。図12に示されているように、SENSE-ピンとSENSE+ピンはセンス抵抗のパッドに接続します。

4) CPWRの(＋)プレートはトップサイドMOSFETのドレインにできるだけ近づけて接続されていますか? このコンデンサはMOSFETにパルス電流を供給します。

5) SWITCH、BOOSTおよびTGの各スイッチング・ノードは敏感な小信号ノード（SENSE+、SENSE-、IN+、IN-、EAIN）から離します。理想的には、SWITCH、BOOSTおよびTGのプリント回路トレースはデバイス（特にデバイスの「静かな」側）から離して別個に配線します。dv/dtの高いトレースはグランド・トレースやグランド・プレーンを使って敏感な小信号ノードから分離します。

6) ロジック・ゲートのような低インピーダンスのソースを使ってPLLINピンをドライブし、リードをできるだけ短くします。

7) ITHピンと信号グランドのあいだの47pF～330pFのセラミック・コンデンサはできるだけデバイスに近づけて配置します。

3フェーズのスイッチング・レギュレータのすべてのブランチ電流を図11に示します。電流波形を観察すると、高スイッチング電流経路の物理的サイズを小さく抑えることがなぜ重要かが明らかになります。高い電界と磁界がこれらの「ループ」から、ちょうどラジオ局が信号を送信しているように放射されます。出力コンデンサのグランドは入力コンデンサの負端子に戻し、スイッチング電流の経路の共通グランドを共有しないようにします。回路の左半分はスイッチング・レギュレータによって生じる「ノイズ」を伴います。同期MOSFETとショットキー・ダイオードのグランド端子は、非常に高いスイッチ電流が存在するので、分離された短いPCトレースを使って入力コンデンサのボトム・プレートに戻します。入力コンデンサと出力コンデンサのボトム・プレートから分離された別の経路を使ってデバイスのパワー・グランド・ピン（PGND）を結線します。この手法により、高電流パルスによって生じる本来の信号は、スイッチング・レギュレータの全周期でインピーダンスが有限の別の電流経路をとり続けます。外部OPTI-LOOP