microeletrônica aula 3

Microeletrônica

Aula 3

Prof. Fernando Massa Fernandes

Sala 5017 E

[email protected]

https://www.fermassa.com/Microeletronica.php

Visão geral – Chip

Pastilha (die) – Intel Core i7

Revisão

Metal 1 →

Metal 3 →

Metal 5 →Visão Geral das Camadas(Exemplo)

Metal 2 →

Metal 4 →

Visão geralCorte de um chip CMOS

Várias camadas de diferentes materiais são depositadas em sequência em padrões geométricos e empilhadas precisamente para formar um circuito integrado.

Dispositivos ativos (MOSFETs)

Revisão

Visão geral

Ex.: MOSFET – Fabricado em tecnologia CMOS de 130 nm

* Tecnologia do início dos anos 2000.

*Fabricação em tecnologia CMOS padrão

Revisão

Revisão

Regressão Histórica1946. Computador ENIAC

→ 17.000 válvulas termiônicas (160 kW)→ Complexidade = Perda de confiabilidade→ Tempo longo de reparação e manutenção→ Alto custo e grande espaço físico necessário→ Desenvolvimento inviável com essa tecnologia

http://museo.inf.upv.es/eniac/

Revisão

Regressão Histórica1948. Primeiro transistor de estado sólido (BJT)

→ Laboratórios Bell (US)→ Willian Shockley→ Semicondutor Germânio

1949. Patente de um amplificador integrado(5 transistores em um substrato semicondutor comum)→ Siemens (DE) – Aparelho auditivo→ Werner Jacobi

1953. Patente de método de integração de componentes eletrônicos usando uma camada de semicondutor*→ Transistores BJT (10 x 1,6 mm)→ Harwick Johnson

1954. Primeiro transistor BJT de silício→ Texas Instruments→ Gordon Kid

Revisão

Regressão Histórica1958. Primeiro protótipo de um CI usando componentes discretos*

→ Oscilador de deslocamento de fase - 1 transistor (Patente de Johnson)→ Texas Instruments→ Jack Kilby (nobel 2000) + contribuições

“Todos os componentes de um circuito podem ser formados em um único cristal semicondutor adicionando-se

apenas as interconexões”

Revisão

Regressão Histórica1958. Primeiro protótipo de um CI usando componentes discretos*

→ Oscilador de 1 transistor (Patente de Johnson)→ Texas Instruments→ Jack Kilby (nobel 2000) + contribuições

1959. Processo de fabricação planar de transistores BJT de silício(dopagem por difusão e processo de oxidação)*→ Fairchield Semiconductor→ Jean Hoerni (difusão) e Robert Noyce (Isolação por junção PN e metalização de conectores com alumínio)

1959. Invenção do MOSFET (Metal-Oxide-Semiconductor Field-Effect-Transistor)

→ Laboratórios Bell→ Dawan Kahng & Martin Atalla

Revisão

Regressão Histórica1963. Patente da tecnologia de fabricação CMOS (Complementary Metal-Oxide

Semiconductor)*→ Fairchield Semiconductor→ Frank Wanlass

1965. Formalização do conceito de escalabilidade do CI em silício(Lei de Moore)→ Intel (Fundador)→ Gordon Moore

“O número de transistores dobraa cada 18-24 meses”

Revisão

Regressão Histórica1963. Patente da tecnologia de fabricação CMOS (Complementary Metal-Oxide

Semiconductor)*→ Fairchield Semiconductor→ Frank Wanlass

1965. Formalização do conceito de escalabilidade do CI em silício (Lei de Moore)→ Intel (Fundador)→ Gordon Moore

1968. Primeiro Chip CI CMOS convencional (Logic gates series 4000) → Empresa RCA→ Grupo de Albert Medwin

Revisão

Regressão Histórica1963. Patente da tecnologia de fabricação CMOS (Complementary Metal-Oxide Semiconductor)*

→ Fairchield Semiconductor→ Frank Wanlass

1965. Formalização do conceito de escalabilidade do CI em silício (Lei de Moore)→ Intel (Fundador)→ Gordon Moore

1968. Primeiro Chip CI CMOS convencional (Logic gates series 4000) → Empresa RCA→ Grupo de Albert Medwin

1970’s. → Relógios digitais com tecnologia CMOS (economia de bateria)→ Desenvolvimento dos primeiros processadores

Hamilton Pulsar P1 Limited Edition (1972)

~US$ 12.000,00 atuais

Revisão

Regressão Histórica1974. → Processador Intel 8080 de 8-bits

→ Calculadoras digitais→ Primeiros Kits para computadores pessoais

1981. Primeiro computador pessoal comercial (IBM-PC 5150)→ Processador Intel 8088 (~29.000 transistores, canal de 3 µm)

Revisão

http://en.wikipedia.org/wiki/Moore%27s_law

286386

Pentium 4

“O número de transistores dobraa cada 18-24 meses”

Revisão

Evolução da Microeletrônica - SMARTPHONES

Quantos transistores existem em um SMARTPHONE?

Ex. Samsung Galaxy S8

→ Lançamento em 2017, mais de 20 milhões de unidades vendidas.→ SoC (System-on-chip) Exynos Serie 9 (8895) → Primeiro SoC fabricado em processo FinFET de 10 nm

Revisão



Ex. Samsung Galaxy S8 → SoC - Tecnologia FinFET 10nm

Processador→ Qualcomm Snapdragon 835 => ~ 3.000.000.000

GPU → Adreno 540 => ~2.000.000.000

Memoria → 6 GB LPDDR 4x RAM => ~56.000.000.000

Armazenamento →128GB (Portas NAND) => ~400.000.000.000

Periféricos => ~1.000.000.000

Total aproximado de ~ 462.000.000.000 de Transistores FinFET de 10 nm

https://www.quora.com/How-many-transistors-are-there-in-the-average-smartphone

Revisão



Ex. Samsung Galaxy S8 → SoC - Tecnologia FinFET 10nm

Total aproximado de ~ 462.000.000.000 de Transistores FinFET de 10 nm

https://www.quora.com/How-many-transistors-are-there-in-the-average-smartphone

Dispositivo mais fabricado na história da humanidade!

Revisão

X 15.900.000 = Samsung Galaxy S8


1981

2017

(IBM-PC 5150)

Revisão

* Estimativa para mercado de periféricos par celular.

MEMS (Micro-Electro-Mechanical Systems)

→ Sistemas Microeletromecânicos

Ex.: Giroscópio do Iphone 4

Evolução da Microeletrônica - SMARTPHONES Revisão

Pelo que (exatamente) estamos pagando quando compramos um celular?

Evolução da Microeletrônica - SMARTPHONES Revisão

Evolução do TransistorParadigma atual – FinFET on SOI 7 nm (2018)

Revisão

Exemplos de Processos de fabricação comerciais

*Foundry Prices – Para protótipos (pequena escala de fabricação).

* Preços em Euro – Ano 2018 - Para protótipos ocupando uma área mínima de 3 mm X 3 mm

* Em tecnologia de 130 nm.→ Custo de 1.500,00 Euros = 6.726,00 Reais

*Em tecnologia de 22 nm.→ Custo de 126.000,00 Euros = 565.000,00 Reais

Revisão

Atualização.

Ainda em Laboratório de Pesquisa da IBM!!

Fazendo um CI

Pastilha (die) – Intel Core i7

Fabricação

• Circuitos integrados CMOs são fabricados em bolachas (wafers) de Si.

• Cada bolacha contém diversos Chips (die)

http://en.wikipedia.org/wiki/Wafer_%28electronics%29

O diâmetro mais comum de bolacha de Si é de 300 mm (12 in)

São adicionados aos wafers estruturas para testes e monitoramento de parâmetros de qualidade do processo

Ex. de bolachas de 2, 4, 6 e 8 in

Fazendo um CI

Pastilha (die)

Wafer de SiO CI contém várias camadas que são fabricadas sobrepostas umas sobre as outras, passando por etapas ou ciclos que são repetidos várias vezes durante o processo fabril.

Fazendo um CI O CI contém várias camadas que são fabricadas sobrepostas umas sobre as outras, passando por etapas ou ciclos que são repetidos várias vezes durante o processo fabril.

Fazendo um CI

Pastilha (die)

Wafer de Si

Tudo começa com a areia!

Fazendo um CI

Pastilha (die)

Wafer de SiO CI contém várias camadas que são fabricadas sobrepostas umas sobre as outras, passando por etapas ou ciclos que são repetidos várias vezes durante o processo fabril.

Foundry ou Fab

É o termo usado para designar a planta de fabricação industrial de semicondutores.

Fazendo um CI

Pastilha (die)

Wafer de SiFoundry ou Fab é o termo usado para designar a planta de fabricação industrial de semicondutores.

A Faundry é subdividida em áreas, uma para cada etapa de fabricação:

Foundry (ou Fab) – Organizada em sub-áreas

Ciclos de manufatura -

→→ Area de difusão (filmes composto de silício como isolantes e siliceto)

→ Área de Implantação iônica (regiões com condutividade controlada)

→ Área do CVD (chemical vapour deposition) – Deposição de filmes finos.

→ Área da Fotolitografia – Transferência de padrões do circuito

→ Área de gravação (Etching) – Ataca e remove a area exposta (não protegida pelo fotoresiste)

→ Area do PVD (physical vapour deposition) – Deposição dos filmes metálicos (geralmente por sputtering).

→ Área de polimento Mecânico/Químico – Preparacao para a próxima etapa de deposição

Foundry (ou Fab) – Organizada em sub-áreas

Ciclos de manufatura -

* Cada ciclo é repetidos varias vezes ate completar a formação dos circuitos integrados.

→Dicing – Separação dos chips individuais do wafer (substrato de Si).

→ Encapsulamento.

→ Testes de aceitação e conformidade.

Fazendo um CI

Pastilha (die)

Wafer de SiA Faundry é subdividida em áreas, uma para cada etapa de fabricação:

Exemplo: Grandes Fabricantes de chips no mundo:

IntelSamsungTSMCGlobalfoundriesToshibaSonyInfineonMicronInotera memoriesUMCSMICSK hynix

Fazendo um CI

http://jas.eng.buffalo.edu/education/fab/pn/diodeframe.html

Fotolitografia

É transferência dos padrões geométricos microscópicos para superfície do Wafer (substrato de Si) utilizando uma máscara(contendo o padrão para a próxima camada) e fazendo passar luz para sensibilizar o filme de polímero (fotoresiste) que é espalhado sobre a superfície para a formação das éreas geométricas da próxima camada.

Fazendo um CI

http://jas.eng.buffalo.edu/education/fab/pn/diodeframe.html

Fotolitografia

* Na fotolitografia é definido o nó da tecnologia (fator de escala)

→ É a etapa que demanda constante desenvolvimento para manter a industria sob a lei de Moore.

Fazendo um CI Fotolitografia

Esse processo pode ser realizado por sistemas menores para produção de protótipo de laboratório ou em sistemas industriais de fotolitografia como no exemplo da figura:

Fazendo um CI

Pastilha (die)

A Faundry é subdividida em áreas, uma para cada etapa de fabricação:

Etapas Finais:

Encapsulamento.

Microssoldadora (wirebonder)

Fios de ligas de Au ou Al – Diâmetro ~50 µm

O encapsulamento é a etapa final que vai conectar o bonding pad e, consequentemente o circuito CMOS, ao mundo exterior.

Microssoldadora (wirebonder)

Packaging - Encapsulamento

O encapsulamento é a etapa final que vai conectar o bonding pad e, consequentemente o circuito CMOS, ao mundo exterior.

Sala limpaTodas as etapas recorrentes são feitas em um ambiente controlado chamado de sala limpa.

– Indispensável na fabricação de CI, ela também é usada na industria farmacêutica, em áreas de biotecnologia, e outras áreas sensíveis à contaminação.

– A sala limpa foi inventada para determinar a idade da terra (4,54Bi anos)! (quantidade de chumbo em meteoritios – Decaimento radioativo do Uranio)

Chip fabricado em 2018 - MOSIS

→ VCO (TCC do Elan)

→ Projetos de alunos

→ Fotorreceptores

→ MOSFETs

Curso de Microeletrônica- FEN05-03381

Chip fabricado em 2018

→ Programa MOSIS para universidades

→ Wafer Multi Projeto (MPW run)

→ Tecnologia CMOS de 300 nm

Curso de Microeletrônica- FEN05-03381

Exemplo* Processo CMOS – C5 AMI

* TCC - Elan Gonçalves Costa - 2018

Poly 1

Metal 1

Estudaremos a camada de polisilício (Poly) mai adiante no curso.

Exemplo* Processo CMOS – C5 AMI – Porta OR

Poly 1

Metal 1

Foundrie (ou Fab) - TSMC

Video - TSMC

FIMSala 5017 E

[email protected]

https://www.fermassa.com/Microeletronica.php

microeletrônica aula 3

Documents