mixed signal soc circuit design...strj ws: march 4, 2004, wg6 21 1 0 0 m i p s / w 1 0 m i p s / w 1...

1

デジタル情報家電用SoC技術の動向と

テクノロジーへのインパクト

松澤昭

東京工業大学

大学院理工学研究科

電子物理工学専攻

STRJ WS: March 4, 2004, WG6 2

内容

• デジタル情報家電の時代

• デジタル情報家電用SoC– メディアプロセッサー技術

– ローパワー技術

– アーキテクチャと消費電力

– アナログ・デジタル混載技術

• SoCの開発体系

• テクノロジーへのインパクト


内容









デジタル情報家電の時代

デジカメ、カメラ付携帯電話、DVDレコーダー、デジタルTV、フラットディスプレー

などのデジタル情報家電機器が大成長。これらの機器には1～2個のシステムLSI (SoC)が使用されている。


デジタル情報家電機器の急伸

デジタル情報家電機器が急伸し、従来のアナログ機器を完全に置き換えた


デジタル情報家電と半導体

携帯電話を入れるとデジタル情報家電の生産金額はPCの国内生産を上回った。このため、SoC, Flashメモリ, CCDなどの半導体売り上げは米国を抜いた。

日経エレクトロニクス 2003.10.27号 pp.129-130


デジタル情報家電用機器のコスト構成

100

80

60

40

20

0WideTV Internet TV Digital TV PC

30％30％

40％40％

25％25％

15％15％

40％40％

10％10％

10％10％

30％30％

10％10％

30％30％

55％55％

5％5％

5％5％

5％5％Labor costLabor cost

Softoware & patentSoftoware & patent

ComponentsComponents

SemiconductorSemiconductor40％40％ 50％50％

Cost

occupa

tion （

％）

Analog base Digital base

ＰＣと殆ど変わらなくなった

PC

機器のデジタル化によりコスト構成はPCと殆ど同じになった。半導体投入比率は倍増している。機器=半導体の時代になった。


新たな半導体ビジネスの構図

従来の半導体技術オリエンティドなメーカーだけではなくアプリケーションオリエンティドなSoCを主体とするメーカーが出現する。

CPUCPU DRAMDRAM Logic(ASIC)Logic(ASIC)

NetworkAnalog

NetworkAnalog


NetworkAnalog

NetworkAnalog


NetworkAnalog

NetworkAnalogPC

DVD

DTV

CPUMaker

DRAMMaker

ASICMaker

AnalogMaker

Not appeared yet

Syst

em, A

pplic

atio

n

Conventional semiconductor makers （semiconductor technology base ）

Future semiconductormakers

（Application base）


内容









デジタル情報家電用SoCの分類

超高速メディアプロセッサー系

ローパワー処理系アナ・デジ混載系

・デジタルTV・超高速動作

・携帯機器・低リーク/低電力

・DVD, デジカメ

・アナログ混載

デジタル情報家電用SoCは３分野に分類できる。

・超高速メディアプロセッサー系・ローパワー処理系・アナ・デジ混載系


内容









超高速メディアプロセッサー型SoC

Tuner

AFE

ICCard

D-VHS

DVC

RD

RA

M

HDD SDRAMFlashFront End

Tuner

IEEE1394

HDD

0.13um CMOS, 6Cu35M Trs.CLK: 400MHz

メディアプロセッサー+マイクロプロセッサーによるSoCを用いてデジタルHDTVなどの超高速画像処理ができる。 M. Nakajima, et al., “A 400MHz 32b

Embedded Microprocessor Core AM34-1 with 4.0GB/S Cross-Bar Switch for SoC,” ISSCC, Dig. of Tech. Papers, pp. 342-343, 2002.


メディアプロセッサーの処理能力

Voic

eVo

ice

Rec

ogni

tion

Rec

ogni

tion0.010.01

0. 10. 1

11

1010

100100

10001000

Perf

orm

ance

(GO

PS)

Perf

orm

ance

(GO

PS)

10,00010,000AudioAudio VideoVideo VirtualVirtual

RealityReality

3D G

raph

ics

3D G

raph

ics

MPE

GM

PEG

-- 11 Enco

der

Enco

der

FAX/

Mod

emFA

X/M

odem

Soun

dSo

und

TVTV-- C

onfe

renc

eC

onfe

renc

e

MPE

GM

PEG

-- 11 Dec

oder

Dec

oder

MPE

GM

PEG

-- 22 Dec

oder

Dec

oder

HD

TV D

ecod

erH

DTV

Dec

oder

HD

TV E

ncod

erH

DTV

Enc

oder

MPE

GM

PEG

-- 22 Enco

der

Enco

der

Rea

l tim

eR

eal t

ime

3D G

raph

ics

3D G

raph

ics

Pentium IIIPentium III

メディアプロセッサーは汎用プロセッサーの１桁以上上の処理能力が求められる。


MCU(AM33)121MHz

I-Cache4way,8KB

D-Cache4way,4KB

Crossbarswitch

Ext. busCont.

AV Decoder(Media PU)

TransportDecoder

DMA cont.

Instruction buss

Stream bus

STB peripheral I/O

SRAM8KB

Data bus

I/O bus

FLASH

SDRAM

Video

Audio

SoC for digital TV

Cash optimizationShort period interruption

SDRAM

SDRAMCont.

FrontEnd

Dedicated parallel bus

応用システムに特化したアーキテクチャ

The architecture optimization based on a system analysis is a key.

A. Matsuzawa, “System On a Chip and low Power Technologies for Digital Consumer Electronics,” Cool Chips, Proceedings, pp.149-173, 2000


0

50

100

5 15 20 2510

Data

Instruction

50

100

5 15 20 25100

Time (msec)

EPG process( non AV replay)

at AV replay

Occ

upat

ion

of e

xter

nal b

us (%

) Occ

upat

ion

of e

xter

nal b

us (%

)

Main Memory(SDRAM)

ExternalDevice

MCPTransportDecoder

Peripherals

Crossbarswitch

MCUInst. access

MCUData access

MCUI/O access

DMAcontroller

DMAtransport dec.

Bus-master

通常のPC処理に比べてAV処理ではバスの占有率が高く、処理速度が上がらない。

そこで、クロスバースイッチから構成される専用バス構成にしている。これにより処理速度は70%程度向上した。

A. Matsuzawa, “System On a Chip and low Power Technologies for Digital Consumer Electronics,” Cool Chips, Proceedings, pp.149-173, 2000

専用バス構造


内容









ローパワー処理用SoC

MPEG4 Codec0.18um e-DRAM31M Tr90 mW@54MHz

15fps (Core@L1 decode)30 fps (Simple@L3 decode)

MPEG4 Decoder

0.18um CMOS11M Tr11 mW@27/54MHz

15fps (Core@L1 decode)

携帯型デジタル情報家電機器には超低電力・低リークのSoCが求められる。

T. Hashimoto, et al., “A 90mW MPEG4 Video Codec LSI with the Capability for Core Profile,”ISSCC, Dig. of Tech. Papers, pp. 140-141, 2001.

M. Ohashi, et al., “A 27MHz 11.1 mW MPEG4 Video Decoder LSI for Mobile Application,” ISSCC, Dig. of Tech. Papers, pp. 366-367, 2002.


低電力化技術

Video Input Video Output

VCE (Video Codec Engines)

DRAM(2Mb)

LM LM LMME VLC DCT

IDCTVLD PNR PAD CAD COMP

HIF(Host I/F)

Programmable DSP

DRAM(16Mb)

Main

MIF (Memory I/F)

DRAM(2Mb)

Sub Graph.

Filter

Inst. MemDSP Core Data Mem

LM LM

低電力化のためには素子の微細化・低電圧化の他にクロックあたりの処理能力を上げるために並列処理技術、専用ハードウエア処理回路・クロックゲートなどのシステム・アーキテクチャ・回路技術が総動員される。

0 5

PAD

COMP

40

6.1%

TextureDecoding

CAD

100

Kcycles

200

Core@L1Decoding

0

SoftwareHW Engine

WITH the Engines

26.5%

6.8%

63%

WITHOUT the Engines

24%Mcycles

ブロック図

ハードウエア処理の効果

1.5 GOPS: Simple@L112 GOPS: Simple@L36 GOPS: Core@L1

T. Hashimoto, et al., “A 90mW MPEG4 Video Codec LSI with the Capability for Core Profile,”ISSCC, Dig. of Tech. Papers, pp. 140-141, 2001.


内容









LSI構成と消費電力

MPU DSP Dedicated LSI

GOPS

Pd (mW)

Pd (mW)/GOPS

0.9 0.8 2.4

7000 110 12

7800 138 5

Parallelism 2 16 96

3 order’s difference

Courtesy,Prof. Brodersen,UCB

LSIの構成の違いにより同一の処理能力でも消費電力は３桁違う。

汎用プロセッサーが最も電力を消費する。


100 MIPS/W

10 MIPS/W

1 MIPS/W

0.1 0.3 0.5 0.7 1 3 5 7 10 20 30 50Power Consumption (W)

10

100

1000

Perf

orm

ance

(MIP

S)

AM30 /33

AM33 /200

1000 MIPS/W

20.2

20

0.07

Embedded

AM33 /150

AM34 /500

AM31 /66

AM32 Core /80

PPC750/266

PPC750/400

MMX Pentium/233

Mobile Pentium II/300

Alpha/600

UltraSPARC II/300Pentium II/450Celeron/400

EWS/PC

Game OrientedMobile Oriented

Controller OrientedPC/EWS Oriented

30

50

200

300

500

700

70

Trend of Performance/Power on 32-bit MPU/MCU

MPU/MCUにおける処理能力と消費電力

同じ処理能力でも情報家電系のプロセッサーは汎用プロセッサーに比べ１桁程度消費電力が小さい


LSIアーキテクチャの課題

Memory・Command・Data

ALU

Bus

M

L

M

L

M

L

M

L

M

L

M

L

M

L

M

L

Long wires

Centralized: Current general purpose MPU

Distributed: Parallel computing

MIPS=( 2 or 3) x Clock

Locate every needed circuits in the neighborhood

needs higher clock frequencyneeds longer wire lineneeds high speed devices

Large power dissipationTough timing skew, yet low processing ability

専用処理回路や並列構成にすればクロック速度が遅くとも処理能力を上げることができ、消費電力も下げることができる。しかし、アプリケーション特化の設計であり、汎用性が失われる。

Change the LSI architecture!!


デジタル情報家電用SoCの開発方向

デジカメ用SoC

デジカメ用SoC

DTV用SoC

DTV用SoC

DVD用SoC

DVD用SoC

携帯電話用SoC

携帯電話用SoC

デジカメ用SoC

デジカメ用SoCデジカメ用

SoCデジカメ用

SoCデジカメ用SoC

デジカメ用SoC

DTV用SoC

DTV用SoCDTV用

SoCDTV用SoCDTV用

SoCDTV用SoC

DVD用SoC

DVD用SoCDVD用

SoCDVD用

SoCDVD用SoC

DVD用SoC

携帯電話用SoC

携帯電話用SoC携帯電話用

SoC携帯電話用

SoC携帯電話用SoC

携帯電話用SoC

デジカメ用SoC

デジカメ用SoC

DTV用SoC

DTV用SoC

DVD用SoC

DVD用SoC

携帯電話用SoC

携帯電話用SoC

統一メディア

プロセッサー

統一メディア

プロセッサー

動的再構成回路

動的再構成回路

メモリー（SiP)メモリー（SiP)

・分野毎・製品毎のSoC ・分野毎SoC・統一メディアプロセッサー

・ソフトウエア処理化の促進（様々な用途に対応）・ダウンローダブル（出荷後の仕様変更可能）・動的再構成回路の使用（様々な用途に対応）・SiPにより多様なメモリーサイズと高速化に対応

今後の方向

アナログ

分野共通のメディア処理の台頭、開発コスト・TATの短縮などの理由から、SoC品種は統一される方向に向かう。汎用CPUに近い技術が要求される。

SoCの構成


内容









アナ・デジ混在信号処理

Variable Gain Amp.

Variable Gain Amp.

Analog Filter

Analog Filter

A to DConverterA to D

ConverterDigital

FIR FilterDigital

FIR FilterViterbiError

Correction

ViterbiError

Correction

ClockRecoveryClock

RecoveryVoltage

ControlledOscillator

Voltage ControlledOscillator

DataOut

Analog circuit

Digital circuit

Pickup signal

・デジタル放送・通信・ネットワーク(DTV, ADSL, Ethernet, USBなど）・デジタル記録（HDD, DVD, DVCなど）

・デジタルカメラやディスプレーなどの入出力

アナデジ混在型信号処理は殆どのシステムに用いられている。

Data In(Erroneous)

Data Out(No error)


アナ・デジ混載SoC：DVDの完全ワンチップ化

0.13um, Cu 6Layer, 24MTrOkamoto, et al., ISSCC 2003

高性能アナログを含むDVDの全機能を0.13um技術を用いてワンチップに集積した。


Home Home ServerServer

NetworkNetwork

ITSITS

CS/BSCS/BS

WW--CDMACDMA

HII StationHII Station

DVDDVDDVCDVC

Digital TVDigital TV

デジタルネットワーク社会

デジタルネットワーク化も現在の特徴である。ここでもアナログ・RF混載技術が使われる

ADSL, FTTH

DAB

Digital TV

Home network

Ethenet

IEEE 1394, USB, Blue tooth, Wireless LAN


CMOSの高周波化とアナログの困難さ

1995 2000 2005

1G

10G

100G

100M

Freq

uenc

y (H

z)

200M

500M

2G

5G

20G

50GfT : Bipolar (w/o

SiGe)

fT

Year

D R/C for HDDIEEE 1394

/60 (CMOS )

Digital circuits

fT : CMOS

0.35 um

0.25 um0.18 um

0.13 um

fT

CellularPhone

/10 (CMOS )

CDMA

RF circuits

5GHz W-LAN

RuleDesign　1

Perf

orm

ance

(Log

)

Scaling

(Log)

Integration 2

1L

∝

Speed 5.1

1L

∝

Dynamic range

5.1L∝

微細化によりMOSの高周波特性は向上し、高周波応用が可能になった。

しかし、電源電圧の低下はダイナミックレンジの低下を招き、アナログ混載を難しくしている。


アナログ回路の低電圧化の困難さ

アナログ（上限）

アナログ（下限）

デジタル（上限）

デジタル（下限）

テクノロジーノード

‘00 ‘05 ‘100

1

2

3

4

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

Tech

nolo

gy n

ode

(0.1

um)

Analog (Upper)

Analog (Lower)

Digital （Upper）

Digital (Lower)

Technology node

‘00 ‘05 ‘10

Supp

ly v

olta

ge (V

)

ITRS ‘99

・アナログ回路では低電圧動作限界が1.5-1.2V程度と見られている。このことは0.13um以降の微細化が限界に達し、アナログの面積縮小と動作周波

数の限界が迫っていることを意味する


低電圧アナログの困難さ

0.1 1 10 10050

60

70

80

90

10095.918

51.938

SNRC 1 2, C,( )

SNRC 2 2, C,( )

SNRC 3 2, C,( )

SNRC 5 2, C,( )

1000.1 C

14bit

12bit

10bit

標本化回路では熱雑音をサンプリングし、これがノイズとなる

CnkTVn =2kT/Cノイズは

ここでnは関係する容量数

⎟⎟⎠

⎞⎜⎜⎝

⎛=

nkTCVSNR FS

dB8

log102

)(

SN

R (d

B)

容量 (pF)

0.1 1 10 100

VFS=5VVFS=3V

VFS=2V

VFS=1V

N=2として計算

フルスケール入力電圧をVFSとおくと

→高精度化＝高ダイナミックレンジ化のためには容量か電圧を大きくしなければならない

→低電源電圧で同一のダイナミックレンジを取るためには容量を大きくしなければならない

微細化で電源電圧が下がると高性能アナログが設計しにくくなる


アナログ・I/O回路によるコストアップ

0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1

0.35um 0.25um 0.18um 0.13um0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1

0.35um 0.25um 0.18um 0.13um

（0.35um : 1）

Chip area Chip cost

I/OAnalog

Digital

Wafer cost increases 1.3xfor one generation

アナログ回路やI/O回路の面積縮小が図られなければ微細化によりチップコスト

は上昇する。

今後大規模アナログ回路のSoC搭載は難しくなる。

一部の本質的なアナログ回路以外はデジタルになっていく。1.A. Matsuzawa, “RF-SoC: Expectations and required condition,” IEEE Transaction on Microwave Theory and Techniques, Vol.50, No.1, pp.245-253, Jan. 2002.


内容









開発期間の短縮

12 Mon

FirstDVD ROM

8xDVD ROM

12 Mon 3 Mon

12xDVD ROM

6 Mon 6 Mon12 Mon

Time‘97 ‘00

2.6GRAM

2nd G2.6GRAM

4.7GRAM

Combo16x

DVD ROMCombo

6x DVD ROM

Sale

s (A

.U)

デジタル情報家電機器の開発サイクルは短い。→短期間で確実な開発が求められる。


システムに最適化されたSoC開発

システムに最適化されたプロセスからSoC設計までの開発スタイルが重要。

Process dev.Cell Lib. Dev.

SoC design

System target.

Process modif.Design modif.

UnconformitySpec. Cost and Time

Conventional

Advanced

Process dev.

Cell Lib. Dev.

SoC design

System target

MP

MP

Shorten dev. TAT

Collaboration System driven!

to solve boundary problems

A. Matsuzawa, 26.2 How to Make Efficient Communication, Collaboration, and Optimization from System to Chip [p. 417] , DAC 2003


SoC開発における様々な技術分野の力の結集

技術ロードマップの作成

System

SoC DesignCell Lib.

Process

Fab

EDA

Test

Package

Device

Mixed signalLarge system’s verification

ReliabilityHigh IddLow Ioff

Low-kCu

Cell heightHP AnalogHP I/O

Mixed signalClockingPower routing

EMI simCross-talk simMixed signal sim

Iddq testWafer burn-inMixed signal

POELow inductance

High yieldQuick ramp-upAnalog control

STIAnalog

Future demands, issues, and solutions

デジタル情報家電機器向けSoCの開発はシステムから工場までの最適化が必要である。A. Matsuzawa, 26.2 How to Make Efficient Communication, Collaboration, and Optimization from System to Chip [p. 417] , DAC 2003


内容









技術の特徴とテクノロジーへのインパクト

• 応用特化のアーキテクチャ

• アナ・デジ混載対応が求められる

• コスト要求が厳しい

• 短期開発が求められる

• 品種あたりの生産個数が少ない

• 高速化要求は低い

• 低電力要求はやや高い

• 低リーク要求は同等

• 高集積要求は低い

• 高速化・低電力化・低リーク化・高集積化は必要であるが、これは汎用CPUと同等である

• アナログなどシステムに必要な機能集積要求が高い

• 低コスト化技術が強く求められる

• 短期開発可能な技術が必要

• 応用システムに応じて最適なテクノロジーノードが存在する（システム規模・性能が増大し続けない）

技術・製品の特徴テクノロジーへのインパクト

（対汎用CPU比較にて）

機能集積度、チップコスト、開発コスト、開発期間などの展望が重要


テクノロジーへのインパクト：ロジック系

• デジタル情報家電用SoCがロジック系のテクノロジー開発に大きな技術インパクトを与えるとは考えにくい。

– 基本要求性能（集積度・速度・消費電力・リーク電流）は汎用プロセッサーと変わらず、この分野は汎用CPUがリードすると思われる。

– デジタル情報家電用SoCは応用特化の専用化により処理性能を上げ、消費電力を下げてきたが、開発コストの高騰や開発期間短縮により大量品以外は専用設計が困難になり、汎用的CPU使用がますます高まる。

– 速度は高速性はますます要求されるが汎用CPUほどではなく、超高速技術をリードする立場にはならないであろう。

– しいて言えば低消費電力・低リーク電流がより強く求められるが、状況は汎用CPUと同様である。

• したがって、配線の高密度化とLow-Kは強く求められるが、配線遅延の短縮は汎用CPUほどではない。トランジスタは駆動能力よりは低リーク電流重視程度の味付けの差程度と思われる。


超高速動作の課題

・配線遅延時間が短縮される目処は殆どなさそうである。・リピーターの面積・消費電力が急増し、許容限界を超える。・メモリー間のデータ転送時間が70%程度となりCPU単体の速度向上効果が少ない

→ 今後クロック周波数増加による高速化は飽和する並列化やメモリーインターフェースの見直しで処理能力向上の方向へ

日経マイクロデバイス： 2003年8月号, pp.26ITRS 2001 Edition, pp. 261.


トランジスタパラメータの選択

1.8V 3V 5V1V 2.5V1.2V 1.5V

Design rule (um)

5

100

Del

ay ti

me

(Arb

itral

)

0.1 1.00.2 0.3 0.5

10

50 Low leak (3pA/um)

ConstantVt/VDD

Middle leak(1nA/um)

Scaled VT

Constant VT

Operating Voltage (V)

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1 2

0.13um (1.5V) 0.1um (1.0V)

Active current

Leak current

Active current

Leak current

Cur

rent

(A)

Generic Generic

0

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

1 2

0.13um (1.5V) 0.1um (1.0V)

Active current

Leak current

Active current

Leak current

Cur

rent

(A)

Generic Generic

・プロセスの微細化・低電圧化に伴いリーク電流が大きな課題になってきた。・携帯電話用途の低リーク電流トランジスタは速度劣化のおそれがある。・デジタルTV用のトランジスタはそれなりの速度が要求されるが90nm世代では

リーク電流が全消費電流の半分近くを占めるおそれも出てきた


システムLSIへの要求

デバイス・プロセスへの要求

高性能トランジスタの実現高性能

配線容量・抵抗の低減

高集積トランジスタ、配線のピッチ縮小による面積削減

低消費電力低消費電力トランジスタの実現

高品質設計高歩留、低特性変動

低コスト面積の削減、マスク枚数の低減

デジタル情報家電用SoCのプロセス

・配線の階層化・Low-k配線絶縁膜

・Ion、Ioff、VDDの最適設定、

・マルチVt化

・配線長の低減・経時劣化の考慮

デジタルTV用SoC向けの仕様設定

⇒ 各種トレードオフの最適化と微細化の副作用への対策

トレードオフ


テクノロジーへのインパクト：メモリー系

• デジタル情報家電機器はメモリー関連のテクノロジーに多大なインパクトを与えるものと思われる。

– 不揮発性メモリーの大容量化への爆発的増加（１年で２倍）（デジカメ用途など）微細化では追いつかない（３年で２倍）

• フラッシュの開発加速とMRAM, PRAM, などの他の大容量不揮発性メモリーの早

期実用化の促進

• ３次元積層パッケージ技術などの単位面積あたりのメモリー容量を増加させる技術開発が加速

– メモリー・ロジック間の大容量データ転送が必要（デジタルテレビ、ゲーム機）• DRAM混載はコスト増と、用途によってメモリーサイズが異なるシステムが実現し

にくいため、Chip On Chip技術などのチップ張り合わせ、もしくはなんらかの実装

での解決が期待される。

– 携帯機器向けにFeRAMなどの低電力・高速の不揮発メモリーの開発が加速


テクノロジーへのインパクト：メモリー系

メモリーの積層集積

携帯電話では限られた面積に大量のメモリーを集積する必要がある。また不揮発メモリーだけでなくSRAM, DRAMなど各種メモリーの組み合わさったシ

ステムになるため混載では難しい。高密度化・多層化は加速されるものと思われる。

30um 径、60umピッチのCoC接続点の電気特性は1mmの配線長と同等

Chip On Chip 技術を用いたCPU・メモリー間の高速・大容量接続

160Gb/s @123MHz

T. Ezaki, et al., ISSCC 2004, pp.140

メモリーシステム開発において実装技術が大きな鍵を握る


テクノロジーへのインパクト：アナログ系

• アナログ混載は必須になるが、搭載回路は極めて限定されたものになる。本質的に必要回路を除き、よりデジタル化される。

– 微細化による動作電圧の低下、かなりの回路が動作困難に– アナログ部のコスト増– 本質的に必要なアナログはADC, DAC, Low Noise Amp, VCO

• アナログオプションは最低限必要だが回路技術で増加を抑える方向– 必要なオプション：高精度MIM容量、厚膜配線、可変容量、トリプルウエル（高

抵抗基板）– 必要な性能：低VTミスマッチ、低1/fノイズ、高fT, fmax、低基板ノイズ

• RFの再構成可能技術が重要に– MEMS スイッチ

– 可変インダクター


ワイアレスSoCの開発

M. Zargari (Atheros), et al., ISSCC 2004, pp.96 K. Muhammad (TI), et al., ISSCC2004, pp.268

Discrete-time Bluetooth0.13um, 1.5V, 2.4GHz

Wireless LAN, 802.11 a/b/g0.25um, 2.5V, 23mm2, 5GHz

CMOSによるワイアレスネットワークの実現が当たり前になる。


ワイアレスSoCの構成

Digital architecture: Direct conversion with discrete-time processing

LNA LPF Quantizer

Synthesizer

LPFMixer

1-2 GHzOSC

1-2 GHz

Digital processingΣΔADCSampleddata LPF

K. Muhammad (TI), et al., ISSCC2004, pp.268

Bluetooth receiver0.13um CMOS1.5V

RF IRF RF IRFLNA 1st Mixer 2nd MixerVGA LPF ADCTo Digital

250 MHz 20 MHz

IF SAW

1st Synthesizer 2nd Synthesizer

Analog Architecture: Super Heterodyne

1-2 GHz1.2-2.2 GHz

（Larger power, cost）

今後のワイアレスSoCはアナログ回路が最小になるような構成になる。


ワイアレス分野の課題

IMT-2000RF

GSMRF

BluetoothRF

GPSRF

GPSBB

BluetothBB

GSMBB

IMT-2000BB

MCU

Power

ReconfigurableRF DSP

Unification

Yrjo Neuvo, ISSCC 2004, pp.32

Unified wireless system

Multi-standards and multi chipsFuture cellular phone needs 11 wireless standard!!

今後は携帯電話に11種類程度のRF通信・ネットワークが搭載される可能性があるためRF部分の統一化、再構成可能化が重要となる。

Current

Future


RF MEMS switch

J. DeNatale, ISSCC 2004, pp. 310

低損失のMEMS スイッチにより各種の機能を実現する

Select or change inductance and capacitanceSelect signals and circuits;As a result, enables reconfigurable RF circuits


可変インダクター

50%

h=10μm

x

Conductor plate

450μm

4μm

20μm

Sliding

2.4GHz to 5.1GHz

Sliding plate can vary inductance by 50%.Wide tunable range VCO (2.4GHz to 5.1GHz) has been realized.

TITech. Masu Lab.

可変インダクターの実現も重要である。Y. Yokoyama, et al., JJAP, Vol. 42, No. 4B, pp. 2190-2192, 2003.


様々な限界

10 -5

10 -4

10 -3

10 -2

10 -1

10 0

10 1

10 2

1970 1990 2010 2030 2050 Year

MPU LgJunction depthGate oxide thickness

Direct-tunneling limit in SiO2

Wave length of electron

Distance between Si atomsSize

(μm

), V

olta

ge(V

) Min. V supply

10 nm3 nm

0.3 nm

0.6V Error Rate limit (Digital)Electric energy vs. Thermal energy

1.2 ～1.5V Analog limit

集積回路技術はすでに様々な限界に直面している。


デジタル情報家電がテクノロジーに与える本質的な影響

• 性能よりも製造・開発コスト、開発期間重視へ→ロードマップにこれらの指標を取り入れる必要あり

– １品種あたりの生産個数が少なく、かつ価格が安い

– ３月毎の製品チェンジ

– 微細化によるマスクコストの急増

– 内部回路よりもI/O律速でチップシュリンクの効果低減

• アプリケーション毎に必要なテクノロジーが分化本流が後退、群雄割拠の時代へ

– アプリケーション毎にテクノロジーロードマップが必要

• 機能・性能・コストレンジが全て異なる

– ユビキタス、車載、バイオ、ロボットなどが次に控える

従来のテクノロジーロードマップはPC用の汎用CPUとメモリーが牽引。デジタル情報家電がPC用と拮抗する市場を形成するとこれは今後どうなるか。


まとめ

• デジタル情報家電が急成長, PCに匹敵する産業に発展し、 SoCがこれらの情報家電機器を実現した。

• SoCは応用特化のアーキテクチャが取れるため汎用プロセッサーに比べて高速処理かつ低電力を実現できるが、今後はメディアプロセッサーの汎用化が進むため、汎用CPUに近い技術が求められる。

• SoCの場合、低コストかつ短期開発とともに、１品種あたりの売り上げが少ないため、低開発コストが強く求められる。

• テクノロジーへのインパクト：– ロジック：低電力・低リークに重点が置かれる– メモリー：不揮発性メモリーへの強い期待

より大容量化・高速化の要求によりSiP技術が不可欠に– アナログ・RF：MEMS スイッチなどの再構成可能なパッシッブに注目

• より本質的な変化– 性能よりも製造・開発コスト、開発期間重視へ– 用途の多様化により、必要技術が分化。用途毎のロードマップが必要

mixed signal soc circuit design...strj ws: march 4, 2004, wg6 21 1 0 0 m i p s / w 1 0 m i p s / w 1...

Documents