modul teknik digital dan logika
DESCRIPTION
TRANSCRIPT
UNIVERSITAS BATAM
MODUL KULIAH
TEKNIK DIGITAL DAN RANGKAIAN LOGIKA
Disusun Oleh
Bambang Apriyanto
NPM : 64109040
Fakultas TeknikProgram Studi Teknik Elektro Universitas Batam
2008
1
UNIVERSITAS BATAM
KATA PENGANTAR
Bismillaahirrahmaanirrahiim.
Alhamdulillah saya panjatkan ke hadirat Allah SWT atas segala rahmat dan karunia-Nya
sehingga dapat menyelesaikan Modul Kuliah Kesehatan dan Keselamatan Kerja.
Dengan modul kuliah ini diharapkan dapat membantu para pembaca khususnya mahasiswa
Program Studi Teknik Elektro Universitas Batam untuk lebih mengenal dan memahami
konsep Kesehatan dan Keselamatan kerja serta penerapannya. Modul ini dapat diselesaikan
atas bantuan banyak pihak, untuk itu saya mengucapkan banyak terima kasih.
Saya menyadari bahwa masih banyak kekurangan dalam modul kuliah ini untuk itu penulis
mengharapkan kritik dan saran untuk penyempurnaan modul kuliah ini. Semoga modul
kuliah ini bermanfaat bagi proses belajar mengajar pada Program Studi Teknik Elektro
Universitas Batam.
Batam, 1 Agustus 2010
Penulis
2
UNIVERSITAS BATAM
Disusun oleh:
Bambang Apriyanto
TEKNIK DIGITAL
DAN
RANGKAIAN
LOGIKA
3
Representasi Numeris
Dalam ilmu pengetahuan, teknologi, bisnisdan hampir semua bidang uisaha yang lain,kita selalu berhubungan dengan kuantitas.
Secara mendasar ada cara dalammempresentasikan kuantitas, yaitu secaraanalog dan digital.
4
Representasi Analog
Pada representasi analog kuantitas diwakili oleh tegangan, arus atau gerakan meter yang sebanding dengan nilai kuantitas.
Sebagai contoh adalah spidometer kendaraan bermotor
5
Representasi Digital
Pada representasi digital kuantitas diwakili secara tidak proporsional tetapi oleh lambang yang disebut digit.
Sebagai contoh jam digital yang menampilkan waktu dalam format digit desimal.
6
Pendahuluan
Istilah digital telah menjadi bagian dariperbendaharaan kata kita sehari-hari. Sistemdigital telah menjadi sedemikian luas hampirsemua bidang kehidupan, dari komputer, pirantiotomatis, robot, ilmu dan teknologi kedokteransampai kepada transportasi, hiburan, penjelajahruang angkasa dan banyak lagi.
7
Definisi Sistem Digital
Sistem Digital adalah sistem elektronika yangsetiap rangkaian penyusunnya melakukanpengolahan sinyal diskrit.
Sistem Digital terdiri dari beberapa rangkaiandigital/logika,komponen elektronika, dan elemengerbang logika untuk suatu tujuan pengalihantenaga/energi.
8
Rangkaian Elektronika
Rangkaian Elektronika adalah:
–Kesatuan dari komponen-komponen elektronika baik pasif maupun aktif yang membentuk suatu fungsi pengolahan sinyal (signal processing)
9
Berdasarkan sifat sinyal yang diolah, ada 2 jenis rangkaian elektronika
Rangkaian Analog: rangkaian elektronika yang mengolah sinyal listrik
kontinyu
Rangkaian Digital: rangkaian elektronika yang mengolah sinyal listrik diskrit
10
Definisi Rangkaian Digital
Rangkaian Digital/Rangkaian Logika adalahkesatuan dari komponen-komponen elektronikapasif dan aktif yang membentuk suatu fungsipemrosesan sinyal digital
Komponen pasif dan aktif itu membentuk elemen logika. Bentuk elemen logika terkecil adalah Gerbang Logika (Logic Gates)
Gerbang Logika: kesatuan dari komponen elektronika pasif dan aktif yang dapat melakukan operasi AND, OR, NOT
11
Perbedaan antara Rangkaian Digital dengan Sistem Digital
Rangkaian Digital
– Bagian-bagiannya terdiri atasbeberapa gerbang logika
– Outputnya merupakan fungsipemrosesan sinyal digital
– Input dan Outputnya berupasinyal digital
12
Sistem Digital
– Bagian-bagiannya terdiri atas beberapa rangkaian digital,gerbang logika,& komponen lainnya
– Outputnya merupakan fungsi pengalihan tenaga
– Input dan Outputnya berupa suatu tenaga/energi
Perbedaan antara Rangkaian Digital dengan Sistem Digital
13
Representasi Besaran Digital
Level Logika 0
– Tegangan listrik 0 – 0,8 Volt
– Titik potensial referensi 0 (ground)
– Dioda dengan reverse bias
– Transistor dalam keadaan mati (cut off)
– Saklar dalam keadaan terbuka
– Lampu atau LED dalam keadaan padam
14
Level Logika 1
– Tegangan listrik 2 – 5 Volt
– Titik potensial catu daya (+Vcc)
– Dioda dengan forward bias
– Transistor dalam keadaan jenuh (saturated)
– Saklar dalam keadaan tertutup
– Lampu atau LED dalam keadaan menyala
15
Keuntungan Sistem Digital dibandingkan
Sistem Analog
Reproduksibiltas akan hasil-hasil (results) dan akurat
lebih reliable (noisenya lebih rendah, akibat imunitas yang lebih baik thp noise)
Mudah di desain: tidak perlu kemampuan matematik khusus untuk memvisualisasikan sifat-2 rangkaian digital yang kecil
Fleksibilitas dan fungsionalitas
Programmability
Speed: sebug IC complete complex digital dapat memproduksi sebuah keluaran lebih kecil dari 2 nano detik (2 ns atau 2x10-9 seconds)
Economy: Biaya IC sanga rendah (akibat pengulangan dan produksi massal dari integrasi jutaan elemen logika digital pada sebuah chip miniatur tunggal
16
Sistem-Sistem Bilangan secara matematis:
Contoh-2: desimal:
5185.6810 = 5x103 + 1x102 + 8x101 + 5x100 + 6 x 10-1 + 8 x 10-2
= 5x1000 + 1x100 + 8x10 + 5 x 1 + 6x.1 + 8x.01
biner (radiks=2, digit={0, 1})
100112 = 1 16 + 0 8 + 0 4 + 1 2 + 1 1 = 1910
Most Significant Bit (MSB) Least Significant Bit (LSB)
101.0012 = 1x4 + 0x2 + 1x1 + 0x.5 + 0x.25 + 1x.125 = 5.12510
Sistem-Sistem Bilangan
1
10121
:Nilai
:Bilangan
n
ni
i
ir
nnnr
rdD
ddddddD
17
Sistem Radiks Himpunan/elemen Digit Contoh
Desimal r=10
r=2
r=16
r= 8
{0,1,2,3,4,5,6,7,8,9} 25510
Biner
{0,1,2,3,4,5,6,7} 3778
{0,1} 111111112
{0,1,2,3,4,5,6,7,8,9,A, B, C, D, E, F} FF16
Oktal
Heksadesimal
Biner 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111
Heksa 0 1 2 3 4 5 6 7 8 9 A B C D E F
Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Sistem-Sistem Bilangan Umum
18
Ekspansikan dgn menggunakan definisi berikut
Contoh-2: 1101.1012 = 123 + 122 + 120 + 12-1 + 12-3
= 8 + 4 + 1 + 0.5 + 0.125 = 13.62510
572.68 = 582 + 781 + 280 + 68-1
= 320 + 56 + 16 + 0.75 = 392.7510
2A.816 = 2161 + 10160 + 816-1
= 32 + 10 + 0.5 = 42.510
132.34 = 142 + 341 + 240 + 34-1
= 16 + 12 + 2 + 0.75 = 30.7510
341.245 = 352 + 451 + 150 + 25-1 + 45-2
= 75 + 20 + 1 + 0.4 + 0.16 = 96.5610
Konversi Radiks-r ke desimal
1n
ni
i
ir rdD
19
Konversi bilangan desimal bulat: Gunakan pembagian dgn 2 secara suksesif sampai sisanya = 0. Sisa-sisa pembagian membentuk jawaban, yaitu sisa yang pertama akan menjadi least significant bit (LSB) dan sisa yang terakhir menjadi most significant bit (MSB).
Contoh: Konersi 17910 ke biner:179 / 2 = 89 sisa 1 (LSB)
/ 2 = 44 sisa 1
/ 2 = 22 sisa 0
/ 2 = 11 sisa 0
/ 2 = 5 sisa 1
/ 2 = 2 sisa 1
/ 2 = 1 sisa 0
/ 2 = 0 sisa 1 (MSB)
17910 = 101100112
Konversi Desimal ke biner
Kuliah Tanggal 24
Sep 201320
Konversi fraksi-fraksi desimal ke biner: kalikan dengan 2 secara
berulang sampai fraksi hasil perkalian = 0 (atau sampai jumlah
penempatan biner yang diharapkan). Digit kesleuruhan hasil
perkalian memrupakan jawaban, dengan yang pertama MSB,
dan yang terakhir LSB.
Contoh: Konversi 0.312510 ke biner
Digit hasil
.3125 2 = 0.625 0 (MSB)
.625 2 = 1.25 1
.25 2 = 0.50 0
.5 2 = 1.0 1 (LSB)
0.312510 = .01012
Konversi desimal ke biner – lanj.
21
Mirip spt penjumlahan bil. Desimal, dua bil. biner
dijumlahkan melalui penambahan setiap pasangan bit-
bit bersamaan dengan propagasi carry.
Contoh:
Penjumlahan aritmatika Biner
Cout dr bit ke-5= Cin dr bit ke-6
22
Dua bil. Biner dikurankan melalui pengurangan setiap
pasangan bit-bit berikut suatu borrowing, jika diperlukan.
Contoh:
Pengurangan aritmatika Biner
23
Representasi-2 bilangan biner negatif
Besaran bertanda (Signed-magnitude) Gunakan MSB sbg bit tanda (sign bit), dan sisa sbg besran (magnitude)
Contoh: 111111112 = -12710
Jangkauan mulai -2(n-1)+1 s/d 2(n-1)–1 u/ sebuah bil. biner n-bit
Sign bit tidak digunakan u/ operasi aritmatika
Komplemen satu (Ones’-complement) MSB sbg sign bit; komplemenkan seluruh bit-2 u/ memperoleh bil. negatif
Contoh: 11910 = 01110111, -11910 = 10001000
Jangkauanya sama spt representasi “signed-magnitude”
Sign bit akan digunakan dalam operasi aritmatika
Komplemen dua (Two’s-complement) MSB sbg sign bit; komplemenkan seluruh bit-2 dan tambah 1 u/
memperoleh bilangan negatif
Conoth: -11910 = 10001001
Jangkauan mulai dari -2(n-1) s/d 2(n-1)–1 u/ sebuah bil biner n-bit
`Sangat baik’ u/ operasi aritmatika24
Perbandingan dari representasi yang berbeda
Hanya 2’s-complement membentuksebuah siklus counting
25
Represntasi nol (zero) yang unikn Signed-magnitude dan 1’s-complement memiliki dua nol dapat merepresentasikan satu bil. ekstra: -2(n-1) s/d 2(n-1)–1
Disamping operasi `add-one’ dlm penegatifan sebuah bil., komplemen dari komplemen sebuah bilangan adalah bilangan asal (original number.
Nilai bil. 2’- complement n-bit dinyatakan sbb.: D 2’s-complement = dn-1-2 n-1 + dn-22n-2 … d121 + d0
Contoh: 10112 = 1-23 + 022 + 121 + 1 = -8 + 0 + 2 + 1 = -5
Ekstensi tanda (Sign-extension): Sebuah bil 2’s-complement n=bit dpt dikonversi menjadi bil m-bit dimana
m>n melalui penambahan m-n kopi dr sign bit ke kiri bilangan. Contoh: 1011 4-bit 2’s-complement = 11111011 8-bit 2’s-complement – terbukti !!
Penjumlahan dan pengurangan bil.-2 2’s complement seperti halnya bilangan tak bertanda, namun melalui aturan deteksi overflow yang sederhana
Sifat-2 penting (Key properties) dari 2’s-complement
26
Operasi-2 yang sama baik u/ bil. positif maupun negatif
`Penjumlahan’ contoh-2:
4 0100 -2 1110
+ -7 1001 + -6 1010
-3 1101 -8 1 1000
Pengurangan dilakukan dgn penambahan 2’s complement dari bil.
Mirip spt bil. desimal
Implementasi sederhana dgn menggunakan rang. digital – ?
invert bit-bit dan tambahkan sebuah Cin=1 menjadi bit LSA
Overflow: Hasil melebihi range -2(n-1) s/d 2(n-1)–1
terjadi jk signs (MSBs) dari kedua operand sama dan sign hasil berbeda
Dpt juga dideteksi dgn membandingkan Cin dan Cout dari sign bi
Implementasi gunakan XOR.
Ignore carry out from MSB
Penjumlahan/pengurangan 2’s complement
27
Perkalian dilakukan melalui penambahan sebuah list dari shifted multiplicands menurut digit pengali (multiplier)
Contoh: (tak bertanda (unsigned))
11 1 0 1 1 multiplicand (4 bits)
X 13 X 1 1 0 1 multiplier (4 bits)
-------- -------------------
33 1 0 1 1
11 0 0 0 0
______ 1 0 1 1
143 1 0 1 1
---------------------
1 0 0 0 1 1 1 1 Hasil kali (8 bits)
Perkalian Biner
29
Disamping metode sebelumnya, kita dapat menambahkan setiap shifted multiplicand dengan sebuah “partial product”. Contoh sbelumnya menjadi sbb/:
11 1011 multiplicand
x 13 x 1101 multiplier
143 0000 partial product
1011 shifted multiplicand
01011 partial product
0000 shifted multiplicand
001011 partial product
1011 shifted multiplicand
0110111 partial product
1011 shifted multiplicand
10001111 product
Perkalian Biner – lanj.
30
Sebuah urutan penjumlahan two’s-complement dari shifted multiplicands kecuali untuk pada step terakhir dimana shifted multiplicand sesuai dgn MSB harus di- “2’s complementkan (negatifkan dan tambah 1).
Sebelum menambahkan sebuah shifted multiplicand dgn partial product, sebuah bit tambahan ditambahkan ke kiri dari partial product dgn menggunkan sign extension.
Contoh:- 5 1011 multiplicand
x - 3 x 1101 multiplier15 00000 partial product
11011 shifted multiplicand111011 partial product00000 shifted multiplicand
1111011 partial product11011 shifted multiplicand
11100111 partial product00101 shifted and 2’s complemented00001111 product
tambakan bit dgnMenggunakansign extension
Perkalian 2’s-complement
31
Apa sebenarnya logika digital ?Menggunakan kombinasi-2 biner BENAR & SALAH u/ menyerupai
cara ketika kita menyelesaikan masalah – sehingga biasa disebut
logika-logika kombinasional
Kita dapat menggunakan langkah-2 berpikir logis dan/atau
keputusan-2 masa lalu (yaitu memory) u/ menyelesaikan masalah –
sehingga biasa disebut logika-logika sekuensial (terurut)
Combinational
logic
Memory
elements
Combinational
outputs Memory outputs
External inputs 32
Berbagai Representasi
Logika DigitalTabel kebenaran (Truth tables) ()
Ekspresi-2 Boolean ()
Diagram gerbang logika (Logic gate diagrams) ()
Diagram level transistor
Diagram penempatan bagian (parts placement
diagrams) ()
High level description languages (VHDL)
(): fokus kuliah ini33
Aljabar Switching:
Elemen-2: {0,1}
Operator-operator: { · , + , ‘ , … }
Tergantung pd teknologi fabrikasi technology - Vcc
dapat 5v atau 3V
Kadang dinyatakan dgn X,
~X or ¬X
Representasi Logika Digital
34
Tabel kebenaran: menyediakan suatu daftar setiap kombinasi yang mungkin dari masukan-2 biner pada sebuah rangkaian digital dan keluaran-2 yang terkait.
Ekspresi Boolean: mengekspresikan logika pada sebuah format fungsional
contoh: Multiplexer
Z = S A + S B
S menetukan apakah keluaran Z sama dengan
masukan A atau B
Representasi: tabel kebenaran
& ekspresi Boolean
A
B
Z
S
35
TEOREMA ALJABAR BOOLE
Prinsip dasar dari aljabar Boole adalah adanya variabel
bernilai dua yaitu 0 dan 1
Bila x adalah suatu variabel maka berlaku :
X = 1 jika dan hanya jika x = 0
X = 0 jika dan hanya jika x = 1
Selanjutnya dalam aljabar Boole di definisikan dengan 3
operasi yaitu :
1. Operasi OR (atau) contoh :
2. Operasi AND (dan) contoh :
3. Operasi NOT (tidak) contoh :
0 + 0 = 00 + 1 = 11 + 0 = 11 + 1 = 1
0 . 0 = 00 . 1 = 01 . 0 = 01 . 1 = 1
0 = 1 1 = 0
36
A A'
0 1
1 0
A A' A A'
1 2 3 4 5 6 7
891011121314
Ground
Vcc
TTL 74LS family 74LS04 Hex Inverter IC Package
Tabel kebenaran
Contoh TTL IC: Inverter/NOT
37
A
BA·B
A B A · B
0 0 0
0 1 0
1 0 01 1 1
Tabel kebenaran
1 2 3 4 5 6 7
891011121314
Ground
Vcc
TTL 74LS family 74LS08 Quad 2-input AND Gate IC Package
Contoh TTL IC: Gerbang AND
38
A
BA+B A B A + B
0 0 0
0 1 1
1 0 1
1 1 1
Tabel kebenaran
TTL 74LS family 74LS08 Quad 2-input OR Gate IC Package
Contoh TTL IC: gerbang OR
39
A
B(A·B)'
A
B(A·B)'
A B (A·B) '
0 0 1
0 1 1
1 0 1
1 1 0
Tabel kebenaran
TTL 74LS family 74LS00 Quad 2-input NAND Gate IC Package
Contoh TTL IC: Gerbang NAND
• Gerbang NAND self-sufficient: dapat membangun setiap rangk. Logika
manapun, termasuk AND/OR/NOT.
• Contoh: implementasi NOT menggunakan NAND x x'
40
Tabel kebenaran
Contoh TTL IC: Gerbang NOR
• Gerbang NOR juga self-sufficient.
• Pertanyaan: Bagaimana membangun gerbang NOT dengan
menggunakan NOR?
A
B(A+B)'
A
B(A+B)'
A B (A+B)'
0 0 1
0 1 0
1 0 0
1 1 0
TTL 74LS family 74LS02 Quad 2-input NOR Gate IC Package
41
1 2 3 4 5 6 7
891011121314
Ground
Vcc
• A B = A B’ + A’ BA
BA B
A B A B
0 0 0
0 1 1
1 0 1
1 1 0
Tabel kebenaran
TTL 74LS family 74LS86 Quad 2-input XOR Gate IC Package
Contoh TTL IC: Gerbang XOR
42
Rangkaian u/ menentukan gerbang AND
750 ohm
1
23
U1A
74LS08
1 2
U2A
74LS04
750 ohm
750 ohm
D1LED
S1
S2
Vcc Vcc Vcc
Va Vb Vf
43
• Download student version PSPICE dari
http://www.orcad.com, dan gambarkan sebuah diagram
gerbang logika spt tampak dibawah ini.
• Tuliskan ekspresi Boolean dari F.
Z
F
X
Y
LATIHAN
44
TEOREMA ALJABAR BOOLE
TEOREMA – TEOREMA ALJABAR BOOLE
X + 0 = X
X . 1 = X
1.
X + 1 = 1
X . 0 = 0
2.
X + X = X
X . X = X
3.
4.
X = X
(X) = X
5.
X . X = 0
X + X = 1
SINGLE VARIABLE MULTI VARIABLE
X + Y = Y + X
X . Y = Y . X
1.
X + (Y + Z) = (X + Y) + Z
X (Y . Z) = (X . Y) Z
2.
X (Y + Z) = XY + XZ
(X + Y)(X + Z) = X + YZ
3.
X + XY = X
X (X + Y) = X
4.
X (X + Y) = XY
X + XY = X + Y
5.
X + Y = X . Y
X . Y = X + Y
6.
X + XY = X (1 + Y)
= X (1)= X
X (X+Y) = XX +XY
= X + XY= X (1 + Y)= X (1)= X
45
TEOREMA ALJABAR BOOLE
TRANFORMASI PERSAMAAN ALJABAR BOOLE KE RANGKAIAN LOGIKA
Persamaan : f = A + BC
A + BCA + BC
A + BCA + BCA
BC
A + BCA + BCA
BCB
C
46
TEOREMA ALJABAR BOOLE
TRANFORMASI RANGKAIAN LOGIKA KE PERSAMAAN ALJABAR BOOLE
A
BA+B
E
F
E+F
G G
C
D
A+B
CD(E+F)G
CD(E+F)G
A+B + CD(E+F)G
47
TEOREMA ALJABAR BOOLE
PENYEDERHANAAN RANGKAIAN
Dalam perancangan rangkaian logika selalu
diusahakan untuk memperoleh fungsi LOGIKA yang
sesederhana mungkin karena fungsi yang
sederhana membutuhkan sedikit gerbang logika
Ada dua metode untuk menyederhanakan
persamaan fungsi logika :
1. Metode Aljabar Boole
2. Metode Peta Karnaugh (Karnaugh Map)
48
TEOREMA ALJABAR BOOLE
SEDERHANAKANLAH RANGKAIAN BERIKUT :
(AC)AB + ABCf =
=
=
=
=
=
(A+C)AB + ABC
(A+C)AB + ABC
A
C AB
ABC
ABC
ACA
C
B
(AC)AB
(AC)AB + ABC
AAB+ABC + ABC
AB+ABC + ABC
AB(1+C) + ABC
= AB + ABC
= A(B + BC)
= A(B + B)(B + C)
= A(B + C)
Maka Rangkaiannya Akhirnya
B
C
A A(B + C)B
49
Merupakan merupakan penjelasan dari tabel
kebenaran fungsi Boolean dalam bentuk gambar.
FUNGSI PETA KARNAUGH
•Salah satu kegunaan dari peta Karnaugh adalah untuk
menyederhanakan fungsi Boolean tersebut, hingga lima variabel.
Untuk fungsi Boolean dengan variabel lebih dari lima maka akan sulit
disederhanakan menggunakan metode ini.
PETA KARNAUGH (KARNAUGH MAP)
50
PETA KARNAUGH
Peta Karnaugh berisi beberapa bujur-sangkar, yang setiap bujur-
sangkarnya adalah mewakili satu ruas dari persamaan Boolean.
• Banyaknya bujur-sangkar tergantung dari banyaknya variabel.
• Peta Karnaugh untuk dua variabel, maka akan berisi empat bujur-
sangkar.
• Untuk 3 variabel maka tersusun oleh 8 buah bujur-sangkar,
• 4 variabel adalah 16 bujur-sangkar,
• serta untuk 5 variabel maka tersusun oleh 32 bujur-sangkar.
51
PETA KARNAUGH
Aturan dasar penyederhanaan dengan menggunakan peta Karnaugh :
• Peta digambarkan sedemikian rupa sehingga suku-suku dari
bujursangkar yang bersebelahan hanya berbeda satu variabel saja.
• Suku-suku dari persamaan yang akan disederhanakan dimasukkan ke
dalam variabel bujursangkar yang berpadanan dengan memberi tanda
1 di dalamnya.
• Bila pada bujuursangkar yang bersebelahan terdapat tanda 1, maka
variabel yang berbeda bagi kedua bujursangkar tersebut dapat
dihilangkan (sesuai dengan hukum komplementasi). Sehingga bagi
suku tersebut tinggal hanya hanya variabel yang sama yang akan
merupakan bagian dari hasil akhir penyederhanaan.
•Pengelompokkan dua bujursangkar akan menghilangkan satu variabel,
mungkin juga terjadi bahwa suatu variabel lenyap karena diabsorpsi.
52
PETA KARNAUGH
Peta Karnaugh untuk 2 variabel
53
PETA KARNAUGH
Peta Karnaugh untuk 3 variabel
54
PETA KARNAUGH
Peta Karnaugh untuk 4 variabel
55
Gerbang
NOT
Gerbang
AND
Gerbang
OR
AA
AA
BB
BB
A . B = A + B = A + B
A . B .A
B
A . B A . B
A . BA . B = A . B + A . B = A . B
AA
AA . A = A + A = A
GERBANG NANDGerbang NAND dapat digunakan untuk melaksanakan setiap
operasi Boole yakni OR, AND dan NOT
GERBANG NAND DAN NOR
56
Gerbang
NOT
Gerbang
OR
Gerbang
AND
AA
AA
BB
BB
A + B = A . B = A . B
AA
AA + A = A . A = A
A + B +A
BA+B A + B = A + B . A + B = A + B
A+B
A+B
GERBANG NORGerbang NOR juga dapat digunakan untuk melaksanakan setiap
operasi Boole yakni OR, AND dan NOT
GERBANG NAND DAN NOR
57
Penyambungan seri dari gerbang NAND dapat
disamakan sebagai penyambungan seri dari gerbang
AND and OR dengan menganggap gerbang tingkat
ganjil sebagai gerbang OR dan tingkat genap sebagai
AND di hitung dari arah output.
GERBANG NAND
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
58
Contoh 1:
GERBANG NAND
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
A
BA B
C
ORAND
AB + C
PEMBUKTIAN DENGAN CARA BIASA
A
B
A B
C
AB CAB Cf =
AB + Cf =
AB + Cf = 59
Contoh 2:GERBANG NAND
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
A
B
A B
ORAND
AB +
PEMBUKTIAN DENGAN CARA BIASAf =
f =
f =
D
(B+C) DB+CB
C
OR
(B+C) D
A
B
A B
AB
D
(BC) DBCB
C
(BC) D
AB (BC) D
AB + (BC) D
AB + (BC) D
AB + (B +C) D
AB + (B +C) D
f =
f =
60
Contoh 3 :GERBANG NAND
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
ORAND
PEMBUKTIAN DENGAN CARA BIASA
f =
f =
f =
C
(AB)+CA BA
B
OR
f =
f =
AND
D
(AB+C)D
E
(AB+C)D+E
C
(AB) CA BA
B
D
((AB)C)D
E
((AB)C)D E ((AB)C)D + E
(AB C)D E
((AB)C)D + E
(AB+C)D + E
(AB+C)D + E
61
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
Penyambungan seri dari gerbang NOR dapat disamakan
sebagai penyambungan seri dari gerbang AND and OR
dengan menganggap gerbang tingkat ganjil sebagai
gerbang AND dan tingkat genap sebagai OR di hitung
dari arah output.
GERBANG NOR
62
GERBANG NOR
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
Contoh 1:
A
B
A + B
ANDOR
(A+B)
C
B + CB
(B+C) D
D
A
B
A+B
A+B +
C
B+CB
B+C+ D
D
f =
f =
f =
f =
PEMBUKTIAN DENGAN CARA BIASA
A+B+ B+C + D
(A+B+ B+C) D
(A+B) (B+C) D
(A+B) (B+C) D
63
GERBANG NOR
PENYAMBUNGAN SECARA SERI
GERBANG NAND DAN NOR
Contoh 2:
ANDOR
PEMBUKTIAN DENGAN CARA BIASA
C
D
B
A
E
AND
OR/AND
A+B
A B
(A+B)C D
(A+B)CD+ AB
((A+B)CD+ AB) E
C
D
B
A
E
(A+B)+C+D
A+B(A+B)+C+D+A+B
(A+B)+C+D+A+B+E
(A+B)+C+D+A+B E
(A+B)+C+D+A+B E
(A+B) C+D+A+B E
(A+B) C+D+A+B E
((A+B) CD+AB) E
f =
f =
f =
f =
f =
(A+B)+C+D+A+B+Ef =
64
Tahapan pekerjaan yang selalu dilakukan
dalam perancangan rangkaian logika adalah
sebagai berikut:
PERANCANGAN RANGKAIAN LOGIKA
1. Analisa : Merumuskan dalam kata-kata semua
persyaratan dan persoalan yang diminta.
2. Sintesa : Proses penurunan dari suatu persoalan
ke formulasi aljabar.
4. Implementasi : Pelaksanaan suatu ekspresi aljabar
kedalam rangkaian logika
3. Minimisasi : Mencari ekspresi yang sederhana dari
suatu fungsi aljabar.
5. Evaluasi : Mencoba rangkaian sebenarnya. 65
Contoh 1.
Implementasikan f = AC + BCD + ACD dengan gerbang NAND
PERANCANGAN RANGKAIAN LOGIKA
AC+BCD+ ACD
AC
BCD
ACD
A
C
B
D
C
A
D
C
AND
OR
66
Contoh 2.
Implementasikan f = ABC+ABD+ACD+ABC dengan gerbang
NAND
PERANCANGAN RANGKAIAN LOGIKA
ABC
ABD
ACD
B
C
B
D
A
A
D
C
A
C
ABC+ABD+ ACD+ABC
ABC
A
B
SN7410
SN7420
SN7410 SN7420
Implementasi langsung seperti
ini menghasilkan 2 level gate
yang menghasilkan delay
kecil, tetapi kadang cara ini
agak mahal karena seluruh
gate pada IC SN7410 &
SN7420 terpakaiOR
AND
67
Contoh 2.Cara lain adalah dengan manipulasi
f = ABC+ABD+ACD+ABC menjadi f = AB(C+D)+AC(D+B)
AB(C+D)
AB(C+D)+AC(D+B)
B
D
A
C
A
C
D
B
OR
ANDOR
C+D
D+B AC(D+B)
SN7410 SN7400
Diperlukan 1 buah SN7410
dan satu buah SN7400 namun
masing-masing IC ini masih
memiliki sisa 1 gerbang (gate)
yang dapat digunakan untuk
keperluan lain.
SN7410
SN7400
PERANCANGAN RANGKAIAN LOGIKA
68
AB+AB
AB+AB
PERANCANGAN RANGKAIAN LOGIKA
B
A
A
B
SN7400
Penggunaan gerbang inverter
(NOT) akan mengurangi jumlah
kawat dan diperlukan 2 buah
IC yaitu SN7400 dan SN7404.
Contoh 3.
Implementasikan f = AB + AB dengan gerbang NAND
ATAU
A
B
SN74041
2
OR
AND
OR
AND
69
PERANCANGAN RANGKAIAN LOGIKA
A+B
SN7400
Hanya memerlukan 1 buah
IC SN7400
Contoh 3.
Implementasikan f = AB + AB dengan gerbang NAND
SN7404
3
A
B
A(A+B)
B(A+B)
A(A+B)+B(A+B)
AB+AB = A(A+B)+B(A+B)
CARA LAIN
OROR AND70
PERANCANGAN RANGKAIAN LOGIKA
KESIMPULAN
1. Implementasi langsung persamaan fungsi logika akan
menghasilkan delay minimal
2. Penguraian fungsi logika akan memperbanyak level logika,
menambah delay tetapi sering kali mengurangi jumlah gate
atau IC yang diperlukan.
3. Nilai ekonomis suatu rangkaian tidak saja ditentukan oleh
jumlah gate yang dipakai tetapi juga oleh tersedianya IC
dipasaran.
Sebuah rangkaian kompleks dalam bentuk IC yang siap
digunakan selalu lebih murah dari rangkaian hasil buatan
sendiri secara diskrit.
4. Manipulasi yang tepat akan mengurangi jumlah inverter.71
ARITHMATIC LOGIC UNIT
1. FIXED POINT ARITHMATIC YANG MENCAKUP :
• Adder (Penambahan)
• Subtracter (Pengurangan)
• Multiplication (Perkalian)
• Division (Pembagian)
2. FLOATING POINT ARITHMATIC
72
ADDER
ADDER adalah rangkaian penjumlah, terdiri dari :
1. HALF ADDER
2. FULL ADDER
73
HALF ADDER
Input Output
COB
A
H A
SIMBOL LOGIKA
74
• Rangkaian Logika Half Adder:
A
B
Co
75
TABEL KEBENARAN HALF ADDER
INPUT OUTPUT
A B Co
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
76
FULL ADDER
INPUTCin
A
B
Co
FA
• Simbol Logika
OUTPUT
77
RANGKAIAN LOGIKA FULL ADDER
Half
Adder
A
B CoB
A
Half
Adder
A
B Co
Co
Ci
RANGKAIAN LOGIKA
78
TABEL KEBENARAN FULL ADDER
INPUT OUTPUT
A B Cin CO
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
79
SUBTRACTOR
SUBTRACTOR adalah rangkaian pengurang, terdiri dari
1. Half Subtracter
2. Full Subtracter
80
HALF SUBTRACTER
• Simbol Logika
BBo
A Di
HSINPUT OUTPUT
81
Rangkaian Logika Half Subtractor
Di = A B+
Bo = A . B
A
B
82
TABEL KEBENARAN HALF
SUBTRACTOR
INPUT OUTPUT
A B A’ Di Bo
0 0 1 0 0
0 1 1 1 1
1 0 0 1 0
1 1 0 0 0
83
FULL SUBTRACTOR
• Rangkaian Logika
A
B
Bin Bo
Di
FS
84
Rangkaian Logika :
Di
Bo
Di
BoDi
Bo
Boi
BA
RANGKAIAN LOGIKA FULL
SUBTRACTER
85
TABEL KEBENARAN FULL
SUBTRACTER
INPUT OUTPUT
A B Bin Di Bo
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 186
MULTIPLICATION
87
DIVISION
88
89
FLOATING POINT ARITHMATIC
• ALU untuk floating point dapat diimplementasikan
dengan menggunakan dua rangkaian aritmatika fixed
point yang terpisah yaitu unit exponent dan mantissa
90
PERUBAH KODE
Salah satu penggunaan gerbang logika pada sistem digital
adalah sebagai perubah kode.
Hal ini dikarenakan perangkat digital hanya bisa memproses
bit 1 atau 0
ENCODER DECODERCPU
Encoder berfungsi merubah input desimal menjadi kode biner
Decoder berfungsi merubah kode biner menjadi desimal 91
PERUBAH KODE
Contoh:1. Buatlah rangkaian encoder untuk merubah bilangan Biner menjadi BCD5421
Penyelesaiannya:
W = ABCD+ABCD+ABCD+ABCD+ABCD
X = ABCD+ABCD
Y = ABCD+ABCD+ABCD+ABCD
Z = ABCD+ABCD+ABCD+ABCD
dX= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
dW= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
dY= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
dZ= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
TABEL KEBENARANNYA
A B C D W X Y Z8 4 2 1 5 4 2 1
0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 0 0 1
2 0 0 1 0 0 0 1 0
3 0 0 1 1 0 0 1 1
4 0 1 0 0 0 1 0 0
5 0 1 0 1 1 0 0 0
6 0 1 1 0 1 0 0 1
7 0 1 1 1 1 0 1 0
8 1 0 0 0 1 0 1 1
9 1 0 0 1 1 1 0 0
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
don't
care
d d d d
d d d d
d d d d
d d d d
d d d d
d d d d
92
PERUBAH KODE
Contoh:1. Buatlah rangkaian encoder untuk merubah bilangan Biner menjadi BCD5421
W = ABCD+ABCD+ABCD+ABCD+ABCD
X = ABCD+ABCD
Y = ABCD+ABCD+ABCD+ABCD
Z = ABCD+ABCD+ABCD+ABCD
dX= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
dW= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
dY= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
dZ= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
93
PERUBAH KODE
Rangkaian Logika untuk fungsi W (sebelum diminimisasikan)
W = ABCD+ABCD+ABCD+ABCD+ABCD
OR
AND
B
A
C
D
B
A
D
C
B
A
C
D
A
C
A
C
D
B
D
B
ABCD
ABCD
ABCD
ABCD
ABCD
94
PERUBAH KODE
Rangkaian Logika untuk fungsi X (sebelum diminimisasikan)
OR
AND
B
A
D
A
C
B
D
ABCD
ABCD
X = ABCD+ABCD
C
95
PERUBAH KODE
Rangkaian Logika untuk fungsi Y (sebelum diminimisasikan)
OR
A
D
C
B
A
D
C
B
A
C
D
A
C
B
D
ABCD
ABCD
ABCD
ABCD
Y = ABCD+ABCD+ABCD+ABCD
B
AND 96
PERUBAH KODE
Rangkaian Logika untuk fungsi Z (sebelum diminimisasikan)
OR
A
D
C
B
A
D
C
B
A
C
A
C
B
D
ABCD
ABCD
ABCD
ABCD
B
AND
Z = ABCD+ABCD+ABCD+ABCD
D
97
PERUBAH KODE
Rangkaian Logika untuk fungsi W (setelah diminimisasikan)
W = ABCD+ABCD+ABCD+ABCD+ABCD
dW= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
AB AB AB AB
CD d 1
CD 1 d 1
CD 1 d d
CD 1 d d
W
W = A + BD + BC
Maka :OR
D
B
B
C
ABD
AND
W = A + BD + BC
BC
98
PERUBAH KODE
Rangkaian Logika untuk fungsi X (setelah diminimisasikan)
AB AB AB AB
CD 1 d
CD d 1
CD d d
CD d d
X
X = ABCD+ABCD
dX= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
X = AD + BCD
Maka :
OR
D
A
C
D
AD
AND
BCD
X = AD + BCD
B
99
PERUBAH KODE
Rangkaian Logika untuk fungsi Y (setelah diminimisasikan)
AB AB AB AB
CD d 1
CD d
CD 1 1 d d
CD 1 d d
Y
Y = ABCD+ABCD+ABCD+ABCD
dY= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
Y = AD + CD + ABC
Maka :
OR
A
D
C
A
C
AD
CD
ABC
D
AND
Y = AD + CD + ABC
B
100
PERUBAH KODE
Rangkaian Logika untuk fungsi Z (setelah diminimisasikan)
AB AB AB AB
CD d 1
CD 1 d
CD 1 d d
CD 1 d d
Z
Z = ABCD+ABCD+ABCD+ABCD
dZ= ABCD+ABCD+ABCD+ABCD+ABCD+ABCD
Z = AD + BCD + ABD
Maka :
OR
A
B
A
D
AD
BCD
ABD
D
AND
B
C Z = AD + BCD + ABD
D
101
Rangkaian Perubah Kode Keseluruhannya
(sebelum dan sesudah diminimisasikan)
102
FLIP-FLOP
• RANGKAIAN LOGIKA SEKUENSIAL
Adalah rangkaian dimana outputnya tidak hanya tergantung pada input waktu itu saja, tetapi juga pada keadaan input sebelumnya.
• Contoh rangkaian sekuensial yang paling sederhana adalah Flip-flop/FF.
• Flip-flop adalah perangkat bistabil, hanya dapat berada pada salah satu statusnya saja, jika input tidak ada, FF tetap mempertahankan statusnya. Maka FF dapat berfungsi sebagai memori 1-bit.
• Flip-Flop disebut juga kancing, multivibrator,biner
103
FF-RS (dirangkai dari NAND gate)
Simbol Logika FF-RS
S
R Q’
QSET
RESE
T
OUTPUT
NORMALOUTPUT
KOMPLEMEN
Tanda menyatakan FF-RS mempunyai masukkan
rendah aktif
104
Rangkaian Logika FF-RS
S
R
Q
Q'
105
Tabel Kebenaran FF RS
Mode Operasi
INPUT
A B
OUTPUT
Q Q’
Larangan 0 0 1 1
SET 0 1 1 0
RESET 1 0 0 1
TETAP 1 1 Tidak Berubah106
FF – RS Berdetak
Dengan adanya detak akan membuat FF-RS bekerja
sinkron atau aktif HIGH
Simbol Logika FF-RS
SET
RESE
T
OUTPUT
NORMAL
OUTPUT
KOMPLEMEN
Q’
QS
R
CLOCK Ck
107
Rangkaian Logika FF-RS Berdetak
S
R
CLOCK
Q
Q’
108
Tabel Kebenaran FF-RS Berdetak
Mode Operasi
INPUT
CLOCK S R
OUTPUT
Q Q’
TETAP 0 0 Tidak Berubah
RESET 0 1 0 1
SET 1 0 1 0
Larangan 1 1 1 1109
FLIP-FLOP D
• Sebuah masalah yang terjadi pada Flip-flop RS adalah
dimana keadaan R = 1, S = 1 harus dihindarkan.
• Satu cara untuk mengatasinya adalah dengan
mengizinkan hanya sebuah input saja dimana FF-D
mampu mengatasi masalah tersebut
• Simbol Logika
Data
Clock
D
C
k
Q
Q’
OUTPUT
NORMALOUTPUT
KOMPLEMEN110
Rangkaian Logika
DQ'
Q
Clock
111
FLIP-FLOP JK
Rangkaian Logika
KQ'
Q
Clock
J
112
Tabel Kebenaran FF-JK
Mode Operasi
INPUT
CLOCK J K
OUTPUT
Q Q’
TETAP 0 0 Tidak Berubah
RESET 0 1 0 1
SET 1 0 1 0
Larangan 1 1 Keadaan Berlawanan
113
Perancangan Rangkaian
Logika Sequential
114
Daftar Isi
• Kenapa dinamakan rangkaian
sequential logic ?
• Table kriteria Flip-Flop
• Analisa rangkaian
• Perancangan rangkaian Sequential
logic.
Perancangan Rangkaian Sequential
115
Kenapa dinamakan rangkaian sequential logic ?
• Rangkaian Sequential logic memiliki tambahan
kelebihan
• Kombinasi logika hanya tergantung dari input.
• Output rangkaian sequential tergantung input
sebelumnya
• Lebih baik dari rangkaian logika combinational
• Kondisi keluaran dapat diatur dibanding
rangkaian logika combinational
• Dapat dianalisa dengan menggunakan tabel dan
diagram keadaan (State Table dan Diagram)
116
Sequential Circuit Analysis• Contoh 1 (using D flip-flop)
State equation
Output Function
117
• Dari persamaan keadaan dan fungsi output, kita dapat
memperoleh tabel keadaan yang berisi semua kombinasi
biner yang muncul untuk kondisi dan keadaan saat ini.
• Tabel Keadaan
– Sama dengan tabel kebenaran
– Bagian input dan kondisi pada sisi kiri
– Output dan kondisi berikutnya di sebelah kanan
– Kombinasi biner yang muncul untuk input dan kondisi saat ini
Analisa rangkaian sequential logic ?
118
Persamaan Keadaan Fungsi Output
Tabel keadaan untuk rangakain pada contoh 1
Analisa rangkaian sequential logic ?
119
Metoda lain
Analisa rangkaian sequential logic ?
120
• Dari tabel kebenaran, dapat dibuat diagram
keadaan
• Diagram keadaan (State diagram)
– Masing-masing keadaan diwakili oleh lingkaran
– Masing-masing panah antara lingkaran menunjukkan
proses perpindahan logika sequential.
– a/b pada masing-masing panah mewakili input (a) dan
output (b) saat perpindahan keadaan.
• Masing-masing nilai kombinasi flip-flop
menunjukan keadaan. Dimana, m flip-flop=>
dapat dibuat 2m keadaan.
Analisa rangkaian sequential logic ?
121
Diagram Rangkaian untuk Rangkaian pada contoh.1
Analisa rangkaian sequential logic ?
122
Fungsi Input Flip-flop
• Keluaran rangkaian sequential adalah
fungsi dari kondisi dan input yang masuk.
Hal ini dijelaskan dengan aljabar melalui
fungsi output rangkaian.
– Contoh1: y= (A+B)x’
• Bagian rangkaian yang menghasilkan
input untuk flip-flop di jelaskan
menggunakan aljabar melalui fungsi input
flip-flop.123
• Fungsi input Flip-flop ditentukan oleh
kondisi berikutnya.
• Dari fungsi input flip-flop dan tabel kriteria
flip-flop, dapat diperoleh kondisi flip-flop
berikutnya.
Fungsi Input Flip-flop
124
• Contoh 2: Rangkaian dengan JK flip flop
• Kita gunakan 2 karakter untuk menggambarkan input flip-flop.
a. (J atau K untuk JK flip-flop, S ataur R untuk SR flip-flop, D untuk
D flip-flop, T untuk T flip-flop)
b. Nama flip-flop
Fungsi Input Flip-flop
125
Analisa contoh 3 • Sebuah rangkaian sequential dengan 2 JK flip-
flop, A dan B serta 1 input x
• Didapat fungsi input flip-flop dari rangkaian
126
• Fungsi Input flip-flop
• Masukkan tabel keadaan dengan fungsi diatas
menggunakan tabel kriteria dari flip-flop yang digunakan
Analisa contoh 3
127
• Gambar diagram keadaan dari tabel keadaan
Analisa contoh 3
128
Tabel Eksitasi Flip-flop
• Analisa: Dimulai dengan diagram rangkaian,
membuat tabel keadaan atau diagram keadaan.
• Perancangan: Dimulai dari penentuan spesifikasi
(misal bentuk persamaan keadaan, table keadaan
atau diagram keadaan) kemudian membuat
rangkaian logikanya.
• Tabel kriteria digunakan dalam analisa.
• Tabel eksitasi digunakan untuk perancangan.
129
• Tabel eksitasi: adalah tabel yang memberikan karakter
transisi antara kondisi awal dan kondisi berikutnyauntuk
menentukan input flip-flop berikutnya.
Tabel Eksitasi Flip-flop
130
Perancangan Rangkaian
SequentialLangkah-langkah Perancangan
• Dimulai dari spesifikasi rangkaian – sifat rangkaian
• Membuat tabel keadaan
• Lakukan pengurangan keadaan jika perlu
• Lakukan pengaturan keadaan
• Tentukan jumlah flip-flop yang akan digunakan
• Buatlah rangkaian eksitasi dan tabel output dari tabel keadaan
(state diagram)
• Buatlah fungsi rangkaian output danfungsi input flip-flop
• Gambarkan rangkaian logikanya
131
Perancangan: Contoh 1• Diketahui state diagram sebagai berikut, buatlah
rangkaian sequential menggunakan JK flip-flop
132
• Tabel Keadaan/eksitasi menggnakan JK flip-flop
Perancangan: Contoh 1
133
• Diagram Blok
Perancangan: Contoh 1
134
• Dari tabel keadaan, fungsi input flip-flop diperoleh
Perancangan: Contoh 1
135
• Fungsi Input flip-flop
• Diagram logika
Perancangan: Contoh 1
136
• Perancangan dengan D flip-flop, rangkaian dibuat
berdasarkan tabel keadaan dibawah ini.
(Contoh: Bagaimana jika menggunakan JK flip-flop)
Perancangan: Contoh 1
137
• Tentukan ekpresi input flip-flopnya dan fungsi
keluarannya.
Perancangan: Contoh 2
138
• Dari ekspresi yang terbentuk, maka dibuatlah rangkaian logikanya
Perancangan: Contoh 2
139
Perancangan Counter Sinkron• Counter adalah siklus rangkaian sequential sesuai urutan
keadaan
• Counter Biner adalah urutan biner . n-bit counter biner
(dengan n flip-flop) dapat menghitung mulai 0 sampai 2n-1.
• Contoh 1: 3-bit counter biner (menggunakan T flip-flop)
140
• 3-bit counter biner
Perancangan Counter Sinkron
141
• 3-bit counter biner
Perancangan Counter Sinkron
142