제7 장래치, 플립플롭, 타이머 -...
TRANSCRIPT
제 7 장 래치, 플립플롭, 타이머
셋트 리셋 래치
게이트 제어 래치
D 플립플롭 (D-FF)
JK 플립플롭 (JK FF)
단발 (T-FF)
555타이머
순차논리회로
조합논리회로의 출력은 입력에 전적으로 의존한다.
순차논리회로에서는 논리상태를 (1/0) 저장할 수있는 소자가 사용되며,
순차논리회로의 출력은 입력상태 뿐만 아니라 저장된 상태에도 의존한다.
즉, 현 상태의 출력이 이전 상태의 입력에 의해서도 의존한다.
응용 : 시프트레지스터, 카운터, SRAM 등
7-1 SR 래치 (SR 플립플롭)
래치 (RS플립플롭/멀티바이브레이터)•2진수 0이나 1을 저장할 수 있는 논리회로.•래치는 2가지 안정한 상태를 갖는다.•이때 한가지 상태를 세트, 다른 상태를 리세트라고 한다.
NOR 게이트 래치 NOR 게이트 래치의 기호
래치의 동작
무효 (금지) 상태0011
Set 상태0101
Reset 상태1010
불변불변불변00
NOT(Q)QRS
설명출력입력
부정의 값을 갖도록 정의 !입력
입력
래치의 동작 1 (불변)
(1) 초기상태 설정(2) 불변 입력(3) 출력결정
출력을 결정하기 위해서이전 단계의 출력이 기억되어야 한다→ 기억작용
0
0
10
1
0
1
0
(1)(2) (3)
0
0
01
0
1
0
1
(1)(2)(3)
래치의 동작 2 (Set)
(1) 초기상태 설정(2) 불변 입력(3) 출력결정
0
1
10
1
0
1
0
(1)(2) (3)
0
1
01
0
1
1
1
(1)(2) (3)
1
0
불안정
래치의 동작 3 (Reset)
(1) 초기상태 설정(2) 불변 입력(3) 출력결정
1
0
10
1
0
0
0
(1)(2) (3)
1
0
01
0
1
0
1
(1)(2) (3)
불안정
0
1
래치의 동작 4 (금지/무효조건)
(1) 초기상태 설정(2) 불변 입력(3) 출력결정
1
1
10
1
0
0
0
(1)(2) (3)
1
1
01
0
1
0
0
(1)(2) (3)
무효 무효
래치의 동작 (펄스 입력 상태)
• SET 입력에 펄스가
인가되면 래치는
SET 되고 그 상태를
유지한다.
• RESET 입력에 펄스
가 인가되면 래치는
RESET 되고 그 상태
를 유지한다.
예제 7-1
SR 래치에 다음과 같은 입력이 인가될 때, 출력파형 (타이밍도)를 구하라.
S 불 R 불 S 불 R R S S
7-2 게이트 제어 래치
게이트 제어 래치
• 기본 래치에 AND (OR/NOT) 게이트를 추가 (인에이블 입력)
• 인에이블 입력을 설정하여 이 입력에 의해서 SR 입력이 활성
화 (래치에 입력) 되도록 하게 설계한 것이다.
인에이블 0(클럭)
0
0
SR 에 관계 없이 불변상태 유지
게이트 제어 SR 래치의 진리표
금지00111
SET01101
RESET10110
불변불변불변100
불변불변불변011
불변불변불변001
불변불변불변010
불변불변불변000
NOT(Q)QENRS
설명출력입력
인에이블 (클럭) 신호 입력 시에만 정상동작
예제 7-2
활성
R HS H R H
게이트 제어 SR 랫치의동작 타이밍도
D 래치 (Data 래치)
D 래치
• 게이트제어 래치의 일종
• D 입력/인에이블 (클럭)입력
• D 입력 (1) → 래치 SET
• D 입력 (0) → 래치 RESET
D 래치의 특징
• 인에이블(클럭) 입력이 들어올
때까지 데이터를 저장
• 레지스터 카운터 등에 응용
D 래치의 동작 (SET/RESET)
1
1
1
0
1
0
SET 입력
SET 출력
0
1
0
1
1
0
RESET 입력
RESET 출력
입력
D 래치의 동작 (HOLD)
1
0
0
0
1
0
HOLD입력
전 상태 출력 HOLD
0
0
0
0
1
0
HOLD입력
전 상태 출력 HOLD
입력
예제 7-3
D래치의 출력 타이밍도
S H D/T R H D S R래치의 동작
D 플립플롭 (Flip-Flop)
플립플롭
• 래치와 유사 (단 클록 펄스의 엣지 상태에서만 출력 상태 변경)
• 펄스의 엣지에서만 상태를 바꾸는 방법을 엣지 트리거 (Edge
Trigger) 라고 한다.
엣지트리거레벨 트리거
H
L
S
R
Q 상승에지동작 하강에지동작
D 플립플롭의 동작
상승에지 하강에지
에지 트리거
D플립플롭의 기호
예제 7-5
(1) 상승에지 D FF 에 가해질 때
출력 파형을 구하라.(2) 하강에지일 때 구하라.
10
1 10
0 1 1 0 0
J-K 플립플롭의 동작
기존의 SR 래치의 경우 S=1, R=1 인 경우에
→ 논리오류가 발생하여 금지 처리 되었다.
J-K (Jack Kilby) 플립 플롭은
→ 기존의 HOLD, SET, RESET 이외에 TOGGLE 상태의 4가지
출력 상태를 가져 범용으로 사용할 수 있다.
토글TOGGLETOGGLE↑11
SETRESETSET↑01
RESETSETRESET↑10
불변HOLDHOLD↑00
N(Q)QCKJ
설명출력입력
J-K 플립플롭의 동작 상태
예제 7-6
상승에지 JK플립플롭이 초기에 RESET 상태에서,
클록 입력 파형이 인가될 때 타이밍도를 그려라.
프리세트 및 클리어 입력
• D 플립플롭과 JK 플립플롭의 입력들
은 인에이블 입력 (클럭) 이 인가 될
때만 적용되므로 동기식이라고 한다.• 이러한 클럭 입력과 상관없이 적용시
킬 수 있는 입력을 설정해 놓는게 현
실적으로 필요하며 이러한 입력으로
는 PRESET 과 CLEAR 입력이 있으며
이러한 입력을 비동기식 입력이라고
한다.비동기식 입력
• 동작 전 초기상태 설정
• 동작완료 후 저장된 데이터 소거
7-5 단발 (T-FF ; Toggle FF)
T-FF (단발)
• JK FF 의 입력을 (J=1/K=1; Toggle mode) 로 설정해 놓은 상
태의 FF이므로 클럭 입력이 들어갈
때마다 출력은 Toggle 동작을 하게
된다.
• 이러한 특성을 이용하면 주파수를
반으로 줄이는 분주기로서 이용할
수 있다.
시상수의 조정
단발 T-FF
• 재트리거 불능 단발
한번 크리거 되고 나면 시간이 다 지나
갈 때까지는 다시 트리거 되지 않는다.
• 재트리거 가능 단발
어느 때든 다시 트리거 시킬 수 있다.
단발 T-FF
T1
T2
T3
f2 = f1/2
f3 = f2/2
한번 T-FF 을 통과할 때마다.주파수가 반으로 감쇄
7-6 555 타이머
555타이머는
• 단안정 멀티바이브레이터 (T FF)• 비안정 멀티바이브레이터로 사용 가
능한 소자(발진기;오실레이터)
• 발진기? 오케스트라의 지휘자!
() IC pins
7-7 집적회로
74LS27974LS75
74LS74A 74LS112
요약 및 확인
다음 논리소자의 이름은 ?
요약 및 확인
다음과 같이 클록이 입력될 때 출력 파형은 ?
요약 및 확인
다음과 같이 SR 입력이 주어질 때 Q 출력 파형은?
요약 및 확인
다음과 같은 파형이 게이트 제어 SR 래치에 인가될 때, Q 출력 파형은?
요약 및 확인
다음의 회로에서 출력 파형은 ?
요약 및 확인
다음의 회로에서 출력 파형은 ?
요약 및 확인
다음의 회로에서 출력 파형은 ?
요약 및 확인
다음의 회로에서 출력 파형은 ?
요약 및 확인
다음의 회로에서 출력 파형은?