µp - 68000
DESCRIPTION
µP - 68000. David Saint-Mellion. Organisation interne. Processeur 32 bits en interne : 8 registres de Données D7 -D0 de 32 bits. Adressage sur 24 bits (16 Mo). Registres Adresses 32 bits. PC : Compteur Programme, pointe sur l’adresse de l ’instruction suivante. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: µP - 68000](https://reader036.vdocuments.pub/reader036/viewer/2022071713/56812b7e550346895d8f9c91/html5/thumbnails/1.jpg)
µP - 68000µP - 68000
David Saint-Mellion
![Page 2: µP - 68000](https://reader036.vdocuments.pub/reader036/viewer/2022071713/56812b7e550346895d8f9c91/html5/thumbnails/2.jpg)
Organisation interne
Processeur 32 bits en interne : 8 registres de Données D7 -D0 de 32 bits
Adressage sur 24 bits (16 Mo). Registres Adresses 32 bits
PC : Compteur Programme, pointe sur l’adresse de l ’instruction suivante.
USP - SSP - A7 : pointeurs de pile. A7 contient le pointeur de pile de l ’état courant
A0 - A6 : 7 registres adresses banalisés
![Page 3: µP - 68000](https://reader036.vdocuments.pub/reader036/viewer/2022071713/56812b7e550346895d8f9c91/html5/thumbnails/3.jpg)
Transfert - bus Adresses-Données
Bus Données de 16 lignes D15 - D0. Transfert en 2 passes des objets de 32 bits.
Alignement Gros Boutiste.L’octet bas stocké à une adresse impaire.Ne supporte que le mode aligné - IT « Erreur d ’adresse »
/UDS et /LDS informations de validation bus Données Haut et Bus Données Bas.
MémoireHaute
@ paire
MémoireBasse
@ impaire
A23 - A1
23
/ UDS / LDSD15 -D8
8
D7 -D0
8
µ P 68000
Bus Adresses 23 lignes A23 - A1. La ligne A0 non distribuée.
![Page 4: µP - 68000](https://reader036.vdocuments.pub/reader036/viewer/2022071713/56812b7e550346895d8f9c91/html5/thumbnails/4.jpg)
Protocole PrincipeLe protocole est asynchrone avec
poignée de main
• Le µP marque le début de l ’échange en validant /AS
La poignée de main :
• /AS - Address Strobe
• /DTACK Data Transfer Acknowledge
µP Composant/AS=0
/DTACK=0
Poignée de Main
• Le composant signale qu’il s’est acquitté des Données en validant /DTACK
/AS
t
/DTACK
t• R/W sens de transfertR/W = «1» lectureR/W = «0» écriture
R/W
![Page 5: µP - 68000](https://reader036.vdocuments.pub/reader036/viewer/2022071713/56812b7e550346895d8f9c91/html5/thumbnails/5.jpg)
Protocole - Chien de garde Le protocole peut être bloquant
si le composant ne valide pas /DTACK.
Un chien de garde surveille la durée du cycle bus. Il est actif lorsque /AS=0
Si le temps du cycle est trop long, le chien de garde active la borne /BERR du µP qui produit l’IT « Erreur de Bus ».
µP Composant
/AS=0
Chien deGarde/BERR
/AS
t
Chien de garde activé
Chien de garde activé
Chien de garde activé
cycle bus trop longue/BERR =0
IT « Bus Erreur
![Page 6: µP - 68000](https://reader036.vdocuments.pub/reader036/viewer/2022071713/56812b7e550346895d8f9c91/html5/thumbnails/6.jpg)
Le Reset - Initialisation du µP Au Reset, le µp prélève dans
la table des vecteurs :
• La valeur du pointeur de pile superviseur à l’@ «0»
• La valeur de l’adresse de la 1ère instruction à l’@ «4»
Table des vecteursµP 68000
4 - @ 1ère instructionPC
0 - pointeur de PileSSP
Le Reset se produit lorsque /HALT et /RESET passent à «1» après un temps mini de 100 ms à «0»
µP 68000
/HALT
/RESET
/HALT /RESET
t
T > 100ms
L’information /HALT et /RESET est élaborée à partir de la présence de l ’alimentation ou de l’état d ’un B.P. RAZ