宇宙観測用高感度・高ダイナミックレンジ遠赤外線カメラの検討

日比康詞、松尾 宏、大川泰史（国立天文台）、永田洋久、池田博一（JAXA/ISAS）、藤原幹生（情報通信研究機構）

第11回宇宙科学シンポジウム、2011年1月5-7日 P7-22

遠赤外線の宇宙観測は他の波長・周波数帯に比べ、特に空間分解能の点で大きく見劣りする。その原因の一つに、観測装置である遠赤外線カメラの画素数が他の波長・周波数帯に比べ少ない点が挙げられる。遠赤外線カメラの検出素子は極低温で運用するので、カメラの画素数を増やすためには効率のよい極低温読み出しシステムの開発が重要になる。我々はこれまでにガリウムヒ素接合型トランジスタで構成された極低温多チャンネル読み出しシステムの開発を行ってきた。本読み出しシステムは遠赤外線・サブミリ波で高い感度とダイナミックレンジを持つ超伝導トンネル接合型光子検出素子と組み合わせることを想定してきたが、その特性から一般の高インピーダンス型検出素子と組み合わせて使用することも有望である。本報告では、我々の開発した極低温多チャンネル読み出しシステムといくつかの種類の高インピーダンス型遠赤外線検出素子とを組み合わせた際の性能を見積もることで、期待される遠赤外線カメラ発展の可能性を示す。

GaAs JFETs の利点○GaAs JFETsは0.3K-4.2K、<1mW条件でで素

晴らしい特性を持つ。○比較的低いON抵抗(<1 MW)、とても高い

OFF抵抗(>100 TW)及び非常に低いゲート容量(<100 fF)。

○比較的低い電圧性雑音 (~1mVrms/Hz0.5@1Hz) 及びとても低いゲートリーク電流(<10-18A)。

○ゲートを高インピーダンス環境にしても超過電圧性雑音が発生しない（Fujiwara& Sasaki 2004）

高インピーダンスタイプの検出素子と組み合わせるのに最適な回路素子

×p-FETsが商用では製造していない。

AC結合CTIA(Capacitive Trans-Impedance Amplifier)

○光電流を積分し電圧に変換する回路。○AC結合化することにより<1mVp-pの

入力オフセットばらつき○ 消費電力：3mW/ch、反転増幅回路

増幅率：>5,000、カットオフ周波数：fc>500kHz、電圧性雑音FET単体と同程度

マルチプレクサ, シフトレジスタ及び電圧分配器○サンプルホールド付マルチプレクサ

○シフトレジスタ及び電圧分配器（DCFL型デジタル回路）

-0.3

-0.2

-0.1

0

0.1

0.2

0.3

0 0.1 0.2 0.3 0.4 0.5

Input Signal

C H 1C H 8

tim e(s)

0.2

0.3

0.4

0.5

0.6

0.7

0 0.1 0.2 0.3 0.4 0.5

32ch M ultiplexer w ith sam ple-and-holds32ch Shift-Register

C om bination test Raw D ataM U XO U T1

tim e(s)

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0 0.1 0.2 0.3 0.4 0.5

C H 1 O U TP U T

M U XO U T1-C H1

tim e(s)

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0 0.1 0.2 0.3 0.4 0.5

C H 8 O U TP U T

M U XO U T1-C H8

tim e(s)

n-1

thn

thn

+1th

IN

n-1

thO

UT

nth

OU

Tn

+1

thO

UT

ShiftR

egister

VDD

VSS

OUT

INx

SHON

SHRST

SHGND

Sample-and-Holds

Shift Register

組み合わせ試験

シフトレジスタにサンプルホールドを増設したもの

0.2

0.25

0.3

0.35

0.4

0 0.05 0.1 0.15 0.2

ch10,20

Input(V)VD 10 * SFTR10VD 20 * SFTR20

tim e(s)

極低温読み出しシステムとマルチチップモジュール

40mm X 30mm X 2mm 消費電力~ 400mW（大半がシフトレジスタ<-回路設計改善の必要性）

30mm×40mm×2mm厚

16ch AC結合CTIA

32:1サンプルホールド付マルチプレクサ

32ch シフトレジスタ

32ch 電圧分配器

Shift Register

A/D

Cryogenic

Clock(SFTR)

PowerSupply

ChargeAmplifier

Sample-and-Holds

Multiplexer

De

tect

or

VoltageDistributer

Clock(VD)

極低温多チャンネル読み出しシステム概要

シフトレジスタ及び電圧分配器を極低温に。-->マルチプレックス信号線及び各チャンネル調整信号線数を大幅に減らすことが可能に。

検出素子 I/O

外部接続 I/O

32チャンネルマルチチップモジュール(LTCC (Low Temperature Co-fired Ceramics) + GaAs ASIC)

32chモジュールタイミングチャートスナップショットモード+ CDS(Correlated Double Sampling)

あるチャンネルの積分波形

AC-CTIA RST 330ms 10ms

S-SHON

S-MUX1

S-MUX2

S-MUX3

(Omitted)S-MUX30

S-MUX31

S-MUX32

E-MUX1

E-MUX2

E-MUX3

(Omitted)E-MUX30

E-MUX31

E-MUX32

E-SHON

S-SHRST

E-SHRST

System Outline光子検出素子

サンプルホールド付マルチプレクサ

AC-CTIA RST

AC結合CTIA（この図は”DC”）

サンプルホールド付マルチプレクサ

S-SHON

E-SHON

A/D (Room Temperature)

S Shift-Register

S-MUXN

E Shift-Register

E-MUXN

E-SHRST

S-SHRST

Cryogenics

ここで読み出し

期待される雑音性能計算○反転増幅回路の電圧性雑音：VAN(f)○積分による雑音透過：Hint(f)○CDS(Correlated Double Sampling)によ

る雑音透過：HCDS(f)

○検出素子、負帰還系による等価回路増幅率：GEC(f)

以上を用いて計算する。GaAs JFETsの場合反転増幅回路の電流

性雑音は無視できる。積分時間～CDSのサンプリング間隔とし

CDSの各サンプリングは5msとする。

それぞれ5msかけてサンプリングするそれぞれ5msかけてサンプリングする

雑音計算時想定する積分、CDS方法

雑音計算式

Vn2= VAN(f)2 Hint(f)

2 HCDS(f)2 GEC(f)2× × ×∫ df0

∞

10-8

10-7

10-6

10-5

0.01 1 100 104

Am p N oise

frequency(Hz)

反転増幅回路の電圧性雑音

計算に用いた電圧性雑音

VAN(f)

反転回路入力換算電圧性雑音

0

0.2

0.4

0.6

0.8

1

1.2

0.01 1 100 10 4

0.1s積分による雑音透過

Frequency(Hz)

透過

率

|Hint(f)|

0

0.2

0.4

0.6

0.8

1

1.2

0.01 1 100 10 4

0.1s間隔 5 sサンプル時間 CD S

Frequency(Hz)

|HCDS(f)|

積分動作フィルター

CDSフィルター

積分動作時等価回路

1

10

100

1000

0.01 1 100 10 4

G e:G a Rdet=1012,C det=100pF

G ain

Frequency(Hz)

GEC(f)

1

10

100

1000

0.01 1 100 10 4

SIS Rdet=106,C det=300fF

G ain

Frequency(Hz)

GEC(f)

Ge:Ga（1mm角）

SIS(SISCAM9)

10-5

0.0001

0.001

0.01

1 10 100 1000 10 4

O utN oise

G e:G a (Rdet=1012,C det=100pF)

SIS (Rdet=106,C det=300fF)

Frequency(Hz)

電圧性雑音計算結果

まとめGaAs JFETを回路素子とした0.3Kから4.2Kの

極低温で運用可能な多チャンネル読み出しシステムを開発した。本システムの電荷積分回路はAC結合CTIAであり、入力オフセット電圧のばらつきを小さく押さえることに成功している。また本システムには極低温部にデジタル制御系を組み込んであり、チャンネル数の拡大が容易である。現在試験準備を行っており、今年度中に実証試験を行う。同時に期待される性能を計算より見積もり、比

較的高い感度と大きなダイナミックレンジが期待できることがわかった。

100

104

106

108

1010

1 10 100 1000 104

1s間信号を積分することを考慮した場合のダイナミックレンジ

Ge:G aSIS

Frequency(Hz)

1s間信号を連続取得時ダイナミックレンジ

AmplifierType

PowerDissipation(mW/ch)

MultiplexerType

OperationalFrequency

DynamicRange

Spitzer/MIPSSOFIA/AIRES

DC-coupledCTIA

1.3 Logic Gate ? >103

HandbookRead Noise/飽和より

Hershel/PACS

AC-coupledCTIA

4 ShiftRegister

~ 10 kHz >104

Observer’s Manual感度/飽和より

AKARI/FIS DC-coupledCTIA

10 1 on 1 ~ 10 kHz >105

10Hzリセット1σ 1s

This Study AC-coupledCTIA

~10(more thanhalf fromSR)

ShiftRegister

>1kHz(Amp)>100kHz(SR)

>108

1kHzリセット1σ 1s

参考

Concept ofAC-coupled-CTIA 0

0.4

0.8

1.2

0 0.001 0.002 0.003 0.004

TypicalIntegration C urveVbias=+4m VVbias=0VVbias=-4m V

tim e(s)

Vbias

Rd:2MW

Cf

Cc

Typical Integration Curves

-0.3

-0.2

-0.1

0

0.1

0.2

0.3

0 0.001 0.002 0.003

4-channelA C coupled C TIA #1

O UTA (V )O UTB (V)O UTC (V)O UTD (V)

tim e(s)

雑音源

回路増幅率＠積分

積分時間Ti

これが電圧性雑音を決める

30fF

VAN

Vout×5,000

10TW

30fF 10TW

5pF

3pF

1MW

Cdet

Rdet

積分時間Ti-1

積分時間Ti-1