pertemuan 10: inf203 (3 sks) rangkaian...
TRANSCRIPT
Rangkaian
Sekuensial
Oleh Wayan Suparta, PhD
Prodi Informatika
Universitas Pembangunan Jaya
Pertemuan 10: INF203 (3 SKS)
Sub Pokok Bahasan: Rangkaian Logika Kombinasi
Flip Flop
Capaian Pembelajaran • Mampu memahami fungsi dan cara kerja rangkaian sekuensial
xserta penerapannya pada produk seperti Flip Flop.
Rangkaian Logika
Rangkaian Logika
Kombinasi
Rangkaian Logika
Sekuensial
Rangkaian Logika Kombinasi Masukan Keluaran
1. Rangkaian logika sekuensial
Keluaran Rangkaian logika Kombinasi
Elemen Penyimpan
Next
State Present State
Masukan
Memiliki keluaran yang bergantung pada sumber masukan dan masukan
sekuen yang sebelumnya, yang berubah-ubah terhadap waktu.
Dapat menyimpan state biner (sepanjang masih terdapat tegangan pada
rangkaian) sampai terjadi perubahan pada sinyal inputnya.
Rangkaian yang mempunyai 2 (dua) buah output yang satu sama lain
mempunyai keadaan output yang berbeda.
Rangkaian Logika Sekuensial
Rangkaian Logika
Sekuensial Asinkron Rangkaian Logika
Sekuensial Sinkron
• Berperilaku sesuai dengan masukan-masukan yang diterapkan.
• Elemen memori digunakan di dalam rangkaian asinkron
umumnya merupakan piranti time delay.
• Biasanya dipandang sebagai rangkaian kombinasi dengan
umpan balik (feedback).
Rangkaian Sekuensial Sinkron
• Memiliki keadaan yang hanya dapat digunakan pada
waktu diskrit.
• Sinkronisasi dicapai menggunakan piranti pewaktu yang
disebut System Clock Generator.
• Waktu pulsa (clock) dimasukan ke semua sistem melalui
keadaan internal (yakni bagian dari memori) yang hanya
berpengaruh ketika waktu pulsa memicu rangkaian.
• Menggunakan pewaktu pada masukan elemen memori
yang disebut Clock Sequential Circuit.
Clock Sequential Circuit
• Rangkaian sekuensial pewaktu menggunakan sebuah
elemen memori yang dikenal sebagai Flip-Flop.
• Sebuah flip-flop merupakan sebuah rangkaian elektronika
yang digunakan untuk menyimpan 1 bit informasi, dan
membentuk 1 bit sel memori.
• Flip-Flop memiliki dua keluaran, sebuah memberikan
nilai bit biner yang disimpan dan yang lain memberikan
nilai komplemen.
2. FLIP - FLOP
• RANGKAIAN DASAR FLIP-FLOP
Flip-flop (kombinasi umpan) dapat dibuat dari dua buah gerbang NAND atau NOR
Berikut ini Jenis – Jenis Flip – Flop :
1. RS Flip-flop (RS-FF)
2. Flip flop S-R terdetak
3. Flop tipe T (toggle)
4. D Flip-flop (D-FF)
5. JK Flip-flop (JK-FF)
(a). RS FLIP-FLOP
• Rangkaian R-S Flip-Flop dengan 2 buah gerbang NOR :
S R
0 0 Keadaan memori
0 1 0 1 Keadaan reset
1 0 1 0 Keadaan set
1 1 0 0 Keadaan illegal
Q Q
Tabel Kebenaran :
S R
0 0 1 1
0 1 0 1
1 0 1 0
1 1
Q Q
Penjelasan
RS-FF mempunyai 4 kemungkinan keadaan output yaitu :
• Keadaan Set
apabila keadaan output Q = 1 dan Q’ = 0
• Keadaan Reset
apabila keadaan output Q = 0 dan Q’ = 1
• Keadaan memori
apabila keadaan outputnya sama dengan keadaan output sebelumnya (mempertahankan keadaan set atau reset)
• Keadaan illegal
Keadaan ini tidak diinginkan karena kedua output mempunyai keadaan logika yang sama.
(b). R-S-T FLIP-FLOP
S
R
Q
Q
TQ
Q
T S R
0 X X
1 0 0
1 0 1 0 1
1 1 0 1 0
1 1 1 1 1
Rangkaian :
Tabel Kebenaran :
Keadaan memori
Keadaan memori
Keadaan reset
Keadaan set
Keadaan illegal
Flip-flop sering kali harus di pasang atau di pasang kembali secara sincron
dengan unit lain dan sesuai dengan suatu detak. Untuk itu di gunakan S-R
terdetak / clocked.
Simbol SR terdetak flip-flop S-R terdetak
(Ck harus terisi)
Ck
S Q R Q
(c). FLIP FLOP S-R TERDETAK
Diagram input waktu
flip flop terdetak
Tabel kebenaran
Keadaan set
Keterangan I/O:
Keadaan Reset
Rangkuman: tipe T (toggle)
• Mempunyai satu masukan T (toggle)
yang menyebabkan berubahnya keadaan
keluaran pada setiap pulsa masukan.
• Flip-flop ini dibuat menggunakan umpan
balik Q ke R dan dari Q’ ke S
• Misal Q=1 dan Q’=0 , maka S=0 dan
R=1, ini disebabkan oleh umpan balik
tersebut.
(d). D FLIP-FLOP
• Kelemahan RS flip-flop adanya keadaan ilegal.
• Untuk mengatasi hal tersebut RS flip-flop dikembangkan
menjadi D flip flop yang hanya memiliki keadaan set, reset
dan memori.
• Rangkaian dan tabel kebenaran D Flip-flop :
DQ
Q
T
T D
0 X
1 0 0 1
1 1 1 0
D FLIP-FLOP (CONT…)
Q
QSET
CLR
D
Q
QSET
CLR
D
Q
QSET
CLR
D
Clear
Preset
D1 D2
Q1
Q1
Q2
Q2
Clock
• Pada J-K flip-flop selain terdapat keadaan set, reset, dan memori,
terdapat keadaan baru yang disebut keadaan toggle yaitu suatu
keadaan output flip-flop yang merupakan komplemen dari keadaan
output sebelumnya.
• Berikut ini rangkaian dan tabel kebenaran untuk J-K flip-flop yang
aktif selama input T (clock) berlogika 1.
K
J
Q
Q
T
nQT J K
0 X X
1 0 0
1 0 1 0 1
1 1 0 1 0
1 1 1
1nQ1nQ
nQ
nQ
nQ
nQ
nQ
nQ
(e). JK FLIP-FLOP
LATIHAN 10
1. Nyatakan I/O dari rangkaian berikut dalam tabel kebenaran.
2. Buatlah rangkaian JK-FF dengan menggunakan gerbang NAND
dan nyatakan I/O dalam tabel kebenaran.
3. Nyatakan I/O dari rangkaian berikut dalam tabel kebenaran.
4. Jelaskan perbedaan Toggle dan Clock.
5. Apa yang dimaksud dengan rangkaian Synchronous
dan Asynchronous?
6. Apa beda rangkaian kombinasi dan rangkaian
sequensial?
7. Rancanglah rangkaian D-FF dengan gerbang logika.
8. Rancanglah rangkaian SR-FF to T-FF
9. Rancanglah rangkaian T-FF to D-FF
10. Rancanglah rangkaian T-FF to SR-FF
11. Rancanglah rangkaian JK-FF to SR-FF
12. Rancanglah rangkaian SR-FF to JK-FF
13. Gambarkan diagram pewaktu RST-FF
14. Gambarkan diagram pewaktu D-FF terdetak
15. Gambarkan diagram pewaktu JK-FF terdetak