pontifÍcia universidade catÓlica c e n g laboratÓrio de ...sdeng/apostila_sd2006.pdf ·...
TRANSCRIPT
![Page 1: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/1.jpg)
P U C
E N G E N H A R I A
PONTIFÍCIA UNIVERSIDADE CATÓLICA
LABORATÓRIO DE SISTEMAS DIGITAIS
Prof. Dr. João Antonio Martino Prof. Dr. Aparecido S. Nicolett
V. 2006 -
![Page 2: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/2.jpg)
JAM / ASN Laboratório de Sistemas Digitais
PUC - SISTEMAS DIGITAIS - SD - 2006
Professores de Teoria: Prof. Dr. João Antonio Martino - Email: [email protected] Professores de Laboratório: Prof. Orlando Onofre – Email: [email protected] Bibliografia: Livro Texto: TOCCI, R. “Sistemas Digitais”, 8a edição, Pearson, 2003. Apostila de Laboratório.: J. A. Martino e A. S. Nicolett: “Apostila de Laboratório de SD, Versão 2006”.
PROGRAMA DE TEORIA (POR AULA): 01. Apresentação do Curso; Sistemas Digitais e Analógicos (Livro texto, pág. 1 a 5). 02. Portas Lógicas e Álgebra Booleana: Portas OR, AND e NOT (pág. 44 a 55); Portas NOR, NAND, XOR e XNOR (pág. 55 a 61 e pág. 111 a 119). 03. Portas Lógicas e Álgebra Booleana: Teoremas (pág. 62 a 81); Circuitos Lógicos Combinacionais: Simplificação de circuitos lógicos (pág. 88 a 101); produto fundamental, soma de produtos (forma disjuntiva). 04. Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a 111). 05. Exercícios de Minimização (forma disjuntiva e irrelevância). 06. Implementação com portas NAND e NOR. 07. Circuitos Lógicos MSI: Multiplex. Implementação de função com MUX (pág. 450 a 459). 08. Circuitos Lógicos MSI: Demultiplex (pág. 459 a 461). Implementação de função com DEMUX. 09. Aritmética Digital: Circuitos Somadores (meio somador e somador completo) (pág. 243 a 245). Circuitos Subtratores (meio subtrator e subtrator completo). 10. Aritmética Digital: Unidade Lógica e Aritmética – ULA (257 a 260) 11. Circuitos Lógicos MSI: Decodificadores e Codificadores (pág. 431 a 446). 12. Exercícios. 13. Prova P1. 14. Biestáveis (Flip-Flop): Tipo SC (RS) (pág. 165 a 168) 15. Biestáveis; Tipos D, T, JK e circuitos (pág. 168 a 174) 16. Registrador (pág. 327 a 333). 17. Contador síncrono (pág. 290 a 301). 18. Contador assíncrono (pág. 274 a 290). 19. Famílias Lógicas de C.I.: TTL (pág. 363 a 367). Outros circuitos TTL. 20. Famílias Lógicas de C.I.: CMOS (pág. 381 a 383). Outros circuitos CMOS. 21. Memórias ROM (pág. 573 a 591) 22. Memórias RAM (pág. 592 a 618) 23. Conversor D/A (pág. 518 a 522). Conversor A/D (pág. 525 a 539). 24. Exercícios. 25. Prova P2. 26. Prova PS.
2
![Page 3: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/3.jpg)
JAM / ASN Laboratório de Sistemas Digitais
PROGRAMA DE LABORATÓRIO (POR AULA):
01. Introdução ao curso e apresentação da Placa Didática. 02. Multivibrador Astável (Parte 1). 03. Multivibrador Astável (Exp.1). 04. Multivibrador Monoestável (Parte 1). 05. Multivibrador Monoestável (Exp.2). 06. Portas lógicas básicas (Exp.3). 07. Minimização e Implementação de função booleana (Exp.4). 08. Implementação de função booleana com Portas NAND e NOR (Exp.5). 09. Circuito Multiplex (Exp.6). 10. Circuito Demultiplex (Exp.7). 11. Reposição (só pode ser reposta uma experiência por semestre). 12. Prova prática individual (L1). 13. Prova P1. 14. Circuitos Aritméticos e ULA (Parte 1). 15. Circuitos Aritméticos e ULA (Exp.8). 16. Biestáveis (Exp.9). 17. Registradores (Exp.10). 18. Contadores Síncronos (Parte 1). 19. Contadores Síncronos (Exp.11). 20. Contadores Assíncronos (Parte 1). 21. Contadores Assíncronos (Exp.12). 22. Memória Semicondutora (Exp.13) 23. Reposição (só pode ser reposta uma experiência por semestre). 24. Prova prática individual (L2). 25. Prova P2. 26. Prova PS.
3
![Page 4: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/4.jpg)
JAM / ASN Laboratório de Sistemas Digitais
CRITÉRIO DE AVALIAÇÃO: MF = ( 0,8.P1 + 1,2.P2 + A ) / 3 A = (A1 + A2) / 2 P1: Prova 1, realizada no final do 1o semestre. P2: Prova 2, realizada no final do 2o semestre. PS: Prova Substitutiva de P1 ou P2. A1 = [(T1 . KT1) + (L1 . KL1)] / 2 A2 = [(T2 . KT2) + (L2 . KL2)] / 2 T1: Prova realizada na metade do 1o semestre T2: Prova realizada na metade do 2o semestre KT1, KT2: Fator de teoria (0 a 1,1) KL1, KL2: Fator de laboratório (0 a 1,1). L1: Prova prática (1o semestre) L2: Prova prática (2o semestre) OBS1: K.......Fator de relatório/projeto/atividade de classe. Será subtraído 0,1 por atividade não entregue ou recusada. OBS2: Só será permitido ao aluno a reposição de 1 (uma) experiência por semestre, nos casos de falta ou recusa do relatório. - - - - - - - - - - - - - - - - - - - - - - -
4
![Page 5: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/5.jpg)
JAM / ASN Laboratório de Sistemas Digitais
ÍNDICE: Experiência 1: Multivibrador Astável 6 Relatório 1 9 Experiência 2: Multivibrador Monoestável 11 Relatório 2 13 Experiência 3: Portas Lógicas Básicas 15 Relatório 3 17 Experiência 4: Minimização e Implementação de Função Booleana 19 Relatório 4 21 Experiência 5: Implementação de Função Booleana com Portas NE e NOU 23 Relatório 5 25 Experiência 6: Circuitos Multiplex - MUX 27 Relatório 6 29 Experiência 7: Circuitos Demultiplex - DEMUX 31 Relatório 7 32 Experiência 8: Circuitos Aritméticos e ULA 33 Relatório 8 35 Experiência 9: Biestáveis 37 Relatório 9 39 Experiência 10: Registradores 41 Relatório 10 43 Experiência 11: Contadores Síncronos 45 Relatório 11 47 Experiência 12: Contadores Assíncronos 49 Relatório 12 51 Experiência 13: Memória Semicondutora 53 Relatório 13 54 ANEXOS : CódIgo de resistores, capacitores e circuitos integrados 55
5
![Page 6: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/6.jpg)
JAM / ASN Laboratório de Sistemas Digitais
MULTIVIBRADOR ASTÁVEL
EXPERIÊNCIA
1
I. OBJETIVOS: • Estudo de multivibrador astável. • Configuração típica de um multivibrador astável utilizando o CI-555.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • Osciloscópio Duplo Traço. • CI 555. • Resistores (kΩ): 62, 47, 12, 3.9. • Capacitores (F): 68n, 10µ. III. TEORIA:
O multivibrador astável é um circuito que opera em duas posições (ou estados) instáveis, permanecendo determinados intervalos de tempo em cada uma delas. O circuito astável implementado com o CI 555 pode ser visto a seguir.
Vcc
T1 T2
Vs
t
1 26
748
5
3
Vcc
Vs
Ra
Rb
C
saída descarga
limiar
disparo
T onde, T Ra Rb CT RbCT T T Ra Rb C
1 0 692 0 69
1 2 0 69 2
= +=
= + = +
, ( ),
, ( )
Define-se CICLO DE OPERAÇÃO (D) de um astável como sendo a razão entre o tempo em
que a saída fica em nível alto (T1) e o período completo (T):
D TT
R R CR R C
R RR R
a b
a b
a b
a b= =
++
=+
+1 0 69
0 69 2 2, ( )
, ( )( )
( )
6
![Page 7: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/7.jpg)
JAM / ASN Laboratório de Sistemas Digitais
A freqüência de oscilação será:
fT T T R R Ca b
= =+
=+
1 11 2
10 69 2, ( )
Com estes dois parâmetros (D e f) pode-se determinar os componentes necessários (Ra, Rb e C) para tal circuito. Como se tem apenas duas equações para a determinação de três incógnitas, pode-se adotar uma delas e com este valor calcular as outras duas. Normalmente adota-se o valor do capacitor C (em geral em menor disponibilidade) e utiliza-se as equações para calcular Ra e Rb. IV. PROCEDIMENTO EXPERIMENTAL: a) Projete e monte um multivibrador astável que oscile numa freqüência f = 1 Hz e ciclo de operação D = 0,7. Adote C = 10 µF. Solução: b) Projete um multivibrador astável que oscile numa freqüência f = 1 kHz e ciclo de operação D = 0.8. Adote C = 68nF. Após terminar o cálculo teórico, aproxime os valores obtidos por valores comerciais disponíveis no material recebido. Solução:
7
![Page 8: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/8.jpg)
JAM / ASN Laboratório de Sistemas Digitais
c) Monte o multivibrador astável com os componentes do item anterior e anote detalhadamente a forma de onda na saída Vs.
d) Determinar, através da forma de onda obtida experimentalmente no item anterior, a freqüência f e o ciclo de operação D. Compare com os resultados esperados e calcule o erro percentual tanto no valor da freqüência (Ef) como no valor do ciclo de operação (ED). Solução: IV. CONCLUSÃO: ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________ __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
8
![Page 9: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/9.jpg)
JAM / ASN Laboratório de Sistemas Digitais
MULTIVIBRADOR ASTÁVEL
RELATÓRIO
1
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: a) Projete e monte um multivibrador astável que oscile numa freqüência f = 1 Hz e ciclo de operação D = 0,7. Adote C = 10 µF. Solução: b) Projete um multivibrador astável que oscile numa freqüência f = 1 kHz e ciclo de operação D = 0.8. Adote C = 68nF. Após terminar o cálculo teórico, aproxime os valores obtidos por valores comerciais disponíveis no material recebido. Solução:
9
![Page 10: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/10.jpg)
JAM / ASN Laboratório de Sistemas Digitais
c) Monte o multivibrador astável com os componentes do item anterior e anote detalhadamente a forma de onda na saída Vs.
d) Determinar, através da forma de onda obtida experimentalmente no item anterior, a freqüência f e o ciclo de operação D. Compare com os resultados esperados e calcule o erro percentual tanto no valor da freqüência (Ef) como no valor do ciclo de operação (ED). Solução: CONCLUSÃO _________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________ __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
10
![Page 11: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/11.jpg)
JAM / ASN Laboratório de Sistemas Digitais
MULTIVIBRADOR MONOESTÁVEL
EXPERIÊNCIA
2
I. OBJETIVOS: • Estudo de multivibrador monoestável. • Configuração típica de um multivibrador monoestável utilizando o CI-555.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • Osciloscópio Duplo Traço. • Gerador de Onda Quadrada (0 a 5 V). • CI 555. • Resistores (kΩ): 10, 12, 82. • Capacitores (F): 1nF, 33nF, 10µF. III. TEORIA: O circuito monoestável é aquele que tem um estado estável. Ele pode permanecer neste estado eternamente. Se houver um disparo, o circuito passa do estado estável para um estado instável, onde permanece por um intervalo de tempo T1, ao final do qual retorna ao estado estável e ali permanece até que seja novamente disparado (ou ativado). O circuito monoestável implementado com o CI 555 tem a seguinte configuração. Para ser disparado o monoestável a partir de um degrau (ou onda quadrada) é usual a utilização de um circuito diferenciador acoplado na entrada de disparo (pino 2) do CI 555 como indicado abaixo:
Vcc
T1
Vs
t
V2
Ve
Vcc
Vcc
t
t
pulso1 3
6
7
48
5
2
Vcc
R
C
disparo descarga
limiar
Vsaída
Vcc
(1nF)
(10 k)
V2Ve
(2)
onde, T R C1 1 1= , . .
11
![Page 12: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/12.jpg)
JAM / ASN Laboratório de Sistemas Digitais
IV. PROCEDIMENTO EXPERIMENTAL: a) Projete e monte um multivibrador monoestável de tempo T1 = 1s. Adote C = 10 µF. Solução: b) Projete um multivibrador monoestável de tempo T1 = 500 µs. Adote C = 33 nF. Após terminar o cálculo teórico, aproxime os valores obtidos por valores comerciais disponíveis no material recebido. Recalcule T1 com os valores de resistência e capacitor que serão efetivamente utilizados. Solução: c) Monte o multivibrador monoestável com os componentes do item anterior. Dispare o monoestável através de um gerador de onda quadrada e um diferenciador na entrada. Anote detalhadamente as formas de onda na saída Vs, na entrada Ve e no pino 2 (após o diferenciador) sincronizadas no tempo para f = 500 Hz. Varie a freqüência do gerador (f) e verifique o que acontece com o tempo T1.
V. CONCLUSÃO: ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
12
![Page 13: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/13.jpg)
JAM / ASN Laboratório de Sistemas Digitais
MULTIVIBRADOR MONOESTÁVEL
RELATÓRIO
2
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: a) Projete e monte um multivibrador monoestável de tempo T1 = 1s. Adote C = 10 µF. Solução: b) Projete um multivibrador monoestável de tempo T1 = 500 µs. Adote C = 33 nF. Após terminar o cálculo teórico, aproxime os valores obtidos por valores comerciais disponíveis no material recebido. Recalcule T1 com os valores de resistência e capacitor que serão efetivamente utilizados. Solução: c) Monte o multivibrador monoestável com os componentes do item anterior. Dispare o monoestável através de um gerador de onda quadrada e um diferenciador na entrada. Anote detalhadamente as formas de onda na saída Vs, na entrada Ve e no pino 2 (após o diferenciador) sincronizadas no tempo para f = 500 Hz. Varie a freqüência do gerador (f) e verifique o que acontece com o tempo T1.
13
![Page 14: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/14.jpg)
JAM / ASN Laboratório de Sistemas Digitais
CONCLUSÃO ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________ ________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
14
![Page 15: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/15.jpg)
JAM / ASN Laboratório de Sistemas Digitais
PORTAS LÓGICAS BÁSICAS
EXPERIÊNCIA
3
I. OBJETIVOS: • Utilização das Portas Lógicas Básicas. • Implementação de Funções Lógicas. II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7400 (1), 7402 (1), 7404 (1), 7408 (1), 7432 (1), 7486 (1). III. PROCEDIMENTO EXPERIMENTAL: a) Através das informações contidas no manual (DATA BOOK), identifique quais as portas lógicas contidas em cada circuito integrado fornecido. Observe suas configurações.
Circuito Integrado Identificação da Porta Lógica 7400 7402 7404 7408 7432 7486
b) Utilizando a placa didática, teste as funções lógicas existentes nos circuitos integrados e verifique se o resultado concorda com o exposto em teoria.
7400 7402 7404 7408 A B S A B S A S A B S 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1
7432 7486 A B S A B S 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
15
![Page 16: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/16.jpg)
JAM / ASN Laboratório de Sistemas Digitais
c) Utilizando as portas lógicas fornecidas, implemente as funções abaixo, desenhando os circuitos lógicos correspondentes. F = A.B + (B+C) G = (A + B) + B.Ce
A B C F G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
Função F Função G
IV. CONCLUSÃO: ________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
16
![Page 17: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/17.jpg)
JAM / ASN Laboratório de Sistemas Digitais
PORTAS LÓGICAS BÁSICAS
RELATÓRIO
3
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: a) Através das informações contidas no manual (DATA BOOK), identifique quais as portas lógicas contidas em cada circuito integrado fornecido. Observe suas configurações.
Circuito Integrado Identificação da Porta Lógica 7400 7402 7404 7408 7432 7486
b) Utilizando a placa didática, teste as funções lógicas existentes nos circuitos integrados e verifique se o resultado concorda com o exposto em teoria.
7400 7402 7404 7408 A B S A B S A S A B S 0 0 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 1 0 1 1 1 1 1 1
7432 7486 A B S A B S 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
17
![Page 18: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/18.jpg)
JAM / ASN Laboratório de Sistemas Digitais
c) Utilizando as portas lógicas fornecidas, implemente as funções abaixo, desenhando os circuitos lógicos correspondentes. F = A.B + (B+C) G = (A + B) + B.Ce
A B C F G 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
Função F Função G
CONCLUSÃO ______________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
18
![Page 19: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/19.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
4MINIMIZAÇÃO E IMPLEMENTAÇÃODE FUNÇÃO BOOLEANA
I. OBJETIVOS: • Minimização da função por mapas de Karnaugh. • Implementação da função com portas lógicas básicas. II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7404 (1), 7408 (1), 7432 (1). III. PROCEDIMENTO EXPERIMENTAL: Funções: F = A.B.C + B.C + A.B.C + A.B.C + A.B.C
G = A.B.C + A.B.D + A.B.C + B.C.D + A.B.C + C.D a) Minimize as funções por mapas de Karnaugh. C\AB 00 01 11 10 CD\AB 00 01 11 10
0 00 1 01 11 10
F = G = b) Desenhe os circuitos lógicos que implementem as funções minimizadas com portas lógicas básicas AND, OR, NOT (E, OU e INVERSOR). Função F:
19
![Page 20: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/20.jpg)
JAM / ASN Laboratório de Sistemas Digitais
Função G: c) Monte os circuitos e teste seus funcionamentos conferindo com o Mapa de Karnaugh. IV. CONCLUSÃO: ________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
20
![Page 21: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/21.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
4MINIMIZAÇÃO E IMPLEMENTAÇÃODE FUNÇÃO BOOLEANA
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: Funções: F = A.B.C + B.C + A.B.C + A.B.C + A.B.C
G = A.B.C + A.B.D + A.B.C + B.C.D + A.B.C + C.D a) Minimize as funções por mapas de Karnaugh. C\AB 00 01 11 10 CD\AB 00 01 11 10
0 00 1 01 11 10
F = G = b) Desenhe os circuitos lógicos que implementem as funções minimizadas com portas lógicas básicas AND, OR, NOT (E, OU e INVERSOR). Função F:
21
![Page 22: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/22.jpg)
JAM / ASN Laboratório de Sistemas Digitais
Função G: c) Monte os circuitos e teste seus funcionamentos conferindo com o Mapa de Karnaugh. CONCLUSÃO ________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
22
![Page 23: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/23.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
5IMPLEMENTAÇÃO DE FUNÇÃO BOOLEANACOM PORTAS LÓGICAS NAND & NOR
I. OBJETIVOS: • Minimização da função por mapas de Karnaugh. • Implementação utilizando somente portas NAND e portas NOR.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7400 (2), 7402 (2). III. TEORIA: Teorema-1: Toda função pode ser implementada usando apenas portas NAND. Método: Complementar a função 2 vezes e aplicar o Teorema de De Morgan convenientemente.
F = A.C + A.B F = (A.C).(A.B)
A + B = A . B
A . B = A + B
Teorema de De Morgan
Teorema-2: Toda função pode ser implementada usando apenas portas NOR. Método: Complementar a função 4 vezes e aplicar o Teorema de De Morgan convenientemente.
F = A.C + A.B F = (A.C).(A.B) F = (A + C) . (A + B) F = (A + C) + (A + B) IV. PROCEDIMENTO EXPERIMENTAL: Dada a função F, determine: F = A.B.C + B.C.D + A.B.D +A.B.C.D a) Minimize a função por mapas de Karnaugh. CD\AB 00 01 11 10
00 01 F = 11 10
23
![Page 24: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/24.jpg)
JAM / ASN Laboratório de Sistemas Digitais
b) Implemente a função utilizando apenas portas NAND. Desenhe o circuito lógico resultante e teste seu funcionamento conferindo com o mapa de Karnaugh. Solução: c) Implemente a função utilizando apenas portas NOR. Desenhe o circuito lógico resultante e teste seu funcionamento conferindo com o mapa de Karnaugh. Solução: IV. CONCLUSÃO: __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
24
![Page 25: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/25.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
5IMPLEMENTAÇÃO DE FUNÇÃO BOOLEANACOM PORTAS LÓGICAS NAND & NOR
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: Dada a função F, determine: F = A.B.C + B.C.D + A.B.D +A.B.C.D a) Minimize a função por mapas de Karnaugh. CD\AB 00 01 11 10
00 01 F = 11 10
b) Implemente a função utilizando apenas portas NAND. Desenhe o circuito lógico resultante e teste seu funcionamento conferindo com o mapa de Karnaugh. Solução:
25
![Page 26: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/26.jpg)
JAM / ASN Laboratório de Sistemas Digitais
c) Implemente a função utilizando apenas portas NOR. Desenhe o circuito lógico resultante e teste seu funcionamento conferindo com o mapa de Karnaugh. Solução: CONCLUSÃO __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
26
![Page 27: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/27.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
6CIRCUITOS MULTIPLEX - MUX
I. OBJETIVOS: • Implementação de função booleana através de circuitos Multiplex.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 74151 (1), 7404 (1).
III. PROCEDIMENTO EXPERIMENTAL: 1) Implemente a função abaixo utilizando 1 MUX de 3 variáveis de seleção. F = X.Z + Y.Z + Y.Z X Y Z F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
D0D1D2D3D4D5D6D7
C B A
Y
74151
27
![Page 28: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/28.jpg)
JAM / ASN Laboratório de Sistemas Digitais
2) Dada a tabela da função G, implemente-a através de um Multiplex de 3 variáveis de seleção. Utilize a variável T como variável auxiliar.
D0D1D2D3D4D5D6D7
C B A
Y
74151
X Y Z T G0 0 0 0 00 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 0
3) Implemente a função G utilizando 3 variáveis de seleção, porém sem inversor.
D0D1D2D3D4D5D6D7
C B A
Y
74151
IV. CONCLUSÃO: ______________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
28
![Page 29: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/29.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
6CIRCUITOS MULTIPLEX - MUX
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Implemente a função abaixo utilizando 1 MUX de 3 variáveis de seleção. F = X.Z + Y.Z + Y.Z X Y Z F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
D0D1D2D3D4D5D6D7
C B A
Y
74151
29
![Page 30: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/30.jpg)
JAM / ASN Laboratório de Sistemas Digitais
2) Dada a tabela da função G, implemente-a através de um Multiplex de 3 variáveis de seleção. Utilize a variável T como variável auxiliar.
D0D1D2D3D4D5D6D7
C B A
Y
74151
X Y Z T G0 0 0 0 00 0 0 1 00 0 1 0 10 0 1 1 00 1 0 0 00 1 0 1 10 1 1 0 00 1 1 1 01 0 0 0 01 0 0 1 01 0 1 0 11 0 1 1 01 1 0 0 11 1 0 1 11 1 1 0 11 1 1 1 0
3) Implemente a função G utilizando 3 variáveis de seleção, porém sem inversor.
D0D1D2D3D4D5D6D7
C B A
Y
74151
CONCLUSÃO ______________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
30
![Page 31: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/31.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
7CIRCUITOS DEMULTIPLEX - DEMUX
I. OBJETIVOS: • Implementação de função booleana através de circuitos Demultiplex.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 74138 (1) e 7400 (1).
III. PROCEDIMENTO EXPERIMENTAL: 1) Implemente as funções abaixo, utilizando apenas um DEMUX de 3 variáveis de seleção e portas lógicas se necessário. F Y Z X Y Z= +. . . G X Y Z X Y= +. . .
Y0Y1Y2Y3Y4Y5Y6Y7
C B A
G1
74138
G2a
G2b
X Y Z F G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
IV. CONCLUSÃO: __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
31
![Page 32: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/32.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
7CIRCUITOS DEMULTIPLEX - DEMUX
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Implemente as funções abaixo, utilizando apenas um DEMUX de 3 variáveis de seleção e portas lógicas se necessário. F Y Z X Y Z= +. . . G X Y Z X Y= +. . .
Y0Y1Y2Y3Y4Y5Y6Y7
C B A
G1
74138
G2a
G2b
X Y Z F G0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1
CONCLUSÃO ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
32
![Page 33: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/33.jpg)
JAM / ASN Laboratório de Sistemas Digitais
CIRCUITOS ARITMÉTICOS & ULA
EXPERIÊNCIA
8 I. OBJETIVOS: • Implementação de Circuitos Somador e Subtrator utilizando portas lógicas básicas. • Estudo de uma Unidade Lógica Aritmética integrada.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7486 (1), 7408 (1), 7404 (1), 74181 (1). III. PROCEDIMENTO EXPERIMENTAL: 1) Implementar o circuito meio somador de 1 bit utilizando portas lógicas básicas.
A B S Cout 0 0 0 1 1 0 1 1
2) Implementar o circuito meio subtrator de 1 bit utilizando portas lógicas básicas.
A B SU Cout 0 0 0 1 1 0 1 1
33
![Page 34: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/34.jpg)
JAM / ASN Laboratório de Sistemas Digitais
3) Utilizando a Unidade Lógica Aritmética (ULA) integrada (CI 74181), executar as seguintes operações: A = ___________ B = ___________ 3.1) Operações Aritméticas a) Soma de dois números de 4 bits (A PLUS B). RESULTADO = ____________ b) Diferença de dois números de 4 bits (A MINUS B). RESULTADO = ____________ 3.2) Operações Lógicas. a) A + B RESULTADO = ____________ b) A•B RESULTADO = ____________ c) A⊕B RESULTADO = ____________ IV. CONCLUSÃO: _____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
34
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
_____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
![Page 35: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/35.jpg)
JAM / ASN Laboratório de Sistemas Digitais
CIRCUITOS ARITMÉTICOS & ULA
RELATÓRIO
8
Identificação dos alunos: Data: 1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Implementar o circuito meio somador de 1 bit utilizando portas lógicas básicas.
A B S Cout 0 0 0 1 1 0 1 1
2) Implementar o circuito meio subtrator de 1 bit utilizando portas lógicas básicas.
A B SU Cout 0 0 0 1 1 0 1 1
35
![Page 36: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/36.jpg)
JAM / ASN Laboratório de Sistemas Digitais
3) Utilizando a Unidade Lógica Aritmética (ULA) integrada (CI 74181), executar as seguintes operações: A = ___________ B = ___________ 3.1) Operações Aritméticas a) Soma de dois números de 4 bits (A PLUS B). RESULTADO = ____________ b) Diferença de dois números de 4 bits (A MINUS B). RESULTADO = ____________ 3.2) Operações Lógicas. a) A + B RESULTADO = ____________ b) A•B RESULTADO = ____________ c) A⊕B RESULTADO = ____________ CONCLUSÃO _____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
36
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
S3 S2 S1 S0 M Cn
_____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
![Page 37: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/37.jpg)
JAM / ASN Laboratório de Sistemas Digitais
BIESTÁVEIS
EXPERIÊNCIA
9
I. OBJETIVOS: • Implementação de Circuitos Biestáveis
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7400 (1), 7476 (1). III. PROCEDIMENTO EXPERIMENTAL: a) Monte um biestável tipo SC (Set/Clear) também conhecido por RS (Reset/Set) assíncrono
utilizando apenas portas NAND e preencha a tabela verdade.
S C(R) Q Q Status 0 0 0 1 1 0 1 1
b) Monte um biestável tipo SC (RS) síncrono sensível a nível alto, utilizando apenas portas NAND, e preencha a tabela verdade.
Q
Q
6 8
3
9
10 R
4 5
1 2
11 13
12 S
6
3
4 5
1 2
9
10
12
13
Q
Q
R
S
clock
CK S C(R) Q Q Status
0 0 0 1 1 0 1 1
c) Verifique o funcionamento do biestável tipo JK Mestre-Escarvo contido no CI-7476 através da tabela fornecida pelo fabricante.
PR CLR CK J K Q Q 0 0 X X X 0 1 X X X 1 0 X X X 1 1 ↓ 0 0 1 1 ↓ 0 1 1 1 ↓ 1 0 1 1 ↓ 1 1
1
CLR
PR 15
14
2
3 16
4
37
![Page 38: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/38.jpg)
JAM / ASN Laboratório de Sistemas Digitais
d) A partir do biestável JK, implemente um biestável tipo D e preencha a tabela verdade.
D 3
14
15
16 1
4 1 2 clock
CK D Q Q ↓ 0 ↓ 1
e) A partir do biestável JK, implemente um biestável tipo T e preencha a tabela verdade. Utilize como clock a chave n° 1.
14
15 4 T
clock
16 1
CK T Q Q ↓ 0 ↓ 1
f) Repita o item “e” utilizando a chave n° 9 no sinal de clock. Explique o resultado. __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________ IV. CONCLUSÃO: ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
38
![Page 39: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/39.jpg)
JAM / ASN Laboratório de Sistemas Digitais
BIESTÁVEIS
RELATÓRIO
9
Identificação dos alunos: Data:
1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: a) Monte um biestável tipo SC (Set/Clear) também conhecido por RS (Reset/Set) assíncrono utilizando apenas portas NAND e preencha a tabela verdade.
Q
Q
6 8
3
9
10 R
4 5
1 2
11 13
12 S
S C(R) Q Q Status 0 0 0 1 1 0 1 1
b) Monte um biestável tipo SC (RS) síncrono sensível a nível alto, utilizando apenas portas NAND, e
preencha a tabela verdade.
6
3
4 5
1 2
9
10
12
13
Q
Q
R
S
clock
CK S C(R) Q Q Status
0 0 0 1 1 0 1 1
39
![Page 40: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/40.jpg)
JAM / ASN Laboratório de Sistemas Digitais
c) Verifique o funcionamento do biestável tipo JK Mestre-Escarvo contido no CI-7476 através da tabela fornecida pelo fabricante.
PR CLR CK J K Q Q 0 0 X X X 0 1 X X X 1 0 X X X 1 1 ↓ 0 0 1 1 ↓ 0 1 1 1 ↓ 1 0 1 1 ↓ 1 1
1 CLR
PR 15
14
2
3 16
4
d) A partir do biestável JK, implemente um biestável tipo D e preencha a tabela verdade.
D 3
14
15
16 1
4 1 2 clock
CK D Q Q ↓ 0 ↓ 1
e) A partir do biestável JK, implemente um biestável tipo T e preencha a tabela verdade. Utilize como clock a chave n° 1.
14
15 4 T
clock
16 1
CK T Q Q ↓ 0 ↓ 1
f) Repita o item “e” utilizando a chave n° 9 no sinal de clock. Explique o resultado. ______________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________ CONCLUSÃO __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
40
![Page 41: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/41.jpg)
JAM / ASN Laboratório de Sistemas Digitais
REGISTRADORES
EXPERIÊNCIA
10
I. OBJETIVOS: • Análise do Registrador 74194.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 74194 (1). III. PROCEDIMENTO EXPERIMENTAL: 1) Verifique o funcionamento do registrador 74194, executando as funções na tabela verdade e compare os resultados com o diagrama de tempos. Tabela Verdade:
Diagrama de tempos:
41
![Page 42: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/42.jpg)
JAM / ASN Laboratório de Sistemas Digitais
2) Execute as seguintes funções com o Registrador 74194 e mostre o resultado através do diagrama de tempos. a) Limpe a carga do registrador. b) Faça a carga paralela do dado de 4 bits: 1011. c) Desloque 4 bits para a direita introduzindo “0” no bit mais significativo. d) Faça a carga paralela do dado de 4 bits: 0101. e) Desloque 4 bits para a esquerda introduzindo “1” no bit menos significativo. Diagrama de tempos referentes aos itens “b”, “c”, “d” e “e” :
CLOCK
S0
S1
CLEAR
R
L
A
B
C
D
QA
QB
QC
QD
IV. CONCLUSÃO: __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
42
![Page 43: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/43.jpg)
JAM / ASN Laboratório de Sistemas Digitais
REGISTRADORES
RELATÓRIO
10
Identificação dos alunos: Data:
1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Verifique o funcionamento do registrador 74194, executando as funções na tabela verdade e compare os resultados com o diagrama de tempos. Tabela Verdade:
Diagrama de tempos:
43
![Page 44: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/44.jpg)
JAM / ASN Laboratório de Sistemas Digitais
2) Execute as seguintes funções com o Registrador 74194 e mostre os resultados através dos diagramas de tempos. a) Limpe a carga do registrador. b) Faça a carga paralela do dado de 4 bits: 1011. c) Desloque 4 bits para a direita introduzindo “0” no bit mais significativo. d) Faça a carga paralela do dado de 4 bits: 0101. e) Desloque 4 bits para a esquerda introduzindo “1” no bit menos significativo. Diagrama de tempos referentes aos itens “b”, “c”, “d” e “e” :
CLOCK
S0
S1
CLEAR
R
L
A
B
C
D
QA
QB
QC
QD
CONCLUSÃO __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
44
![Page 45: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/45.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
11CONTADORES SÍNCRONOS
I. OBJETIVOS: • Implementação de contadores utilizando biestáveis. II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7476 (1), 7474 (1), 7400 (1), 7402 (1), 7408 (1), 7432 (1). III. PROCEDIMENTO EXPERIMENTAL: 1) Projetar um contador síncrono de módulo 4, crescente, utilizando biestáveis tipo JK . 2) Projetar um contador síncrono de módulo 3, decrescente, utilizando biestáveis tipo D.
45
![Page 46: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/46.jpg)
JAM / ASN Laboratório de Sistemas Digitais
3) Projetar um contador síncrono de módulo ____, ___________, utilizando biestáveis tipo ____. IV. CONCLUSÃO: ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
46
![Page 47: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/47.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
11CONTADORES SÍNCRONOS
Identificação dos alunos: Data:
1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Projetar um contador síncrono de módulo 4, crescente, utilizando biestáveis tipo JK . 2) Projetar um contador síncrono de módulo 3, decrescente, utilizando biestáveis tipo D.
47
![Page 48: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/48.jpg)
JAM / ASN Laboratório de Sistemas Digitais
3) Projetar um contador síncrono de módulo ____, ___________, utilizando biestáveis tipo ____. CONCLUSÃO ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
48
![Page 49: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/49.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
12CONTADORES ASSÍNCRONOS
I. OBJETIVOS: • Implementação de contadores utilizando o CI 7490.
II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 7490 (1), 7400 (2). III. PROCEDIMENTO EXPERIMENTAL: 1) Utilizando o CI 7490, implemente circuitos contadores de módulos 2, 5 e 10 (decimal) e bi-quinário. a) Módulo 2: b) Módulo 5: c) Módulo 10:
49
![Page 50: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/50.jpg)
JAM / ASN Laboratório de Sistemas Digitais
d) Bi-quinário: 2) Utilizando o CI 7490, implemente um circuito contador crescente de módulo 7. IV. CONCLUSÃO: ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
50
![Page 51: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/51.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
12CONTADORES ASSÍNCRONOS
Identificação dos alunos: Data:
1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Utilizando o CI 7490, implemente circuitos contadores de módulos 2, 5 e 10 (decimal) e bi-quinário. a) Módulo 2: b) Módulo 5: c) Módulo 10:
51
![Page 52: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/52.jpg)
JAM / ASN Laboratório de Sistemas Digitais
d) Bi-quinário: 2) Utilizando o CI 7490, implemente um circuito contador crescente de módulo 7. CONCLUSÃO ____________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
52
![Page 53: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/53.jpg)
JAM / ASN Laboratório de Sistemas Digitais
EXPERIÊNCIA
13MEMÓRIA SEMICONDUTORA
I. OBJETIVOS: • Verificar o funcionamento de Memória Semicondutora Integrada. II. MATERIAL UTILIZADO: • Placa Didática. • Fonte CC de 5 V. • CIs: 74189 (1), 7404 (1). III. PROCEDIMENTO EXPERIMENTAL: 1) Desenhe e monte um circuito utilizando a memória RAM 74189 de forma que se possa escrever e ler dados em qualquer endereço. Ligue as entrada de endereço no display e a saída de dados nos leds através de um inversor. Circuito: 2) Dados a serem escritos na memória.
ENDEREÇO DADO
IV. CONCLUSÃO: __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
53
![Page 54: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/54.jpg)
JAM / ASN Laboratório de Sistemas Digitais
RELATÓRIO
13MEMÓRIA SEMICONDUTORA
Identificação dos alunos: Data:
1. Turma: 2. 3. Professor: 4. 5. Conceito:
PROCEDIMENTO EXPERIMENTAL: 1) Desenhe e monte um circuito utilizando a memória RAM 74189 de forma que se possa escrever e ler dados em qualquer endereço. Ligue as entrada de endereço no display e a saída de dados nos leds através de um inversor. Circuito: 2) Dados a serem escritos na memória.
ENDEREÇO DADO
CONCLUSÃO __________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________________
ANEXOS
54
![Page 55: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/55.jpg)
JAM / ASN Laboratório de Sistemas Digitais
55
![Page 56: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/56.jpg)
JAM / ASN Laboratório de Sistemas Digitais
56
![Page 57: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/57.jpg)
JAM / ASN Laboratório de Sistemas Digitais
57
![Page 58: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/58.jpg)
JAM / ASN Laboratório de Sistemas Digitais
58
![Page 59: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/59.jpg)
JAM / ASN Laboratório de Sistemas Digitais
59
![Page 60: PONTIFÍCIA UNIVERSIDADE CATÓLICA C E N G LABORATÓRIO DE ...sdeng/Apostila_SD2006.pdf · Circuitos Lógicos Combinacionais: Mapas de Karnaugh com letras e números (pág. 101 a](https://reader031.vdocuments.pub/reader031/viewer/2022022704/5bd605a609d3f2513e8cdf72/html5/thumbnails/60.jpg)
JAM / ASN Laboratório de Sistemas Digitais
60