INFORME PREVIO N1

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOSEAP INGENIERA DE SISTEMAS

INFORME PREVIO N1BIESTABLES ASINCRONOS Y SINCRONOS

CURSO:SISTEMAS DIGITALESPROFESOR:ING. DARIO UTRILLA SALAZARALUMNA:PAREDES FLORES, DIONNY MERYCICLO:2013 II

Tabla de contenidoI. INTRODUCCIN2II. OBJETIVOS21. OBJETIVOS GENERALES22. OBJETIVOS ESPECIFICOS2III. RESUMEN2IV. MARCO TEORICO21. ENTRADAS Y SALIDAS LOGICAS2V. PARA EL INFORME PREVIO.3

I. INTRODUCCIN En el presente laboratorio, se desarrollara el anlisis funcional de los biestables asincronos (Latchs) y Sincronos (Flip Flops); los cuales representan los dispositivos fundamentales para el diseo de registros, Contadores, Maquinas de estados, memorias y todo circuito secuencial.II. OBJETIVOS 1. OBJETIVOS GENERALES Implementar los circuitos biestables asincronos (Latch) y sincronos (Flip Flop), utilizando puertas lgicas. La visualizacin del funcionamiento de cada una de los biestables (Latchs y Flip Flops.) utilizando leds en las salidas. Implementar circuitos bsicos con biestables. Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard. Que el estudiante aprenda utilizar los principios bsicos para el anlisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la deteccin de fallos, corregirlos y comprobar su buen funcionamiento.2. OBJETIVOS ESPECIFICOS Para cada funcin lgica implementar con circuitos integrados de tecnologa TTL (Serie 74). Buscar las referencias correspondientes en los manuales adecuados. Se implementar como entradas lgicas DIPSWITCHs y como salidas lgicas LEDs. (Ver en el marco terico del presente documento sus circuitos elctricos). Implementar cada circuito en prothoboard, analizar su funcionamiento y luego construya las tablas de verdad de los circuitos.III. RESUMEN Como primer paso para el desarrollo del presente laboratorio se debe consultar los manuales correspondientes para cada objetivo. Luego se debe analizar los circuitos en forma terica y luego simularlos con algn software especializado y depurar los errores. Por ultimo se implementa el circuito con los circuitos integrados realizando conjuntamente pruebas individuales de su funcionamiento y al terminar dicho proceso se procede a hacer las pruebas y desarrollar las tablas de estados o construir los diagramas de tiempo.IV. MARCO TEORICO 1. ENTRADAS Y SALIDAS LOGICAS El dipswitch es un arreglo de interruptores integrados en una cpsula como se muestra a continuacin junto con su smbolo elctrico.

Las entradas lgicas manuales de un sistema digital se implementan por lo general con un dipswitch y configurado por una red PULL UP o PULL DOWN como se muestra en la siguiente figura.

Las salidas de estos circuitos son las (IN) entradas de las compuertas (los pines del integrado) y como tambin se puede observar en la figura anterior la salida del integrado (OUT) es la entrada del circuito LED.V. PARA EL INFORME PREVIO. 1. Describir el concepto de Biestable Asincrono, analice su funcionamiento y mencione los tipos de latches.

Un latch(cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable), que se suele agrupar en una categora diferente a la de los flip-flops.Bsicamente los latches son similares a los flip-flops, ya que son tambin dispositivos de dos estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de realimentacin, lo que consiste en conectar cada una de las salidas a la entrada opuesta. La diferencia principal entre ambos tipos de dispositivos est en el mtodo empleado para cambiar de estado.Un circuito biestable asncrono es aquel que se activa y funciona sin necesidad de una base de tiempos (clock).

Biestable SR asncrono al Nivel BajoEn este biestable, si no se activan las entradas, el estado se mantiene; sin embargo, si se activan las entradas S=1 (Encender SET) o R=1 (Apagar RESET) cambia inmediatamente.EL circuito interno y la tabla de transicin son:

El estado prohibido indica que el circuito quedar con los valores que precedieron al cambio.

Latch tipo DEste tipo de latch solo tiene una entrada, adems de la habilitacin (EN), cuyo nombre en entrada de datos D.

2. Describir el concepto de Biestable sincrono, analice su funcionamiento y describa los tipos de Flip flops convencionales.Un biestable sncrono es aquel que necesita de una base de tiempo (clock) para ser activados. La activacin puede subirse bien por el nivel lgico (0,1) o bien por el flanco de la seal de sincronismo (subida, bajada).

Nace de la necesidad de establecer un orden que permita que los glitches no interfieran en gran medida cuando se hacen las conexiones. Los glitches son aquellos intervalos de tiempo que aparecen como resultado del tiempo de paso de informacin entre cada compuerta.

Biestable R-S sncrono activado por nivelSe agrega una seal de reloj al latch bsico RS:

Su tabla de transicin es la siguiente:

Biestable R-S sncrono activado por flancosEn estos biestables se introduce un circuito detector de flancos:

Su tabla de transicin:

Biestable JK Maestro EsclavoEste biestable se explica con mayor detalla ms adelante.

Biestable JK sncrono activado por flanco

Biestable tipo D

Biestable tipo T

3. De los manuales tecnicos obtener los IC TTL y CMOS; que realizan la funcin de match y Flip Flops, analice su tabla de verdad y funcionamiento. IC TTLLas siglas TTL significan Transistor-Transistor Logic, en este caso las compuertas estn constituidas por resistencias, diodos y transistores. Esta familia comprende varias series, una de ellas es la 74 que es la ms comercial y cuyas caractersticas son: Tensin comprendida entre 4.5 y 5.5V Temperatura entre 0 y 70 C Niveles de tensin VIL mn = 2.0V, VIL max = 0.8V, VOH min = 2.4V, VOL mx = 0.4V. Tiempo de propagacin medio = 10 ns Disipacin de potencia = 10 mW por funcin

CMOSEn esta familia el componente bsico es el transistor MOS (Metal xido Semiconductor). Estos circuitos son una mezcla entre la NMOS, constituida por transistores de canal N y PMOS, cuyo elemento principal es el transistor MOS de canal P.Sus caractersticas: Tensin de alimentacin entre 3 y 18V Rango de temperaturas entre -40 y 85 C Niveles de tensin VIL mn = 3.5V, VIL max = 1.5V, VOH min = 4.95V, VOL mx = 0.05V Tiempo de propagacin, 60 ns para 5V y 30 ns para 10V. Disipacin de potecia = 10nW por puerta.4. Cul es la diferencia principal entre un latch y el Flip Flop. La diferencia principal es que los latch no necesitan de una seal de reloj para su funcionamiento, en cambio los flip flops si la necesitan. A pesar de esto, los latches son similares a los flip flops, ya que tambin son dispositivos de dos estados que pueden permanecer en cualquiera de sus estados debido a la realimentacin de estos.

A continuacin, la imagen de un latch:

5. Analice el funcionamiento del Flip Flop Maestro-Esclavo; investigar sus ventajas. Un flip flop maestro-esclavo o tambin llamado principal-secundario, estn formados por dos RS, JK o D sncronos en los que el primero funcionar con el flanco de subida y el segundo con el flanco de bajada.El biestable maestro est habilitado cuando llega el flanco positivo. Durante ese intervalo de tiempo, las salidas irn acorde con las entradas. Si se produce una variacin, la salida cambiar. Cuando llega el flanco negativo al esclavo, este se habilita y toma la salida del maestro como entrada, ya que no pueden variar porque el maestro est deshabilitado. Debido a esto, despus de flanco negativo de reloj, la salida del biestable esclavo ser la equivalente a la salida almacenada en el biestable maestro. La salida del esclavo es la salida del biestable completo.En la siguiente imagen se presenta el esquema interno del flip flop Maestro-Esclavo:

Su tabla de transicin:SRCPQ(t+1)

00110101

Q(t)01

La ventaja de utilizar estos biestables es porque los flip flops Maestro-Esclavo no se habilitan al mismo tiempo por ello no son transparentes. La informacin lograda en una de las transiciones de la seal de reloj se mantiene hasta que ocurra otro proceso similar (flanco positivo que active al maestro).

6. Describir las caracteristicas de disparo de Flip Flops por pulso y por flanco.

Flip flops disparados por pulso o tambin llamados por nivelSon aquellos que actan solo con los niveles de amplitud 0 o 1.

Flip flops disparados por flancoCuando la entrada de reloj excede un nivel de umbral especfico, las entradas son aseguradas y el flip flop no se ve afectado por cambios adicionales en las entradas hasta que se presente otro pulso, es decir, se activan cuando hay un cambio, ya sea un flanco de subida o uno de bajada. Se representan como una signo mayor en el flip flop.

7. Utilizando Flip Flor J-K, desarrollar los circuitos para convertir a : a) Flip Flop R-SLas dos entradas de un biestable RS van a realizar las siguientes acciones opuestas cuando son activadas: R (reset) pondr a la salida cero (Q = 0) y S (set) pondr a la salida uno (Q=1).

Su tabla de transicin:SRQPQP+1JK

00000d

0011d0

01000d

0110d1

10011d

1011d0

11InvlidoIndeterminado

11InvlidoIndeterminado

b) Flip Flop D. Estos flip flops son biestables JK sncronos con una nica entrada, aunque en realidad la entrada se lleva como est a J y negada a K, con esta caracterstica el flip flop no cambiar hasta que llegue la seal de reloj, por lo que guardar la informacin existente hasta ese instante.

c) Flip Flop T.Este flip flop es una versin simplificada del flip flop JK. Se obtiene directamente del JK conectando juntas las entradas J y K. La designacin T para este flip flop es consecuencia de la caracterstica de cambio de estado de este flip flop (toggle). Cuando T = 1, entonces J=K=1 y el flip flop cambiar de estado (cambiar de estado indefinidas veces mientras que el reloj sea 1). Cuando T = 0, entonces J=K=0 y el flip flop permaneces en el estado en el que se encontraba.T

Su tabla de transicin:

5