présentée et soutenue publiquement le 13 novembre à...

N° d’ordre : 3661

THESE

Présentée et soutenue publiquement le 13 novembre à

L’UNIVERSITE BORDEAUX I ECOLE DOCTORALE DES SCIENCES PHYSIQUES ET DE L’INGENIEUR

par Pierre-Marie MANS

POUR OBTENIR LE GRADE DE

DOCTEUR

SPECIALITE : ELECTRONIQUE

Optimisation de transistors bipolaires à hétérojonctions

Si/SiGe:C en technologie BiCMOS 0.25 µm pour les

applications d’amplification de puissance

JURY :

M. Eric KERHERVE, Professeur ENSEIRB, IMS Président

M. Gilbert VINCENT, Professeur Université J. Fourier, LTM Rapporteur

M. André SCAVENNEC, Docteur Alcatel-Thales, III-V Lab Rapporteur

M. Sébastien JOUAN, Docteur STMicroelectronics Examinateur

Mme Cristell MANEUX, HDR Université Bordeaux I, IMS Examinateur

M. Thomas ZIMMER, Professeur Université Bordeaux I, IMS Examinateur

M. Denis PACHE, Docteur STMicroelectronics Invité

Thèse préparée à STMicroelectronics, 850 rue Jean Monnet, F-38926 Crolles Cedex

Remerciements

Cette thèse est le fruit d’une collaboration entre STMicroelectronics (Crolles) et le laboratoire

IMS, laboratoire de l'Intégration du Matériau au Système de l’Université de Bordeaux. A ce

titre, je remercie Monsieur Pascal Fouillat, Directeur de l’IMS, ainsi que Monsieur Michel Le

Contellec, Responsable du service « Process Integration » à STMicroelectronics, de m’avoir

accueilli dans leurs équipes.

Je remercie tout d’abord Sébastien Jouan pour l’encadrement industriel apporté à cette thèse,

la confiance et la liberté dans la réalisation des différents projets.

Je remercie également Thomas Zimmer et Cristell Maneux qui ont été mes directeurs de thèse

pour leur encadrement, leur disponibilité ainsi que leur suivi tout au long de cette thèse.

Je tiens à remercier les rapporteurs et examinateurs de ce travail, Eric Kerhervé, Gilbert

Vincent et André Scavennec pour avoir accepté de participer à ce jury de thèse, ainsi que pour

le travail de relecture et d’évaluation qu’ils ont fourni.

Je tiens à remercier toutes les personnes de STMicroelectronics sollicitées pour la réalisation

de dispositifs :

Benoît Vandelle, Julien Bouvier, Florence Brossard, Laurent Rubaldo, Gael Borot et

Alexandre Talbot pour les différents dépôts réalisés.

Pierre Bouillon pour les étapes de photolithographie.

Luc Pinzelli et Olivier Renault pour les étapes d’implantation.

Alban Le Squeren, Fabienne Judong, Claire Richard et Delia Ristoiu pour les différentes

opérations de gravure.

Je remercie également toutes les personnes impliquées dans les étapes de caractérisation

physique et électrique, de simulation et de modélisation :

Julien Cossalter de l’équipe métrologie pour sa disponibilité.

Linda Depoyan et Clement Pribat pour la qualité des observations réalisées.

Jeremy Badoc, André Perrotin, Michel Buczko et Daniel Gloria pour les mesures statiques et

dynamiques.

Floria Blanchet, Mickael Comte et Caroline Arnaud pour la caractérisation load-pull.

Ardechir Pakfar pour l’important travail de simulation réalisé.

Didier Celi, Franck Pourchon et Nicolas Derrier pour leur travail de modélisation.

Je tiens à remercier Denis Pache pour m’avoir fait bénéficier de sa grande expertise dans le

domaine de la conception RF sur silicium ainsi que Christophe Arricastres pour les nombreux

échanges techniques.

Je remercie les personnes de l’IMS qui m’ont accompagnées durant les minutes de

délibération du jury de thèse: Sébastien Frégonèse, Nathalie Deltimple, Jhonny Goguet, Yan

Deval.

Enfin je tiens à remercier le groupe de filière R&D dont j’ai eu la chance de faire partie :

Germaine, Jocelyne, Augustin, Isabelle, Laurence, Stéphanie, Bertrand S., Bertrand M.,

Simon, Boris, David, Julien, Grégory, Dominik, Dorothée, Emmanuelle, Benoît.

Un Grand Merci à tous.

Je remercie ma grand-mère pour ses encouragements, mes parents pour leur soutien tout au

long de mes études et enfin Muriel.

Table des matières

1

Table des matières Introduction générale............................................................................................................10

I. Le transistor bipolaire à hétérojonction Si/SiGe, applications/spécifications pour

l’amplification de puissance .................................................................................................15

I.1. Introduction générale sur le transistor bipolaire...........................................................15

I.2. Le matériau Silicium – Germanium SiGe....................................................................17

I.2.1. Propriétés cristallines ...........................................................................................17

I.2.2. Epaisseur critique.................................................................................................19

I.3. Structure de bande d’énergie.......................................................................................20

I.3.1. Bande interdite du Si(1-x)Gex contraint ..................................................................20

I.3.2. Structure électronique d’un transistor bipolaire à hétérojonction Si/SiGe .............20

I.4. Incorporation de Carbone ...........................................................................................21

I.5. Fonctionnement Statique ............................................................................................22

I.5.1. Courants ..............................................................................................................22

I.5.1.a. Bilan des courants .........................................................................................22

I.5.1.b. Expression de la concentration intrinsèque des porteurs.................................23

I.5.1.c. Réduction de la bande interdite......................................................................24

I.5.1.d. Courant de collecteur ....................................................................................25

I.5.1.e. Courant de base.............................................................................................26

I.5.1.f. Gain en courant..............................................................................................27

I.5.2. Caractéristiques statiques .....................................................................................28

I.5.2.a. Gummel ........................................................................................................28

I.5.2.b. Caractéristiques de sortie...............................................................................29

I.5.3. Tensions d’avalanche...........................................................................................30

I.5.3.a. BVCBO et BVEBO.............................................................................................30

I.5.3.b. BVCEO ...........................................................................................................31

I.6. Fonctionnement Dynamique .......................................................................................32

I.6.1. Fonctionnement « petit signal » ...........................................................................33

I.6.1.a. Paramètres S .................................................................................................33

I.6.1.b. Temps de transit des porteurs ........................................................................36

I.6.1.c. Capacités de jonction.....................................................................................38

I.6.1.d. La résistance d’émetteur................................................................................38

I.6.1.e. La résistance de base .....................................................................................39

Table des matières

2

I.6.1.f. La résistance de collecteur .............................................................................39

I.6.1.g. Fréquence de transition fT..............................................................................39

I.6.1.h. Fréquence maximale d’oscillation fMAX .........................................................41

I.6.2. Grand signal ........................................................................................................42

I.7. Puissance : Effets de forte injection ............................................................................46

I.7.1. Auto-échauffement ..............................................................................................46

I.7.2. Effet Kirk ............................................................................................................46

I.7.3. Effet de barrière ...................................................................................................47

I.7.4. Résistances d’accès..............................................................................................47

I.8. L’application Amplificateur de Puissance (PA)...........................................................49

I.8.1. L’amplificateur de puissance................................................................................49

I.8.2. Les différents modes de fonctionnement d’un PA ................................................50

I.8.3. Spécifications ......................................................................................................52

I.9. Etat de l’art.................................................................................................................52

I.10. Conclusion ...............................................................................................................53

II. Architecture d’étude et cellule dédiée à la puissance ........................................................55

II.1. Introduction...............................................................................................................55

II.2. Présentation de la technologie ...................................................................................55

II.3. Réalisation technologique..........................................................................................56

II.3.1. Schéma d’intégration BiCMOS ..........................................................................56

II.3.2. Description détaillée du procédé de fabrication...................................................57

II.3.3. Réalisation de l’émetteur ....................................................................................60

II.3.4. Réalisation de la base .........................................................................................61

II.3.5. Réalisation du collecteur.....................................................................................61

II.3.6. Analyse MEB .....................................................................................................62

II.3.7. Analyse SIMS ....................................................................................................63

II.4. Cellule PA.................................................................................................................65

II.4.1. Description.........................................................................................................65

II.4.2. Phénomènes thermiques et résistances de ballast ................................................68

II.4.2.a. Phénomènes thermiques...............................................................................68

II.4.2.b. Influence de la résistance de ballast..............................................................69

II.5. Caractérisations électriques .......................................................................................71

II.5.1. Oscillations parasites ..........................................................................................71

II.5.2. Caractérisation de cellules de taille variable........................................................73

Table des matières

3

II.5.3. Composantes de fMAX. ........................................................................................74

II.5.3.a. Rôle de la capacité base/collecteur ...............................................................75

II.5.3.b. Rôle de la résistance de base pincée .............................................................76

II.5.4. Extraction de la résistance de base pincée ...........................................................78

II.5.5. Résistance RTH et capacité thermique CTH...........................................................79

II.5.5.a. Extraction de RTH .........................................................................................80

II.5.6. Caractérisation load-pull.....................................................................................84

II.6. Description de l’outil de simulation...........................................................................87

II.6.1. Géométrie et paramètres .....................................................................................87

II.6.2. Modèles physiques et limitations ........................................................................88

II.7. Conclusion ................................................................................................................89

III. Optimisations de l’architecture du TBH pour l’amplification de puissance......................92

III.1. Introduction .............................................................................................................92

III.2. Base du transistor.....................................................................................................92

III.2.1. Profil de germanium optimisé............................................................................92

III.2.1.a. Taux de germanium à la jonction émetteur/base..........................................93

III.2.1.b. Stabilité en température du gain..................................................................95

III.2.1.c. Impédance d’entrée Zin en fonction de la température..................................98

III.2.2. Variation du pourcentage de germanium à la jonction émetteur/base. ..............100

III.2.2.a. Influence sur le temps de transit ................................................................101

III.2.2.b. Influence sur la stabilité du gain ...............................................................102

III.2.2.c. Influence sur l’impédance d’entrée ...........................................................103

III.2.3. Variation de bore dans la base .........................................................................103

III.2.3.a. Amélioration de gain ................................................................................103

III.2.3.b. Comportement en température..................................................................105

III.2.4. Epaisseur de CAP............................................................................................106

III.2.4.a. Influence sur les caractéristiques dynamiques ...........................................106

III.2.4.b. Augmentation du produit fT*BVCEO ..........................................................107

III.2.5. Incorporation de carbone dans le CAP.............................................................108

III.2.6. Synthèse..........................................................................................................110

III.3. Collecteur ..............................................................................................................111

III.3.1. Compromis fT*BVCEO .....................................................................................111

III.3.2. Epaisseur / Dopage d’épitaxie collecteur .........................................................112

III.3.2.a. Variation d’épaisseur d’épitaxie collecteur................................................113

Table des matières

4

III.3.2.b. Caractéristiques d’implantation SIC..........................................................114

III.3.2.c. Résultats électriques .................................................................................114

III.3.2.d. Mise en œuvre d’une résine épaisse ..........................................................115

III.3.2.e. Double implantation sélective de collecteur ..............................................115

III.3.3. Implantation avant/après réalisation de la base ................................................116

III.3.4. Profil de germanium rétrograde .......................................................................118

III.3.4.a. Effet Kirk : Mécanismes en jeux ...............................................................118

III.3.4.b. Simulation ................................................................................................121

III.3.4.c. Réalisation................................................................................................124

III.3.4.d. Discussions...............................................................................................125

III.4. Règles de dessin, optimisation du layout ................................................................125

III.4.1. Ballast .............................................................................................................125

III.4.2. Variation de la largeur d’émetteur ...................................................................127

III.5. Conclusion.............................................................................................................129

IV. Architectures de TBH pour l’amplification de puissance...............................................131

IV.1. Structure simple polysilicium quasi auto-alignée....................................................131

IV.1.1. Technologie pour la puissance.........................................................................131

IV.1.2. Présentation de la structure développée ...........................................................132

IV.1.3. Analyse physique de la structure finale ...........................................................133

IV.1.4. Résultats électriques........................................................................................134

IV.1.4.a. Caractéristiques statiques..........................................................................134

IV.1.4.b. Caractéristiques dynamiques ....................................................................135

IV.1.5. Transistor unitaire pour la puissance. ..............................................................135

IV.1.6. Synthèse..........................................................................................................137

IV.2. Structure double polysilicium auto-alignée ............................................................138

IV.2.1. Etapes de fabrication.......................................................................................138

IV.2.2. Epitaxie sélective de la base ............................................................................140

IV.2.3. Caractérisation physique de la structure finale.................................................141

IV.2.3.a. Observation SEM .....................................................................................141

IV.2.3.b. Analyse SIMS ..........................................................................................143

IV.2.4. Caractérisation statique ...................................................................................143

IV.2.5. Caractérisation dynamique ..............................................................................144

IV.3. Conclusion.............................................................................................................145

Conclusion générale ...........................................................................................................146

Notations

5

Notations

A

AE : Surface de la fenêtre d’émetteur

aSi : Paramètre de maille du silicium

B

β : Gain en courant du transistor bipolaire

BClean : Nettoyage chimique Oxydant

BiCMOS : Bipolar Complementary Metal Oxide Semiconductor

BJT : Bipolar Junction Transistor (transistor bipolaire à homojonction)

BVCBO : Tension de claquage collecteur/base

BVCEO : Tension de claquage émetteur/collecteur

C

CAP : Fine couche de silicium déposée sur l’épitaxie Si/SiGe

CBC : Capacité de jonction base/collecteur

CEB : Capacité de jonction émetteur/base

CMP : Chemical Mechanical Polishing (polissage mécano-chimique)

CVD : Chemical Vapor Deposition (dépôt chimique en phase vapeur)

D

ΔEG : Réduction de bande interdite du silicium due à la présence de germanium

dans la base

ΔEg : Réduction de bande interdite due aux forts dopages d’émetteur et de base

ΔEV : Discontinuité de bande entre alliage SiGe et silicium

DnB : Coefficient de diffusion des électrons dans la base

DpE : Coefficient de diffusion des trous dans l’émetteur

Notations

6

E

ε0 : Permittivité du vide (8,854.10-12 F.m-1)

εr : Permittivité relative du silicium (11,9)

EFermi : Energie de niveau de Fermi

EG : Energie de bande interdite du silicium

EG(SiGe) : Energie de bande interdite du silicium/germanium

F

fMAX : Fréquence maximale d’oscillation

fT : Fréquence de transition

G

: Rapport des densités effectives d’états du silicium germanium et silicium

GB : Nombre de Gummel de la base

GE : Nombre de Gummel de l’émetteur

H

h : Constante de Planck 6,625.10-34

h21, hfe : Gain en courant petit signal

hc : Epaisseur critique de la couche SiGe

HF : Acide fluorhydrique

I

IB : Courant de base

IC : Courant de collecteur

IE : Courant d’émetteur

INE : Courant d’électrons qui diffusent de l’émetteur vers la base

IPE : Courant de trous qui diffusent de la base vers l’émetteur

Notations

7

IRG : Courant de recombinaison dans la zone de charge d’espace de la jonction

émetteur/base

IRB : Courant de recombinaison dans la base neutre

J

Jn : Densité de courant d’électrons

Jc : Densité de courant collecteur

K

k : Constante de Boltzmann

L

LE : Longueur de la fenêtre d’émetteur

LNA : Low Noise Amplifier

M

µn : Mobilité des électrons

µp : Mobilité des trous

m0 : Masse de l’électron 9,1.10-31 kg

mh* : Masse effective des trous

mp* : Masse effective des électrons

MEB : Microscope électronique à Balayage

N

ni : Concentration intrinsèque des porteurs dans le silicium

ni(SiGe) : Concentration intrinsèque des porteurs dans le SiGe

NC : Densité effective d’états de la bande de conduction

NV : Densité effective d’états de la bande de conduction

Notations

8

NAB : Dopage de base

NDE : Dopage d’émetteur

P

Polysilicium : Silicium polycristallin

PAE : Rendement en puissance ajoutée

p(x) : Concentration de trous en fonction de la profondeur x

PDC : Puissance continue d’alimentation

Q

q : Charge élémentaire (1,6.10-19C)

R

RF : Radio Fréquence

RB : Résistance de base

RC : Résistance de collecteur

S

SIMS : Secondary Ion Mass Spectroscopy : Spectroscopie de masse d’ions

secondaires.

SIC : Selective Implanted Collector : Implantation sélective du collecteur

S : Surface de passage du courant

STI : Shallow Trench Isolation (isolation par tranchées peu profondes)

SEM : Scanning Electron Microscopy

T

TBH : Transistor Bipolaire à Hétérojonction

T : Température en Kelvin

Notations

9

TEM : Transmission Electron Microscopy

τf : Temps de transit global

τRC : Délai dû à la constante du circuit RCCBC du collecteur

τcap : Temps de transit dû aux capacités de jonctions

τE : Temps de transit dans l’émetteur

τEB : Temps de transit dans la ZCE émetteur-base

τB : Temps de transit dans la base en régime direct

τBC : Temps de transit dans la ZCE base-collecteur

U

U : Gain de Masson

V

VBE : Différence de potentiel appliquée entre les contacts de base et d’émetteur

VBC : Différence de potentiel appliquée entre les contacts de base et de collecteur

VCE : Différence de potentiel appliquée entre les contacts de collecteur et

d’émetteur

VSWR : Voltage Standing Wave Ratio (mesure de taux de réflexion)

W

WB : Epaisseur de la base neutre

WE : Largeur de la zone active d’émetteur

X

XGe : Proportion de germanium à la profondeur x

Z

ZCE : Zone de Charge d’Espace

Introduction

10

Introduction générale

Au troisième trimestre 2007, les ventes de téléphones mobiles s’élèvent à 289 millions

d’unités, soit prés de 3 millions de téléphones vendus par jour. Face aux enjeux d’un tel

marché, les fabricants de composants semi-conducteurs s’efforcent de répondre au mieux aux

exigences des systèmes de communication.

Le développement de nouvelles applications, notamment dans le domaine du multimédia, se

traduit par une complexité croissante des systèmes de communications sans fils et de rapides

changements dans les formats de modulation. Ainsi la modulation à enveloppe constante pour

le standard GSM (génération 2G) a été remplacée par une modulation à enveloppe non-

constante pour les standards EDGE (génération 2.5G) et W-CDMA (génération 3G). Cette

dernière technologie exploitant une bande de fréquence plus large et plus haute, permet de

faire transiter davantage de données simultanément et offre un débit bien supérieur à ses

devancières.

Aux exigences imposées par les normes s’ajoutent celles liées aux applications mobiles en

terme de rendement énergétique, tension d’alimentation, robustesse, taille physique, fiabilité,

coût.

Le développement et l’amélioration des modules de transmission et de réception

radiofréquences apparaissent comme point crucial. A ce jour, l’ensemble des fonctions est

intégrable sur une même puce silicium excepté l’amplificateur de puissance, domaine réservé

aux technologies III-V [Schwierz06]. Dans la réalisation de modules amplificateurs de

puissance pour terminaux mobiles, du fait de propriétés physiques intrinsèques supérieures,

les technologies GaAs sont préférées aux technologies silicium [Jos01].

Cependant, l’ingénierie de la structure de bandes a permis des avancées significatives en

technologies BiCMOS silicium-germanium [Esame04]. Grâce aux progrès réalisés sur les

matériaux, les performances des transistors bipolaires se sont rapidement améliorées. A

l’heure actuelle le SiGe offre une maturité de procédé et des rendements proches de ce qui est

couramment obtenu pour le silicium [Johnson03].

Ainsi, les transistors bipolaires à hétérojonction SiGe sont de bonnes alternatives pour

l’amplification de puissance avec des capacités d’intégration élevées et de faibles coûts

[Nellis04].

Introduction

11

Cette thèse s’inscrit dans le cadre de l’optimisation des performances d’un transistor bipolaire

à hétérojonction Si/SiGe:C intégré dans une filière BiCMOS pour une application

amplificateur de puissance multistandard.

Dans un premier temps, la théorie de fonctionnement du transistor bipolaire est rappelée. Les

propriétés du matériau SiGe ainsi que les améliorations qu’apporte ce matériau au transistor

bipolaire sont présentées. Le fonctionnement théorique du TBH est ensuite décrit, en régime

statique et dynamique. Une attention particulière est apportée aux contraintes et spécifications

liées aux applications d’amplification de puissance.

Le chapitre II présente de manière détaillée le procédé de fabrication du transistor bipolaire

ainsi que les caractéristiques de la cellule dédiée à l’amplification de puissance. Une attention

particulière est apportée aux phénomènes thermiques inhérents aux cellules de puissance ainsi

qu’à la mise en œuvre de résistances de ballast pour les éviter. Les méthodes de

caractérisation suivies et les résultats associés sont traités. Enfin l’outil de simulation utilisé

est décrit.

Le chapitre III expose les diverses optimisations réalisées sur l’architecture du TBH.

Ces optimisations portent à la fois sur la modification du procédé technologique et le dessin

du transistor.

Les améliorations apportées par l’optimisation du profil vertical du composant sont étudiées.

Un profil de germanium optimisé permettant une meilleure maîtrise du pourcentage de

germanium à la jonction émetteur/base est proposé. Le comportement en température du gain

et de l’impédance d’entrée du dispositif en fonction du taux de germanium présent à la

jonction émetteur/base est présenté. Après avoir mis l’accent sur le compromis existant entre

performances dynamiques et tenue en tension, les caractéristiques de collecteur sont étudiées.

L’amélioration des caractéristiques de fT à forte injection par ajout d’un profil de germanium

de base rétrograde coté collecteur est mise en évidence. Enfin, les effets de variations de règle

de dessin du transistor, en particulier les largeurs de doigt d’émetteur et de résistance de

ballast sont présentés.

Dans le dernier chapitre, deux types d’architectures de TBH développés sont présentés.

Introduction

12

L’une de type simple polysilicium présentant une structure émetteur/base quasi auto-alignée

qui s’intègre dans une technologie dédiée à l’amplification de puissance. L’autre présentant

une structure double polysilicium auto-alignée à épitaxie de base sélective.

Cette étude sera conclue par une synthèse des points clefs abordés au cours de ces différents

chapitres et nous évoquerons les perspectives d’évolution quant au développement futur du

transistor bipolaire à hétérojonction Si/SiGe pour les applications d’amplification de

puissance à venir.

13

I. Le transistor bipolaire à hétérojonction Si/SiGe, applications/spécifications pour

l’amplification de puissance .................................................................................................15

I.1. Introduction générale sur le transistor bipolaire...........................................................15

I.2. Le matériau Silicium – Germanium SiGe....................................................................17

I.2.1. Propriétés cristallines ...........................................................................................17

I.2.2. Epaisseur critique.................................................................................................19

I.3. Structure de bande d’énergie.......................................................................................20

I.3.1. Bande interdite du Si(1-x)Gex contraint ..................................................................20

I.3.2. Structure électronique d’un transistor bipolaire à hétérojonction Si/SiGe .............20

I.4. Incorporation de Carbone ...........................................................................................21

I.5. Fonctionnement Statique ............................................................................................22

I.5.1. Courants ..............................................................................................................22

I.5.1.a. Bilan des courants .........................................................................................22

I.5.1.b. Expression de la concentration intrinsèque des porteurs.................................23

I.5.1.c. Réduction de la bande interdite......................................................................24

I.5.1.d. Courant de collecteur ....................................................................................25

I.5.1.e. Courant de base.............................................................................................26

I.5.1.f. Gain en courant..............................................................................................27

I.5.2. Caractéristiques statiques .....................................................................................28

I.5.2.a. Gummel ........................................................................................................28

I.5.2.b. Caractéristiques de sortie...............................................................................29

I.5.3. Tensions d’avalanche...........................................................................................30

I.5.3.a. BVCBO et BVEBO.............................................................................................30

I.5.3.b. BVCEO ...........................................................................................................31

I.6. Fonctionnement Dynamique .......................................................................................32

I.6.1. Fonctionnement « petit signal » ...........................................................................33

I.6.1.a. Paramètres S .................................................................................................33

I.6.1.b. Temps de transit des porteurs ........................................................................36

I.6.1.c. Capacités de jonction.....................................................................................38

I.6.1.d. La résistance d’émetteur................................................................................38

I.6.1.e. La résistance de base .....................................................................................39

I.6.1.f. La résistance de collecteur .............................................................................39

I.6.1.g. Fréquence de transition fT..............................................................................39

I.6.1.h. Fréquence maximale d’oscillation fMAX .........................................................41

14

I.6.2. Grand signal ........................................................................................................42

I.7. Puissance : Effets de forte injection ............................................................................46

I.7.1. Auto-échauffement ..............................................................................................46

I.7.2. Effet Kirk ............................................................................................................46

I.7.3. Effet de barrière ...................................................................................................47

I.7.4. Résistances d’accès..............................................................................................47

I.8. L’application Amplificateur de Puissance (PA)...........................................................49

I.8.1. L’amplificateur de puissance................................................................................49

I.8.2. Les différents modes de fonctionnement d’un PA ................................................50

I.8.3. Spécifications ......................................................................................................52

I.9. Etat de l’art.................................................................................................................52

I.10. Conclusion ...............................................................................................................53

I - Le transistor bipolaire à hétérojonction Si/SiGe, applications/spécifications pour l’amplification de puissance

15

I. Le transistor bipolaire à hétérojonction Si/SiGe, applications/spécifications pour l’amplification de puissance

Ce chapitre traite de la physique du Transistor Bipolaire à Hétérojonction Si/SiGe (TBH). Les

propriétés du matériau SiGe ainsi que son influence sur la structure de bandes d’énergie du

dispositif sont abordées. Les principaux principes de fonctionnement du transistor bipolaire à

hétérojonction Si/SiGe sont présentés. Enfin, les contraintes et spécifications liées à la

délivrance d’une forte puissance en sortie du dispositif sont traitées.

Ce chapitre s’appuie sur trois principaux ouvrages [Ashburn88], [Roulston90] et [Sze81], qui

font références dans le domaine du transistor bipolaire ou plus généralement de la physique

des dispositifs.

I.1. Introduction générale sur le transistor bipolaire

Le transistor bipolaire est un composant électronique composé de deux jonctions « tête-

bêche » présentant une région commune (Figure I.1). Ces régions sont successivement

appelées émetteur, base et collecteur. Deux configurations NPN ou PNP sont possibles, la

plus couramment utilisée étant la configuration NPN, plus rapide du fait de la plus grande

mobilité des électrons par rapport à celle des trous. L’interaction entre les jonctions

émetteur/base (E/B) et base/collecteur (B/C) est à l’origine de l’effet transistor.

Figure I.1 (a) : Schéma d’un transistor bipolaire NPN (prises de contact sur silicium représentées en noir,

zones de charge d’espace E/B et B/C grisées) (b) : représentation symbolique du NPN.

(a) (b)


16

Dans son mode de fonctionnement normal, le transistor voit sa jonction émetteur/base

polarisée en direct et sa jonction base/collecteur polarisée en inverse.

Lorsque la jonction émetteur/base est polarisée en direct, le nombre d’électrons injectés dans

la base depuis l’émetteur augmente exponentiellement avec la tension émetteur/base

appliquée. Dans la base, ces électrons sont des porteurs minoritaires et vont diffuser jusqu’à la

zone désertée de la jonction base/collecteur où ils vont être soufflés par le champ électrique

important du fait de la polarisation inverse. La Figure I.2 présente les diagrammes de bandes

d’un transistor bipolaire NPN au repos et sous polarisation correspondant au régime de

fonctionnement normal [Barbalat06].

Figure I.2 (a) : Diagramme de bandes d’un transistor bipolaire sous polarisation nulle

(b) : en régime de fonctionnement normal.

La polarisation directe de la jonction émetteur/base diminue la hauteur de la barrière que

voient les électrons pour passer de l’émetteur vers la base ou les trous de la base vers

l’émetteur. La polarisation inverse de la jonction base/collecteur favorise le passage des

électrons de la base vers le collecteur.

L’effet transistor provient du fait que l’on crée une source de courant entre l’émetteur et le

collecteur contrôlable en tension (en l’occurrence par la tension VBE).

(a)

(b)


17

Les rapports des dopages entre les différentes zones du transistor bipolaire doivent être

considérés avec attention. Un dopage d’émetteur 10 à 100 fois supérieur à celui de la base

permet une efficacité d’injection maximale. Ainsi, devant la quantité d’électrons injectés dans

la base, la quantité de trous injectés dans l’émetteur est très faible. Un dopage collecteur

inférieur à celui de la base garantit l’idéalité du transistor. Ainsi l’effet Early est évité (non-

variation du courant IC avec la polarisation de la jonction base/collecteur). La Figure I.3

représente de façon schématique les profils de dopants typiques d’un transistor bipolaire.

Figure I.3: Profils de dopant d’un transistor bipolaire

L’introduction du matériau SiGe dans la base du transistor bipolaire permet d’améliorer les

performances de ce dispositif. Les propriétés du matériau SiGe ainsi que son influence sur la

structure de bandes d’énergie du dispositif sont maintenant abordées.

I.2. Le matériau Silicium – Germanium SiGe

I.2.1. Propriétés cristallines

Le germanium, tout comme le silicium, est un matériau à structure cristalline de type diamant.

Les paramètres de maille de ces deux éléments de la colonne IV du tableau de Mendeleïev

sont les suivants :

aSi = 5.431 Å

aGe = 5.657 Å


18

Le silicium et le germanium sont complètement miscibles quelles que soient les fractions

molaires de chaque espèce. Le paramètre de maille de l’alliage Si1-xGex varie linéairement en

fonction du taux de germanium x conformément à la loi de Vegard décrite par l’équation :

xaaaa SiGeSiGeSi xx

)(

1 (I.1)

Le désaccord de maille entre les deux matériaux Si et SiGe peut entraîner deux types de

croissance de l’alliage SiGe sur Si présentés Figure I.4.a. Si la couche est contrainte, on parle

alors de croissance pseudomorphique. La maille de l’alliage SiGe reproduit la maille plus

petite du substrat Si dans le plan de l’interface et se déforme élastiquement dans la direction

orthogonale.

Si la couche est relaxée, le SiGe ne reproduit pas la maille du substrat et garde son paramètre

de maille propre. Dans ce cas, l’interface entre le Si et le SiGe est marquée par des

dislocations, liaisons manquantes ou pendantes, générant des états d’interface (Figure I.4.b).

Dislocations

Croissance

(a) Croissance pseudomorphique

(b) Croissance relaxée

SiGe

Substrat Si

aSiGe contraint > aSiGe

aSiGe

interface

interface

aSi

aSi

aSi

aSiGe

Dislocations

Croissance

(a) Croissance pseudomorphique

(b) Croissance relaxée

SiGe

Substrat Si

aSiGe contraint > aSiGe

aSiGe

interface

interface

aSi

aSi

aSi

aSiGe

Figure I.4 : Schéma de croissance de l’alliage SiGe sur un substrat Si pour une croissance

pseudomorphique, avec contrainte biaxiale dans le plan de l’interface (a), avec une croissance relaxée (b).


19

Pour la réalisation de nos dispositifs, les conditions de croissance sont étudiées de manière à

contraindre la maille. Cela permet d’éviter les liaisons pendantes à l’hétéro interface et garanti

une durée de vie optimale des porteurs.

I.2.2. Epaisseur critique

Le paramètre de maille du Si1-xGex étant supérieur à celui du silicium, la couche déposée dans

le cas d’une croissance contrainte, présente une compression bi-axiale dans le plan de l’alliage

et une extension dans le plan perpendiculaire à l’interface. Comme présenté Figure I.5, au-

delà d’une épaisseur critique hc, dépendant de la fraction molaire en germanium du film SiGe,

celui-ci se relaxe par génération de dislocations permettant l’adaptation du réseau.

L’obtention de dispositifs performants passe par la réalisation de films contraints d’excellente

qualité, exempts de tout centre de recombinaison source de défauts électriques et autres

courts-circuits. Pour cette raison, la composition de l’alliage fixe l’épaisseur maximale de

l’épitaxie.

Epai

sseu

r crit

que

t c(n

m)

relaxée

Concentration en Ge x

Si1-xGex sur Si

Epai

sseu

r crit

que

t c(n

m)

relaxée

Concentration en Ge x

Si1-xGex sur Si

Figure I.5 : Epaisseur critique en fonction du taux de germanium


20

I.3. Structure de bande d’énergie

I.3.1. Bande interdite du Si(1-x)Gex contraint

La largeur de bande interdite des alliages Si1-xGex contraints sur silicium peut être exprimée,

en fonction de la fraction molaire x de germanium, par la relation de People [People85] :

20)( 52.002.1)(),( GeGeSiGeG xxTETxE (I.2)

où E0(T) est l’énergie de bande interdite du silicium et xGe la concentration en germanium.

Par rapport au silicium pur, la présence de germanium entraine une diminution de la largeur

de bande interdite de l’alliage SiGe. De plus, pour une même concentration en germanium, la

bande interdite d’une couche contrainte est plus faible que celle d’une couche non contrainte

[Lang85].

I.3.2. Structure électronique d’un transistor bipolaire à hétérojonction Si/SiGe

La différence d’énergie qui existe entre la bande interdite du silicium et celle du Si1-xGex

contraint, se reporte essentiellement au niveau de la bande de valence et s’écrit [People86]:

GeV xE 74.0 (I.3)

De ce fait, à l’hétérojonction Si/SiGe, la barrière de potentiel vue par les électrons pour passer

de l’émetteur à la base est moins importante que dans le cas d’une homojonction (Figure I.6).

L’injection des électrons est donc favorisée et un fort courant de collecteur en résulte, toutes

choses égales par ailleurs.


21

Figure I.6 : Diagramme de bandes d’un

transistor bipolaire à hétérojonction SiGe, à

taux de Ge constant.

Figure I.7 : Pseudo-champ électrique créé par

l’abaissement de la bande de conduction dans le

cas d’un profil graduel de germanium.

La présence d’un graduel de germanium dans la base se traduit par une évolution de l’énergie

de bande interdite de l’émetteur vers le collecteur (Figure I.7). Il s’établit alors dans la base

neutre, un pseudo-champ électrique diminuant le temps de transit des électrons.

I.4. Incorporation de Carbone

L’incorporation de carbone dans les bases SiGe des TBH, de par son paramètre de maille

beaucoup plus petit que celui du silicium ou du germanium, vient diminuer la contrainte

mécanique générée par le germanium [Lanzerotti96], favorisant la stabilité mécanique de

cette couche contrainte. La présence de carbone permet également de limiter la diffusion des

atomes dopants de bore et permet ainsi un confinement des atomes dopants dans la base ce

qui améliore les performances du transistor [Osten97].


22

I.5. Fonctionnement Statique

I.5.1. Courants

I.5.1.a. Bilan des courants

Le fonctionnement du transistor bipolaire met en jeu deux types de porteurs : les électrons et

les trous. Le courant collecteur est un courant d’électrons tandis que le courant de base est un

courant de trous. La Figure I.8 récapitule les différents flux de porteurs qui interviennent dans

le fonctionnement du transistor bipolaire.

IE

IB

IC

Emetteur Base Collecteur

INE INC

IPE

IRG IRB

IE

IB

IC


INE INC

IPE

IRG IRB

Figure I.8 : Principaux courants du transistor bipolaire dans un mode de fonctionnement direct.

Les trois composantes du courant d’émetteur IE sont :

INE : Courant d’électrons qui diffusent de l’émetteur vers la base ; composante principale qui

intervient dans l’effet transistor.

IPE : Courant de trous qui diffusent de la base vers l’émetteur.

IRG : Courant de recombinaison dans la zone de charge d’espace de la jonction E/B.

Le courant de base IB est composé de :

IPE : Courant de trous qui diffusent de la base vers l’émetteur ; Composante principale du

courant de base.

IRG : Courant de recombinaison dans la zone de charge d’espace de la jonction E/B.

IRB : Courant de recombinaison dans la base neutre.


23

Le courant collecteur IC est constitué uniquement du courant d’électrons ayant traversé la

base, c'est-à-dire uniquement la composante INC.

Compte tenu des dimensions du dispositif et des temps de transit très faibles des porteurs dans

le composant, les composantes de recombinaison IRG et IRB sont généralement négligeables.

Un bilan de ces trois courants permet de vérifier la relation :

BCE III (I.4)

I.5.1.b. Expression de la concentration intrinsèque des porteurs.

La concentration intrinsèque des porteurs intervenant dans le calcul des courants de collecteur

et de base, nous rappelons son expression dans le silicium ainsi que dans le silicium-

germanium.

Dans le cas de semi-conducteurs, la concentration intrinsèque des porteurs est donnée par la

relation suivante :

kTTE

TNTNTn GVCi

)(exp)()()(2

0

(I.5)

avec NC : densité effective d’états de la bande de conduction

NV : densité effective d’états de la bande de valence

EG : énergie de la bande interdite du silicium

T : température (en Kelvin)

k : Constante de Boltzmann

Le produit VC NN est donné par la relation suivante :

323

**3

2 .)(24)()( Tmmh

kTNTN phVC

(I.6)

où mh* et mp

* représentent respectivement la masse effective des électrons et des trous.

Dans le cas d’un alliage SiGe, cette expression devient :


24

kTTE

TNNTn SiGeGSiGeVCSiGei

)(exp)()()( )(2

)( (I.7)

où EG(SiGe)(T), énergie de bande interdite du matériau SiGe, s’écrit :

GSiGSiGeG EEE )()( (I.8)

avec ΔEG : réduction de bande interdite du silicium due à la présence de germanium dans la

base.

A partir des équations I.7 et I.8, nous pouvons exprimer la concentration intrinsèque des

porteurs dans le SiGe en fonction de celle du silicium pur :

kTTETnTn G

ioSiGei)(exp)()( 22

)( (I.9)

avec SiVc

SiGeVC

NNNN

)()(

I.5.1.c. Réduction de la bande interdite

Dans les semi-conducteurs faiblement dopés, les niveaux d’énergie associés aux dopants sont

discrets. Dans ce cas, les dopants n’ont pas d’effet sur les bandes de conduction ou de

valence. Pour les forts dopages (supérieurs à 1018 cm-3), l’augmentation du nombre

d’impuretés dans le silicium entraîne une modification de sa structure de bandes. Pour un

silicium de type n, le niveau donneur donne lieu à une bande d’impuretés (Figure I.9). Avec la

création d’états entre le niveau donneur et la bande de conduction, le niveau de Fermi passe

dans la bande de conduction et le matériau silicium devient dégénéré. Cette densité d’états

crée une queue de bande de conduction dans la bande interdite (Figure I.9). La largeur

effective de la bande interdite est réduite d’où le terme de ”bandgap narrowing” utilisé pour

évoquer ce phénomène [Ashburn88].


25

(a) (b)(a) (b)

Queue de bande de conduction

(a) (b)(a) (b)

Queue de bande de conduction

Figure I.9 : Energie en fonction de la densité d’état d’un semi-conducteur de type N faiblement dopé (a) et

fortement dopé (b).

Pour un silicium de type P, en considérant la bande de valence, une situation similaire se

produit.

La réduction de bande interdite en fonction du dopage, identique pour les types N et P est

donnée par la relation [Klaassen 92]:

5,0103,1

ln103,1

ln92,62

77

NNEgN en meV (I.10)

où N est la concentration des porteurs en cm-3.

I.5.1.d. Courant de collecteur

Par souci de simplification, l’approche dérive-diffusion est retenue pour le calcul du courant

collecteur. A partir des concentrations d’électrons et de trous et des gradients de niveaux de

Fermi, le principe est de calculer la densité de courant électrique dans la base neutre. En

admettant négligeables les phénomènes de recombinaison en volume ainsi que le courant de

trous dans la base, nous pouvons considérer le courant Ic comme étant la quantité d’électrons

injectés de l’émetteur dans la base.

L’expression générale de la densité de courant collecteur s’écrit comme suit :


26

BW

nBi

BE

n

dxxDxn

xpkT

qVq

J

0 2 )()()(

exp (I.11)

avec VBE : polarisation appliquée à la jonction base/émetteur

p(x) : concentration de trous dans la base

DnB : coefficient de diffusion des électrons dans la base

L’intégrale s’effectue sur la largeur de base neutre WB (entre les zones de charge d’espace

base/émetteur et base/collecteur), l’origine de l’axe des abscisses se situant du côté de la

jonction base/émetteur. L’expression du courant collecteur, dans le cas d’un profil de

germanium constant et d’un dopage uniforme, peut alors s’écrire :

kTVq

GSqI BE

BC exp (I.12)

GB étant le nombre de Gummel de la base, correspondant à l’intégrale située au dénominateur

de l’équation I.11. Dans le cas d’une base SiGe dopée uniformément, le nombre de Gummel

GB s’écrit de la façon suivante :

kTE

NNNN

nDWNG G

SiGeVC

SiVC

inB

BABB exp

)()(

2 (I.13)

I.5.1.e. Courant de base

Le courant de base est un courant de trous injectés de la base dans l’émetteur. Il s’écrit sous la

forme :

kTVq

GSqI BE

EB exp (I.14)

avec S : section droite de la jonction émetteur/base

GE : nombre de Gummel de l’émetteur


27

Dans le cas d’un dopage uniforme, GE peut s’écrire :

2ipE

EDEE nD

WNG

(I.15)

avec WE : largeur d’émetteur neutre

DpE : Coefficient de diffusion des trous dans l’émetteur

I.5.1.f. Gain en courant

Le transistor bipolaire est caractérisé par sa capacité à amplifier le courant. Le gain est le

paramètre permettant de quantifier cette application. Le montage le plus couramment utilisé à

la fois pour les applications analogiques et logiques est le montage en émetteur commun

(Figure I.10). Dans ce cas, le signal d’entrée est appliqué au contact de base, l’émetteur étant

la référence commune aux bornes d’entrée et de sortie.

(a) (b)(a) (b)

Figure I.10 (a): Montage base commune, (b) : montage émetteur commun.

Le gain en courant, noté β, est défini comme étant le rapport du courant collecteur et du

courant de base.

kTEE

NN

WW

DD

II gG

AB

DE

B

E

pE

nB

B

C exp (I.16)

Rappel : ΔEG : réduction de bande interdite due à la présence de germanium dans la

base.

ΔEg : réduction de bande interdite due aux forts dopages d’émetteur et de base.


28

Les Figures ci-dessous représentent les caractéristiques de gain en courant en fonction de VBE

et IC obtenues pour un dispositif de la filière BiCMOS7RF, présentée dans le chapitre suivant,

présentant un émetteur de 1.6*12.8 µm2. Pour une polarisation VBE de 0.75 V, un gain

maximal de 250 est atteint.

0

50

100

150

200

250

300

0 0.2 0.4 0.6 0.8 1 1.2 1.4

VBE (V)

Gai

n en

cou

rant

VCB=0V

AE=1.6*12.8µm² (a)

0

50

100

150

200

250

300

0 0.2 0.4 0.6 0.8 1 1.2 1.4

VBE (V)

Gai

n en

cou

rant

VCB=0V

AE=1.6*12.8µm² (a)

0

50

100

150

200

250

300

1.E-11 1.E-09 1.E-07 1.E-05 1.E-03 1.E-01

IC (A)

Gai

n en

cou

rant VCB=0V

AE=1.6*12.8µm² (b)

0

50

100

150

200

250

300

1.E-11 1.E-09 1.E-07 1.E-05 1.E-03 1.E-01

IC (A)

Gai

n en

cou

rant VCB=0V

AE=1.6*12.8µm² (b)

Figure I.11 : Caractéristiques de gain en courant en fonction de VBE (a) et IC (b)

I.5.2. Caractéristiques statiques

I.5.2.a. Gummel

Les courbes de Gummel représentent en échelle semi-logarithmique les variations des

courants de collecteur et de base avec la polarisation base/émetteur. Pour retarder l’apparition

de l’effet de quasi-saturation, la jonction base/collecteur peut être faiblement polarisée.


29

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.21E-12

1E-11

1E-10

1E-9

1E-8

1E-7

1E-6

1E-5

1E-4

1E-3

0.01

0.1

I C, I

B (A

)

VBE (V)

AE=1.6*12.8m2

VCB=0V

Régime de forte injection

n=1

β

0.0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1 1.21E-12

1E-11

1E-10

1E-9

1E-8

1E-7

1E-6

1E-5

1E-4

1E-3

0.01

0.1

I C, I

B (A

)

VBE (V)

AE=1.6*12.8m2

VCB=0V

Régime de forte injection

n=1

β

Figure I.12 : Courbes de Gummel

D’après les équations, les courants de base et de collecteur varient proportionnellement avec

exp(qVBE/kT). Dans le cas de courants non-idéaux, la dépendance en VBE sera remplacée par

une dépendance en exp(qVBE/nkT), n étant le facteur d’idéalité du courant. Le facteur

d’idéalité est extrait dans la zone où la dépendance en VBE est la plus linéaire possible, loin

des effets de forte injection ou des résistances séries.

En régime de forte injection (tensions VBE supérieures à 0.8V), les courants de base et de

collecteur s’écartent de la variation exponentielle du régime normal. Dans ce régime de

fonctionnement, l’effet Kirk associé aux effets de résistances séries apparait et est responsable

de la décroissance du courant de base et du courant de collecteur par rapport aux

caractéristiques idéales.

I.5.2.b. Caractéristiques de sortie

Les caractéristiques de sortie représentent la variation de courant de collecteur IC en fonction

de la polarisation VCE à un courant de base IB fixé dans le cas du montage en émetteur

commun. Ces caractéristiques permettent de vérifier la qualité de la source de courant que

constitue le transistor.


30

0 1 2 3 4 5 60.0

0.2

0.4

0.6

0.8

1.0

1.2

1.4

I c (m

A)

VCE (V)

AE=1.6*12.8m2

Figure I.13 : Caractéristiques de sortie pour différents IB (de 1 à 6µA par pas de 1µA).

I.5.3. Tensions d’avalanche

L’avalanche est un phénomène de multiplication des porteurs soumis à un fort champ

électrique. Lorsque la polarisation inverse de la jonction est forte, l’intensité du champ

électrique qui règne dans la zone de charge d’espace (ZCE) devient critique. Les électrons qui

traversent la ZCE acquièrent suffisamment d’énergie pour pouvoir arracher un électron à un

atome du réseau cristallin. Par un phénomène d’ionisation par choc, un nombre important de

paires électrons-trous est alors créé. Les porteurs ainsi générés vont, à leur tour, être accélérés

et créer d’autres paires électrons-trous, entrainant par avalanche une augmentation brutale du

courant.

Le transistor bipolaire est caractérisé par trois tensions de claquage, BVCBO, BVEBO et BVCEO.

I.5.3.a. BVCBO et BVEBO

La tension BVCBO est la tension d’avalanche de la jonction base/collecteur. Elle est mesurée

en montage base commune, contact d’émetteur ouvert. Comme indiqué Figure I.14, la

caractéristique courant/tension de la diode base/collecteur fait apparaître la tension de

claquage BVCBO.


31

-2 0 2 4 6 8 10 12 14 16 18 20 22

-1.0

-0.5

0.0

0.5

1.0

AE=1.6*12.8m2

I C (m

A)

VCB (V)

BVCBORégime inverse

Régime direct

-2 0 2 4 6 8 10 12 14 16 18 20 22

-1.0

-0.5

0.0

0.5

1.0

AE=1.6*12.8m2

I C (m

A)

VCB (V)

BVCBORégime inverse

Régime direct

Figure I.14 : Caractéristique courant/tension de la jonction base/collecteur mettant en évidence la tension

d’avalanche BVCBO.

En supposant le cas simplifié d’une jonction abrupte dissymétrique, la tension d’avalanche

BVCBO dépend principalement des paramètres du collecteur :

dc

critrCBO qN

EBV

2

20

(I.17)

Le champ critique Ecrit dépend du matériau et du dopage. Pour un dopage collecteur typique

de 1017 cm-3, le champ critique maximum est de l’ordre de 6.105 V.cm-1.

La tension BVEBO correspond à la tension de claquage de la jonction émetteur/base, avec

collecteur ouvert. Compte tenu des dopages plus forts de cette jonction, BVEBO est

généralement plus faible que la tension BVCBO. Les tensions typiques obtenues sont entre 2 et

3V.

I.5.3.b. BVCEO

La tension BVCEO donne une mesure de l’avalanche dans la jonction base/collecteur d’un

transistor bipolaire en fonctionnement normal direct. Cette tension d’avalanche est plus faible

que la précédente. L’effet transistor qui associe un grand nombre d’électrons injectés depuis

la jonction émetteur/base vers la jonction base/collecteur polarisée en inverse provoque cette


32

faible valeur de tension d’avalanche. La valeur de la tension BVCEO est donnée par la relation

empirique suivante :

m

CBOCEO

BVBV

(I.18)

où m est un coefficient empirique d’ajustement compris entre 3 et 6.

La tension de claquage BVCEO diminue avec le gain du transistor. Ceci nous amène à un

compromis : un fort gain et une tension d’avalanche élevée ne peuvent pas être obtenus

simultanément. Le courant d’avalanche a tendance à diminuer le courant IB. La tension BVCEO

est, par définition, la tension à laquelle le courant de base s’annule et change de signe, à cause

de l’augmentation du courant d’avalanche, comme signalé Figure I.15.

0 1 2 3 4 5 6 7 8

-100

-50

0

50

100

150

200

I B (n

A)

VCE

(V)

BVCEO

0 1 2 3 4 5 6 7 8

-100

-50

0

50

100

150

200AE=1.6*12.8m2

I B (n

A)

VCE

(V)0 1 2 3 4 5 6 7 8

-100

-50

0

50

100

150

200

I B (n

A)

VCE

(V)

BVCEO

0 1 2 3 4 5 6 7 8

-100

-50

0

50

100

150

200AE=1.6*12.8m2

I B (n

A)

VCE

(V)

Figure I.15 : Mise en évidence de la tension de claquage BVCEO

I.6. Fonctionnement Dynamique

D’une façon générale, le fonctionnement dynamique d’un dispositif est régi par les temps de

transit dans les différentes régions du transistor, et les délais dus aux éléments résistifs et

capacitifs.


33

I.6.1. Fonctionnement « petit signal »

I.6.1.a. Paramètres S

L’évaluation du fonctionnement dynamique petit signal du composant passe par l’étude de sa

réponse à un signal sinusoïdal donné, à fréquence variable. Lorsque la fréquence augmente, la

longueur d’onde devient non négligeable devant les dimensions du circuit. Il est alors inexact

de parler simplement en terme de courant et de tension. Il faut tenir compte de la propagation

guidée des ondes électromagnétiques. Le composant est considéré comme un quadripôle,

soumis à des ondes incidentes et réfléchies (Figure I.16).

a1

b1

I1

V1

b2

a2

I2

V2S11 S22

S21

S12Port d’entrée

Port de sortie

a1

b1

I1

V1

b2

a2

I2

V2S11 S22

S21

S12Port d’entrée

Port de sortie

Figure I.16 : Définition des paramètres S pour un quadripôle.

Les relations entre ces ondes sont modélisées par une matrice 2x2, que l’on appelle matrice

des paramètres S (S pour Scatering : dispersion). Cette matrice permet d’exprimer les ondes

réfléchies bi en fonction des ondes incidentes ai, en tenant compte des coefficients de

transmission à travers le quadripôle. Les relations entre ces différentes ondes sont données par

l’équation :

2

1

2221

1211

2

1

aa

SSSS

bb

(I.19)

L’analyse successive des réponses b1 et b2 à des excitations a1 et a2, et ce à différentes

fréquences, permet de déduire les quatre termes de la matrice Si,j. A partir de cette matrice de

paramètres S, on peut exprimer les différentes matrices de transfert H (hybride), Y

(admittance) ou Z (impédance) moyennant des transformations adaptées.


34

Les ondes ai et bi s’expriment à partir des tensions et courants normalisés de la manière

suivante :

iii bav iii bai

où C

ii Z

Vv Cii ZIi (I.20)

Zc représente l’impédance caractéristique d’une ligne de référence.

Les ondes de puissance ai et bi nous permettent le calcul, aux accès d’un système, d’une

puissance incidente Pi et d’une puissance réfléchie Pr par les relations suivantes :

2

21

ii aPi 2

21Pr ii b (I.21)

La puissance réellement fournie à l’accès i est décrite par :

iiPiPi Pr (I.22)

On définit les paramètres sij tels que :

01

111

2

aa

bs : Coefficient de réflexion à l’entrée du quadripôle

02

222

1

aa

bs : Coefficient de réflexion à la sortie du quadripôle

01

221

2

aa

bs : Coefficient de transmission directe (de l’accès 1 vers l’accès 2)

02

112

1

aa

bs : Coefficient de transmission directe (de l’accès 2 vers l’accès 1)

La mesure des paramètres S est effectuée à l’aide d’un analyseur de réseau vectoriel. C’est un

appareil qui permet d’obtenir des informations à la fois d’amplitude et de phase en réalisant

des mesures micro-ondes en réflexion et en transmission.


35

Ces paramètres sont souvent représentés sous forme de diagrammes de Smith ou polaires

(Figure I.17). Ils permettent de caractériser complètement un quadripôle en petit signal et

aussi l’extraction des figures de mérite fT et fMAX.

freq

VBE0

1.8GHz

freq

VBE0

freq

VBE0

1.8GHz

Paramètres S11

-0.10 -0.08 -0.06 -0.04 -0.02 0.00 0.02 0.04 0.06 0.08 0.10-0.12 0.12

freq VBE0

1.8GHz

-0.10 -0.08 -0.06 -0.04 -0.02 0.00 0.02 0.04 0.06 0.08 0.10-0.12 0.12

freq VBE0

1.8GHz

Paramètres S12

-80 -60 -40 -20 0 20 40 60 80-100 100

freq VBE0

1.8GHz

-80 -60 -40 -20 0 20 40 60 80-100 100

freq VBE0

-80 -60 -40 -20 0 20 40 60 80-100 100

freq VBE0

1.8GHz

Paramètres S21

freq

1.8GHz

freqfreq

1.8GHz

Paramètres S22

VBE0=0.70V (IC=2.5mA) VBE0=0.73V (IC=6.5mA)

VBE0=0.97V (IC=300mA)VBE0=0.78V (IC=30mA)

VBE0=0.70V (IC=2.5mA)VBE0=0.70V (IC=2.5mA) VBE0=0.73V (IC=6.5mA)VBE0=0.73V (IC=6.5mA)

VBE0=0.97V (IC=300mA)VBE0=0.97V (IC=300mA)VBE0=0.78V (IC=30mA)VBE0=0.78V (IC=30mA)

Figure I.17 : Paramètres S simulés pour une gamme de fréquence allant de 10MHz à 10GHz pour 4 points

de polarisation.


36

I.6.1.b. Temps de transit des porteurs

Le temps de transit total dans le transistor τec correspond au temps que met le transistor pour

changer d’état après une faible variation de tension VBE. Il se compose de plusieurs parties :

(i) le temps nécessaire aux porteurs libres stockés pour être évacués vers l’électrode la

plus proche énergétiquement τf ,

(ii) le temps d’établissement des zones de charge d’espace émetteur/base et

base/collecteur τcap,

(iii) les constantes de temps introduites par les circuits RC parasites τRC.

Le terme τf représente le temps de transit global dans le dispositif.

BCBEBEf (I.23)

La signification ainsi que l’expression simplifiée des différentes composantes de τf sont

données ci-dessous :

τE est le temps de transit des porteurs minoritaires dans l’émetteur. Cette composante est

fonction de l’évacuation de la charge de trous en excès, généralement négligeable dans le cas

de TBH.

Le temps de transit dans l’émetteur, dans le cas d’un transistor à hétérojonctions Si/SiGe,

s’exprime par :

kTE

NN

DWW G

DE

AB

nB

BEE exp

21

(I.24)

avec WE : largeur de la zone active d’émetteur

WB : épaisseur de la base neutre

DnB : coefficient de diffusion des électrons dans la base

NAB : dopage de la base

NDE : dopage d’émetteur


37

Ainsi, plus le pourcentage de germanium augmente, plus le gain en courant augmente et plus

le temps de transit dans l’émetteur diminue, ce qui augmente la fréquence de transition fT du

transistor.

τEB est le temps de transit dans la zone de charge d’espace E/B.

La jonction E/B étant polarisée en direct, la largeur de la zone de charge d’espace est très

faible et le temps correspondant négligeable.

τB est le temps de transit des porteurs minoritaires dans la base neutre. Son expression

approchée est la suivante :

nB

BB D

W

2

(I.25)

où η est un coefficient, supérieur à 2, qui rend compte du profil de germanium dans la base.

τBC est le temps de transit dans la zone de charge d’espace B/C. Plus le collecteur est dopé,

plus la zone de charge d’espace B/C est fine, plus le temps de transit dans cette zone est

faible. Son expression est :

sat

BCBC V

W

2

(I.26)

où WBC est la largeur de la zone de charge d’espace B/C et Vsat la vitesse de saturation des

électrons.

Le circuit parasite RC est décrit par l’expression :

BCCRC CR (I.27)

La charge des capacités de jonction est traduite par un temps caractéristique τcap donné

par l’équation :

)( BCEBC

cap CCIq

kT

(I.28)


38

Le temps de transit total τec s’écrit finalement :

BCCBCEBC

fec CRCCIq

kT

)( (I.29)

I.6.1.c. Capacités de jonction

Dans l’expression du temps de transit total (équation I.29), les capacités CBE et CBC jouent un

rôle majeur. Il s’agit respectivement de la capacité de jonction émetteur/base et

base/collecteur. Ces capacités de jonction sont dues aux charges stockées de chaque côté des

zones déplétées.

La variation de la charge stockée avec la tension V appliquée sur la jonction permet de définir

une capacité de jonction en régime petit signal :

dVdQC j (I.30)

Dans notre cas, les jonctions émetteur/base et base/collecteur correspondent à deux capacités

dépendantes des points de polarisation statiques VBE et VBC.

I.6.1.d. La résistance d’émetteur

Dans une technologie polysilicium, cette résistance d’émetteur est la somme de plusieurs

résistances en série :

- La résistance de contact d’émetteur

- La résistance de la couche de l’émetteur polysilicium

- La résistance introduite par l’interface polysilicium/monosilicium

- La résistance de la couche d’émetteur monosilicium


39

I.6.1.e. La résistance de base

La résistance de base est composée de deux résistances :

- La résistance de base extrinsèque, comprenant la résistance de contact et la résistance

de la zone d’accès.

- La résistance de base intrinsèque. Cette résistance est aussi appelée résistance de base

pincée. Elle résulte d’une part de l’arsenic diffusant de l’émetteur vers la base, et

d’autre part des zones désertées des jonctions E/B et B/C.

I.6.1.f. La résistance de collecteur

Cette résistance se décompose en plusieurs contributions :

- La couche enterrée

- La zone faiblement dopée d’épitaxie de collecteur ou bien la zone de collecteur

implantée sélectivement SIC (Selective Implanted Collector)

- La zone de puits collecteur servant à la prise de contact

- Le contact collecteur

La zone la plus résistive du collecteur se situe sous la base intrinsèque correspondant à la

région la plus faiblement dopée. Dans la technologie employée, présentée dans le chapitre qui

suit, afin de réduire la résistance du collecteur, nous avons recours à l’utilisation du SIC qui

est une implantation du collecteur, à forte énergie, auto-alignée sur la fenêtre émetteur.

I.6.1.g. Fréquence de transition fT

La fréquence de transition correspond à la valeur de fréquence qui donne une amplitude de

gain dynamique en courant h21 égale à 1 (0 dB) et ce, pour un montage du transistor en

émetteur commun, dont la sortie est court-circuitée pour les signaux alternatifs. Elle reflète les

performances dynamiques du transistor (en régime de fonctionnement petit signal) et permet

d’estimer la gamme de fréquence dans laquelle le dispositif peut être utilisé (utilisation

envisageable jusqu’à des fréquences de l’ordre de fT/10, voire fT/3 en étant moins

conservateur).


40

log |hfe|log |hfe|

Figure I.18 : Définition de la fréquence de transition fT.

Cette figure de mérite dépend principalement de la partie verticale (ie intrinsèque) du

dispositif. L’expression de fT, en fonction du courant collecteur, est la suivante :

ec

tf

2

1 (I.31)

Compte tenu de l’équation I.29, l’expression de fT devient :

1

)(21

BCCBCEB

CfT CRCC

IqkTf

(I.32)

La Figure I.20 représente les variations de fréquence de transition fT avec le courant collecteur

IC. Pour un courant collecteur de 1 mA, fT atteint une valeur maximale de 28 GHz.

0

10

20

30

1.E-05 1.E-04 1.E-03 1.E-02

IC [A]

fT [G

Hz]

VBC = 0 VAE= 0.4*12.8 µm2

0

10

20

30

1.E-05 1.E-04 1.E-03 1.E-02

IC [A]

fT [G

Hz]

VBC = 0 VAE= 0.4*12.8 µm2

Figure I.19 : Fréquence de transition fT en fonction du courant collecteur IC.


41

I.6.1.h. Fréquence maximale d’oscillation fMAX

La fréquence maximale d’oscillation fMAX est la fréquence pour laquelle le gain en puissance

unilatéral du transistor U est égal à l’unité (0dB) [Masson54].

))()()()((4 21122211

21221

yyyyyy

U

(I.33)

La fréquence fMAX est généralement plus difficile à définir et donc à extraire que la fréquence

fT, car les effets des éléments extrinsèques ont une forte importance.

Cette fréquence de coupure présente l’avantage de refléter, non seulement la partie intrinsèque

du transistor, mais aussi la contribution des éléments extrinsèques, tels que la résistance de

base et la capacité base/collecteur, au fonctionnement dynamique du transistor.

La fréquence maximale d’oscillation, figure de mérite pour l’amplification de puissance peut

s’écrire de manière approchée à partir de la fréquence de transition de la façon suivante :

jBCB

T

CRff

8max (I.34)

L’influence de la résistance de base dans l’expression de la fréquence maximale d’oscillation

nous amène à un compromis : un fort fT lié à de faibles temps de transit et une base fine

présentant un fort RB ne peut être obtenu qu’au détriment d’un faible fMAX.

La Figure I.21 représente les variations de fréquence maximale d’oscillation fMAX typiques en

fonction du courant collecteur IC.


42

0

20

40

60

80

1.E-05 1.E-04 1.E-03 1.E-02

IC [A]

f MAX

[GH

z]

VBC = 0 VAE= 0.4*12.8 µm2

0

20

40

60

80

1.E-05 1.E-04 1.E-03 1.E-02

IC [A]

f MAX

[GH

z]

VBC = 0 VAE= 0.4*12.8 µm2

Figure I.20 : Fréquence maximale d’oscillation fMAX en fonction du courant collecteur IC.

I.6.2. Grand signal

Un amplificateur de puissance (du point de vue thermodynamique) transforme l'énergie

continue en une énergie alternative qui s'ajoute à l'énergie du signal RF appliqué à l'entrée du

dispositif. La somme des puissances d'entrée est alors égale à la somme des puissances de

sortie:

PAPentrée

Pdissipée

PDC

Psortie

PAPentrée

Pdissipée

PDC

Psortie

Figure I.21 : Schéma associé au bilan de puissance de l’amplificateur.

avec Pentrée, la puissance d'entrée RF, PDC la puissance consommée, Psortie la puissance RF de

sortie et Pdissipée, la puissance dissipée. Ces différentes puissances sont généralement

exprimées en dBm, 0 dBm étant égal à 1 mW.

dissipéesortieDCentrée PPPP (I.35)


43

VDC

Vin

Iin

Re

RL Vout

IDC

IC

Iout

VDC

Vin

Iin

Re

RL Vout

IDC

IC

Vin

Iin

Re

RL Vout

IDC

IC

Iout

Figure I.22 : Montage amplificateur permettant d’exprimer les puissances d’entrée et de sortie en fonction

des tensions et courants du transistor.

La puissance consommée PDC est la puissance continue fournie par l’alimentation avec :

DCDCDC IVP (I.36)

T

ininentrée dttItVT

P0

)()(1 (I.37)

3

2

102log10 outL

sortieIRP (I.38)

La caractérisation en puissance implique la connaissance de la puissance maximale que peut

délivrer le transistor à la charge. Ainsi, la détermination de la caractéristique de transfert de

puissance Psortie(Pentrée) constitue le premier critère de performance du composant.

Le second critère de performance est le gain en puissance. Il est défini comme le rapport de la

puissance de sortie sur la puissance d’entrée à la fréquence fondamentale et est souvent

exprimé en décibels :

entrée

sortiep P

PG (I.39)

Sa variation en fonction du niveau de la puissance d’entrée ou de sortie permet aussi de

caractériser la linéarité du composant.

Le troisième critère qui caractérise le transistor est le rendement. Il relie la puissance de sortie

à la fréquence fondamentale à la puissance consommée:


44

DC

sortie

PP

(I.40)

Le rendement ne prend pas en compte le gain en puissance. La notion de rendement en

puissance ajoutée (PAE), plus particulièrement utilisé dans les applications RF, fait intervenir

en outre la puissance dynamique d’entrée et plus particulièrement le gain en puissance Gp.

pDC

entréesortie

GPPPPAE 11 (I.41)

Le rendement en puissance ajoutée est toujours inférieur au rendement et son optimisation

passe par l'obtention d'un gain élevé.

Dans un téléphone mobile, l’impédance de l’antenne dépend de son environnement et varie.

Lorsque cette impédance varie, l’impédance de charge de l’amplificateur de puissance varie à

son tour et par conséquent celle des transistors constitutifs aussi. Dans certaines conditions,

l’étage de sortie de l’amplificateur peut être endommagé voire détruit. La capacité de

l’amplificateur et du transistor à supporter les changements d’impédance est appelée

robustesse.

La robustesse du transistor est caractérisée via le test du VSWRmax (Voltage Standing Wave

Ratio). Il est définit par l’équation suivante [Gonz99].

11

VSWR (I.42)

où LoptL

LoptL

ZZZZ

*

Ce critère renseigne sur la robustesse du comportement du composant dans des conditions de

désadaptions. Pour cela le dispositif est testé pour un VSWR donné (par exemple 10:1), le

coefficient correspondant est fixé à 0.82. L’impédance optimale de charge ZLopt est

préalablement déterminée par la mesure Load-pull. Seule l’impédance de charge ZL varie et

couvre un certain nombre d’impédances représentées sur l’Abaque de Smith pour lesquelles

reste constant (Figure I.23). Ce test est réalisé pour des VSWR croissant (5 :1 ; 10 :1 ;


45

15 :1 ; 20 :1) jusqu’à atteindre le VSWR maximal pour lequel le dispositif ne supporte plus la

désadaptation appliquée. Plus le transistor supporte un VSWR élevé plus il est robuste.

VSWR 5:1 - ||=0.67ZLopt=50

VSWR 5:1 - ||=0.67ZLopt=50

VSWR 15:1 - ||=0.87ZLopt=50

ZLopt

VSWR 15:1 - ||=0.87ZLopt=50

ZLopt

VSWR 15:1 - ||=0.87ZLopt=5+j15

ZLopt

VSWR 15:1 - ||=0.87ZLopt=5+j15

ZLopt

Figure I.23 : Illustration du recouvrement du cercle de l’impédance de charge ZL sur l’abaque de Smith pour différents VSWR (5 :1 et 15 :1) avec différents ZLopt.

La Figure I.24 représente la tolérance VSWR en fonction de la tension de claquage BVCBO

d’une famille de NPN HBT réalisés en technologie BiCMOS. Ainsi BVCBO peut être

directement relié à la figure de mérite de robustesse du transistor [Johnson04].

Figure I.24 : Tolérance VSWR obtenue pour des transistors présentant différentes tensions de claquage

issues d’une même technologie SiGe HBT 0.5µm. VC = 3.5 V, Pout = 35 dBm, f = 900 MHz.


46

I.7. Puissance : Effets de forte injection

I.7.1. Auto-échauffement

Dans les transistors bipolaires de puissance, le niveau de polarisation élevé associé aux forts

courants présents induit une forte dissipation de puissance au niveau du dispositif. Cette

dissipation locale de puissance est à l’origine de l’échauffement du composant.

L’augmentation de température induite se traduit par la diminution de mobilité des porteurs.

Les caractéristiques de sortie simulées pour une cellule 48 mA, avec et sans prise en compte

du réseau thermique sont présentées Figure I.25. Ainsi, à fort VCE, la diminution de courant Ic

liée à l’auto-échauffement du transistor est mise en évidence.

Figure I.25 : Caractéristiques de sortie à IB constant simulées avec et sans effet thermique, obtenues sur

une cellule PA 48 mA élémentaire.

I.7.2. Effet Kirk

A faible courant, le temps de transit des porteurs, τf (équation I.23), est constant. Cependant,

en présence de forts courants, ce temps augmente. Ceci est dû à un élargissement de la base

effective du transistor. Ce phénomène apparaît lorsque les charges mobiles injectées dans la

région déplétée présente à la jonction base/collecteur deviennent supérieures aux charges fixes


47

ionisées ce qui se traduit par une diffusion de la région de base neutre dans le collecteur. Cet

effet est connu sous le nom d’effet Kirk, principale limitation des performances

hyperfréquences du composant [Kirk62].

Le seuil de l’effet Kirk dépend donc notamment du dopage de collecteur. L’obtention de

performances fréquentielles élevées passe par l’augmentation du dopage de collecteur ce qui

entraîne la dégradation des tenues en tension du dispositif.

I.7.3. Effet de barrière

A faibles densités de courant, la discontinuité de bande de valence due à l’hétérojonction

SiGe/Si (Figure I.6) est masquée par le champ électrique de la jonction base/collecteur.

Cependant, à plus forte injection, le déplacement de la zone de charges d’espace

base/collecteur révèle cette barrière, qui bloque l’injection des trous dans le collecteur.

L’accumulation de porteurs a pour effet de modifier la courbure de bande de conduction qui

bloque à son tour l’injection des électrons. En conséquence, on observe une augmentation

importante de la charge stockée dans la base, donc une diminution très forte de fT.

I.7.4. Résistances d’accès

En fonctionnement normal, les courants en présence sont suffisamment importants pour que la

chute de potentiel qu’ils entraînent soit significative.

Du fait des résistances séries du transistor, pour une tension VEB appliquée aux bornes du

transistor, la tension réellement appliquée à la jonction émetteur/base VE’B’ est inférieure.


48

RE

RB

VBE

VB’E’


RE

RB

VBE

VB’E’VB’E’


Figure I.26 : Illustration des résistances de base et d’émetteur diminuant la polarisation intrinsèque de la

jonction émetteur/base.

Les tensions VBE et VB’E’ sont liées par la relation :

BBEEBEEB IRIRVV '' (I.43)

La présence de résistance série affectent également le collecteur. Du fait de la résistance de

collecteur, lorsque le courant collecteur devient important, une chute de tension a lieu dans le

collecteur.

Les résistances série des lignes d’accès qui séparent les contacts des électrodes internes

induisent également des chutes de tension. De cette façon, les tensions réellement appliquées

au dispositif sont inférieures à celles appliquées au niveau des contacts.

Spécialement marquées dans un contexte d’amplification de puissance (présence de forts

courants), ces chutes de tension sont prises en compte par le biais de plots de contrôle

(méthode de Kelvin). Ces plots mesurent la tension appliquée au cœur du dispositif et agissent

comme boucle rétroactive sur la source externe de tension de manière à adapter la tension

délivrée. La structure de test faisant intervenir ce type de plots est détaillée paragraphe II.5.1.


49

I.8. L’application Amplificateur de Puissance (PA).

I.8.1. L’amplificateur de puissance

La Figure I.27 représente une coupe de téléphone portable avec ses différentes fonctions

intégrées : un module mémoire et de gestion d’énergie, un processeur, un module de

transmission RF et finalement le module émission, amplificateur de puissance [Muller06].

Figure I.27 : Illustration des différentes fonctions dans un téléphone portable

La chaîne d’émission d’un système radiofréquence, dans laquelle l’amplificateur de puissance

joue un rôle actif est illustrée Figure I.28:

Modulateurfiltre

Mélangeur

oscillateur

filtre

Amplificateur de puissance (PA)

filtre vers antenne

Modulateurfiltre

Mélangeur

oscillateur

filtre


filtreModulateur

filtre

Mélangeur

oscillateur

filtre


filtre vers antenne

Figure I.28 : Schéma bloc d’une chaine d’émission.

L’amplificateur de puissance (PA) est chargé d’amplifier le signal en provenance du

mélangeur pour fournir une puissance active suffisante à l’antenne.


50

La puissance de sortie, le gain en puissance, la consommation et la linéarité sont les

principaux paramètres caractérisant un PA. [Giry01]

L’amplificateur de puissance considéré est constitué d’un étage d’adaptation d’impédances et

de deux étages spécifiquement dédiés à l’amplification de puissance.

Etage d’adaptation d’impédances

Etages dédiés à l’amplification de puissance

Etage d’adaptation d’impédances

Etages dédiés à l’amplification de puissance

Figure I.29 : Vue de l’amplificateur de puissance.

Les réseaux d’adaptation d’impédance de source et de charge permettent à l’amplificateur de

puissance de présenter des impédances de source et de charge de 50Ω.

Les transistors de puissance (résultat de la mise en parallèle de plusieurs transistors)

constituent les cellules élémentaires des amplificateurs de puissance. Leurs impédances de

source et de charge sont généralement différentes de 50 Ω et varient avec la température.

De par l’auto-échauffement du composant, les variations associées d’impédance de source du

dispositif ne peuvent pas être négligées.

Les réseaux d’adaptation étant conçus pour transformer une impédance donnée en 50 Ω, toute

variation d’impédance du dispositif fait que l’amplificateur de puissance ne présente plus

d’impédance de source constante de 50 Ω, ce qui l’écarte des conditions de fonctionnement

optimales.

I.8.2. Les différents modes de fonctionnement d’un PA

Pour une technologie donnée, la conception d’un amplificateur de puissance avec des

performances optimales (puissance de sortie, rendement ou linéarité) repose sur le choix

d’une classe de fonctionnement et la détermination de l’impédance de charge optimale.


51

Les composants actifs utilisés en amplification de puissance se comportent, en sortie, comme

un générateur de courant non linéaire I0(t) commandé par deux variables d’excitation et de

sortie indépendantes, respectivement Ve(t) et Vs(t).

Ve(t) Ze Vs(t)

amplificateur de puissance

I0(t)Ve(t) Ze Vs(t)

amplificateur de puissance

I0(t)

Figure I.30 : Schéma électrique équivalent d’un amplificateur de puissance.

De façon générale, les classes de fonctionnement se définissent, d’une part à partir de la forme

temporelle des tensions d’excitation Ve(t) et de sortie Vs(t), et d’autre part, en fonction du

temps de conduction de la source de courant commandée I0(t) par rapport à la période du

signal d’excitation Ve(t).

Ces différentes classes de fonctionnement se répartissent en trois groupes distincts :

Dans un premier groupe sont rassemblées les classes telles que les tensions Ve(t) et Vs(t) sont

purement sinusoïdales. Il s’agit des classes de fonctionnement A, AB, B et C, que l’on

différencie par le temps de conduction de la source de commande I0(t) par rapport à la période

du signal d’excitation Ve(t).

Un second groupe dans lequel le transistor fonctionne non plus comme un amplificateur quasi

linéaire mais plutôt comme un interrupteur ouvert ou fermé, avec une tension d’excitation

Ve(t) de forme carrée et une tension de sortie Vs(t) périodique de forme également carrée, voir

pseudo-carrée. Il s’agit des classes de fonctionnement D et E.

Un troisième groupe où sont rassemblées les classes de fonctionnement dans lesquelles la

tension d’excitation Ve(t) est sinusoïdale avec une tension de sortie Vs(t) périodique, de forme


52

généralement carrée et dont le temps de conduction de la source de courant commandée I0(t)

est inférieur ou égal à la période du signal d’excitation Ve(t). On parle alors de classe F.

Le NPN HBT qui fait l’objet de ces travaux de thèse est conçu pour un amplificateur de

puissance fonctionnant en régime commuté (classe D, E ou F).

I.8.3. Spécifications

Dans notre cas les applications visées en termes de standard de téléphonie cellulaire sont

présentées Tableau I-1. Les spécifications de ces différents standards imposent des modules

RF adaptatifs, capables de fonctionner sur des plateformes de seconde et troisième génération

[Giry01].

Génération Standard Bande de fréquence Modulation Taux de transmission

GSM 900 MHzDCS 1800 MHzPCS 1900 MHz

CDMA 900 MHzGPRS partagé entre GSMK(multislot) 115 kbpsEDGE GSM/DCS 8-PSK 384 kbps

3 W-CDMA 1900-2200 MHz HPSK 384 kbps / 2Mbps

9.6kbps2

2.5

GSMK

Table I-1 : Principales caractéristiques des standards de la téléphonie cellulaire 2 et 3G.

Chaque standard possède une combinaison différente de bandes de fréquences, de format de

modulation et de débits spécifiques. Les spécifications et les allocations fréquentielles, pour

les différentes générations de communications sans fil, déterminent la topologie du système,

du transistor, ainsi que le choix de la technologie semi-conducteur pour la conception du

module RF.

I.9. Etat de l’art

Peu de publications dans la littérature traitent de structures sur silicium dédiées aux

applications d’amplification de puissance. Les travaux les plus avancés dans le domaine sont

ceux d’IBM présentant une architecture simple polysiliciun quasi auto-alignée. Cette

structure intégrée dans une technologie BiCMOS 0.35 µm présente une tension de claquage


53

BVCEO de 8.5 V associée à une fréquence de transition fT de 27 GHz. Un second dispositif

proposé présente pour un fT de 40 GHz et un BVCEO de 6 V.

I.10. Conclusion

Dans ce chapitre, la présentation du matériau silicium-germanium nous a permis de quantifier

l’apport bénéfique de cet alliage sur les performances de nos dispositifs.

Nous avons ensuite décrit le fonctionnement théorique du transistor bipolaire à

hétérojonctions Si/SiGe, agrémenté de nombreuses illustrations expérimentales. Enfin les

contraintes et spécifications liées à l’amplification de puissance ont été présentées.

54

II. Architecture d’étude et cellule dédiée à la puissance. .......................................................55

II.1. Introduction...............................................................................................................55

II.2. Présentation de la technologie ...................................................................................55

II.3. Réalisation technologique..........................................................................................56

II.3.1. Schéma d’intégration BiCMOS ..........................................................................56

II.3.2. Description détaillée du procédé de fabrication...................................................57

II.3.3. Réalisation de l’émetteur ....................................................................................60

II.3.4. Réalisation de la base .........................................................................................61

II.3.5. Réalisation du collecteur.....................................................................................61

II.3.6. Analyse MEB .....................................................................................................62

II.3.7. Analyse SIMS ....................................................................................................63

II.4. Cellule PA.................................................................................................................65

II.4.1. Description.........................................................................................................65

II.4.2. Phénomènes thermiques et résistances de ballast ................................................68

II.4.2.a. Phénomènes thermiques...............................................................................68

II.4.2.b. Influence de la résistance de ballast..............................................................69

II.5. Caractérisation ..........................................................................................................71

II.5.1. Oscillations parasites .........................................................................................71

II.5.2. Caractérisation de cellules de taille variable........................................................73

II.5.3. Composantes de fMAX. ........................................................................................74

II.5.3.a. Rôle de la capacité base/collecteur ...............................................................75

II.5.3.b. Rôle de la résistance de base pincée .............................................................76

II.5.4. Extraction de résistance de base pincée...............................................................78

II.5.5. Résistance RTH et capacité thermique CTH...........................................................79

II.5.5.a. Extraction de RTH .........................................................................................80

II.5.6. Caractérisation load-pull.....................................................................................84

II.6. Description de l’outil de simulation...........................................................................87

II.6.1. Géométrie et paramètres .....................................................................................87

II.6.2. Modèles physiques et limitations ........................................................................88

II.7. Conclusion ................................................................................................................89

II - Architecture d’étude et cellule dédiée à la puissance

55

II. Architecture d’étude et cellule dédiée à la puissance

II.1. Introduction

Ce chapitre présente de manière détaillée le procédé de fabrication du transistor bipolaire ainsi

que les caractéristiques de la cellule dédiée à l’amplification de puissance. Une attention

particulière est apportée aux phénomènes thermiques inhérents aux cellules de puissance ainsi

qu’à la mise en œuvre de résistances de ballast pour les maîtriser. Enfin, les méthodes de

caractérisation mises en oeuvre et les résultats associés sont présentés et l’outil de simulation

physique utilisé est décrit.

II.2. Présentation de la technologie

L’idée clef des technologies BiCMOS est d’associer transistors bipolaires et CMOS sur une

même puce. Les avantages des bipolaires (linéarité et faible bruit) pour les applications

analogiques et haute-fréquence combinés à ceux des transistors CMOS (faible consommation)

pour les applications numériques font que les technologies BiCMOS répondent bien aux

besoins des circuits de radiocommunications mobiles [Baudry01].

Les transistors bipolaires développés en technologie BiCMOS 0.25 µm présentent une

architecture double polysilicium, dont le module émetteur/base est quasi-auto-aligné.

Ces dispositifs sont isolés par tranchées superficielles STI (Shallow Trench Isolation) et

profondes DTI (Deep Trench Isolation) qui délimitent la jonction collecteur/substrat au plus

près du transistor (périmètre et surface collecteur minimes).

L’utilisation d’une épitaxie de base Si/SiGe non sélective (épitaxie réalisée sur la totalité de la

plaquette) permet de reporter les contacts de base sur les zones d’isolation, par l’intermédiaire

de polysilicium de base, et ainsi réduire la surface des zones actives et des éléments parasites

associés. L’émetteur se compose d’un polysilicium dopé arsenic in-situ. Les interconnexions

font intervenir cinq niveaux de métaux.


56

II.3. Réalisation technologique

II.3.1. Schéma d’intégration BiCMOS

La brique bipolaire qui correspond aux opérations successives nécessaires à la réalisation du

transistor s’intègre dans une route BiCMOS, (fabrication conjointe de transistors MOS et

bipolaires).

Plusieurs schémas d’intégration peuvent être envisagés. La fabrication du bipolaire peut être

intégrée avant, après, ou entre les étapes du CMOS.

Le schéma d’intégration retenu pour la technologie étudiée est présenté Figure II.1. Les étapes

spécifiques au module émetteur/base sont réalisées en une seule fois après réalisation des

grilles des transistors MOS.

Cœur CMOS TBH SiGe: C

Formation des tranchées peu profondes d’isolation (STI)(Définition des zones actives)

Ajustement caisson N et cannal P (NMOS)Ajustement caisson P et cannal N (PMOS)

Réalisation de la grille

Implantation LDD ”Lightly Doped Drain ”

Espaceurs CMOS

Implantations Source/Drain

Recuit d’activation Source/Drain

Siliciuration

Métallisation

Puits collecteur

Implantation locale du collecteur (transistor faible tension)

Couches enterrées + épitaxie collecteur

Tranchées profondes d’isolation (DTI)

Définition de la base

Epitaxie de base SiGe

Définition de la fenêtre d’émetteur

Formation des espaceurs

Dépôt du poly émetteur

Définition poly émetteur et poly base






Espaceurs CMOS



Siliciuration

Métallisation

Puits collecteur










Opé

ratio

ns s

ucce

ssiv

es n

éces

saire

s à

la ré

alis

atio

n du

tran

sist

or Cœur CMOS TBH SiGe: C





Espaceurs CMOS



Siliciuration

Métallisation

Puits collecteur















Espaceurs CMOS



Siliciuration

Métallisation

Puits collecteur










Opé

ratio

ns s

ucce

ssiv

es n

éces

saire

s à

la ré

alis

atio

n du

tran

sist

or

Figure II.1 : Intégration des étapes spécifiques au TBH dans la route BiCMOS.


57

Deux types de transistors bipolaires haute et basse tension respectivement LV (Low Voltage)

et HV (High Voltage) sont intégrés dans cette technologie. Ces deux dispositifs se

différencient par la présence d’une implantation sélective du collecteur SIC (Selective

Implanted Collector) supplémentaire dans le cas du transistor LV.

II.3.2. Description détaillée du procédé de fabrication

Dans cette partie, les principales étapes de fabrication du transistor bipolaire NPN à

hétérojonction Si/SiGe réalisé en technologie BiCMOS 0.25 µm sont détaillées.

L’ensemble des étapes de fabrication ont été réalisées à STMicroelectronics Crolles, sur

plaques 200 mm.

Tout d’abord des couches enterrées par dopage localisé de zones N+ sont réalisées (Figure

II.2). Celles-ci constitueront une partie faiblement résistive de collecteur permettant d’amener

le courant à la verticale du contact. L’épitaxie de collecteur faiblement dopée est réalisée.

Les tranchées profondes d’isolation DTI sont gravées puis remplies d’oxyde et de

polysilicium. Ce double remplissage permet de s’affranchir de contraintes mécaniques

induites dans le cas d’un remplissage tout oxyde. Les zones actives sont délimitées par des

tranchées peu profondes STI. Les tranchées sont gravées puis remplies d’oxyde (Figure II.3).

Le puits collecteur, réalisé par implantation phosphore, permet la définition d’un chemin

faiblement résistif vers la surface. Dans le cas du transistor LV, une implantation sélective du

collecteur SIC vient surdoper localement le collecteur. La zone active émetteur/base des

transistors bipolaires est définie dans une bicouche oxyde déposé/silicium amorphe.

Couche enterrée N+Couche enterrée N+

Figure II.2 : Début de procédé

Implantation couche enterrée


58

DTI

EpitaxieSTI Puits collecteur

DTI

EpitaxieSTI Puits collecteur

Figure II.3 : Réalisation des caissons

Suivent l’enchainement des recuits pré-épitaxiaux, la croissance de la base Si/SiGe et le dépôt

de 20nm de TEOS (Tétra-EthixySilane). On dépose ensuite 50nm de polysilicium.

Epitaxie de base Si/SiGe PolysiliciumTEOSEpitaxie de base Si/SiGe PolysiliciumTEOS

Figure II.4 : Réalisation de l’épitaxie de base

Après réalisation d’une vignette « polystop » utilisée comme arrêt à la gravure de la fenêtre

d’émetteur, la structure double polysilicium proprement dite est réalisée. Le polysilicium de

contact de base est déposé en four puis implanté en bore. Le dépôt d’oxyde qui suit permet

une isolation entre les polysiliciums d’émetteur et de base.

Vignette polystopVignette polystop

Figure II.5 : Réalisation de la vignette

« polystop »

La fenêtre d’émetteur est ouverte par gravure de l’isolant TEOS puis du polysilicium de base.

Une implantation SIC au phosphore, auto-alignée sur la fenêtre émetteur vient ajuster le

dopage de la jonction base/collecteur.

Photo, gravure polystop Dépôt polysilicium de base Implantation polysilicium de base Dépôt TEOS

Epitaxie de base Si/SiGe non sélective Dépôt TEOS Dépôt polysilicium

Epitaxie de type N Réalisation des modules DTI puis STI Implantation puits collecteur


59

Implantation SICImplantation SIC

Figure II.6 : Formation de la fenêtre d’émetteur

Un dépôt nitrure, suivi d’une gravure plasma, permet la formation d’espaceurs internes dont le

rôle est d’isoler le polysilicium d’émetteur du polysilicium de base. Un nettoyage HF précède

le dépôt du polysilicium d’émetteur, dopé arsenic in-situ.

Espaceurs nitrure

Polysiliciumd’émetteur Espaceurs nitrure

Polysiliciumd’émetteur

Figure II.7 : Réalisation des espaceurs, dépôt

polyémetteur

Une étape de photolithographie suivie des étapes de gravure de polysilicium d’émetteur et de

TEOS inter-poly permettent de déterminer la géométrie du transistor. La délimitation du

transistor s’effectue par gravure du matériau polycristallin Si/SiGe.

La face arrière est ensuite nettoyée par gravure, afin de permettre un recuit d’activation RTP

(Rapid Thermal Processing) permettant une bonne activation des dopants tout en limitant leur

diffusion thermique. La fin du procédé consiste à siliciurer les dispositifs.

Des zones de poly émetteur non siliciurées (présentant des résistances de 100Ω/□ à comparer

à des valeurs de 4 Ω/□ dans le cas de polysilicium siliciuré) sont ouvertes. Les résistances

ainsi réalisées en polysilicium non siliciuré sont appelées résistances de ballast. Comme

détaillé paragraphe II.4.2.b, ces résistances assurent la stabilité thermique du dispositif.

Les contacts sont ouverts dans un diélectrique intermétallique, puis remplis de tungstène. La

superposition des niveaux métalliques, isolés entre eux par des couches d’oxyde, permet la

connexion des dispositifs entre eux.

Dépôt nitrure Gravure des espaceurs internes Désoxydation Dépôt polysilicium émetteur

Photo fenêtre d’émetteur Gravure TEOS Gravure polysilicium de base Implantation SIC


60

Polysilicium d’émetteur

Epitaxie de base Si/SiGe

SIC



SIC

Figure II.8 : Formation de l’émetteur

Siliciure

Contact tungstène

Siliciure

Contact tungstène

Figure II.9 : Siliciuration, métallisation

II.3.3. Réalisation de l’émetteur

L’émetteur polysilicium ré-épitaxié [Jouan01] est déposé et dopé simultanément pendant la

croissance (dopage in situ) : les dopants sont alors présents dans le matériau au moment du

dépôt. Le polysilicium est composé de grains de silicium monocristallins orientés

aléatoirement qui sont séparés les uns des autres par des régions appelées joints de grains. Un

recuit d’activation permet à l’arsenic de passer des joints de grain aux grains où il est

potentiellement actif. Le principal paramètre électrique représentatif de l’émetteur est la

résistance d’émetteur RE.

Sous l’influence des différents traitements thermiques, le polysilicium d’émetteur fortement

dopé in-situ est une source de diffusion des impuretés, qui progressent de l’émetteur vers la

base. Afin de tenir compte de cet effet, une couche de silicium de quelques dizaines de

nanomètres, non dopée, appelée CAP (capping), est déposée au dessus de la base SiGe:C lors

de l’épitaxie, et sert à espacer les matériaux constituant la base et l’émetteur.

Dépôt nitrure Photo siprot Dépôt cobalt Recuit flash Retrait sélectif

Gravure poly émetteur Gravure TEOS Photo, gravure poly base Gravure poly SiGe, Si amorphe Gravure face arrière Recuit d’activation


61

II.3.4. Réalisation de la base

La base du transistor bipolaire réalisée par épitaxie SiGe:C non sélective présente un profil

croissant de germanium depuis l’émetteur vers le collecteur atteignant un pourcentage

maximal de 20%.

De plus, la base contient du carbone (concentration jusqu’à 1 % maximum) dont la principale

fonction est de limiter la diffusion du bore, permettant d’obtenir des bases fines synonymes de

transistors rapides.

Comme présenté Figure II.10, la base se compose d’un piédestal de silicium de 10 nm, d’un

plateau de germanium de 15 nm, de 30 nm de graduel de germanium (de 3 à 20%) et enfin

d’un CAP de silicium de 22 nm limitant la diffusion d’arsenic depuis l’émetteur.

De cette façon la jonction émetteur/base se situe dans le graduel de germanium. Dans cet

empilement seule la région de CAP ne contient pas de carbone.

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Epaisseur (nm)

Bor

e

1022

CA

P s

iliciu

m

Sili

cium

pié

dest

al

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Epaisseur (nm)

Bor

eB

ore

1022

CA

P s

iliciu

m

Sili

cium

pié

dest

al

Figure II.10 : Empilement schématique de la base.

II.3.5. Réalisation du collecteur Le collecteur est la zone du transistor qui permet de collecter le courant d’électrons qui a, au

préalable, traversé la base, et de ramener ce courant en surface. Technologiquement, il se

compose d’éléments distincts (Figure II.11) :


62

- Le SIC (Selective Implanted Collector), zone de collecteur localement surdopée,

implantée à travers la fenêtre d’émetteur, sert à doper localement le collecteur et à

assurer le contact avec la couche enterrée.

- L’épitaxie de collecteur, faiblement dopée.

- La couche enterrée qui constitue une partie de collecteur faiblement résistive

permettant d’amener le courant au puits collecteur.

- Le puits collecteur composé d’une implantation visant à assurer le contact entre la

couche enterrée et la surface du silicium.

SIC

Buried layer N+

SinkerSICPuits

collecteur

Couche enterrée N+

Epitaxie collecteur

SIC

Buried layer N+

SinkerSICPuits

collecteur

Couche enterrée N+

Epitaxie collecteur

Figure II.11 : Coupe schématique de TBH.

II.3.6. Analyse MEB

Le Microscope Electronique à Balayage (MEB) permet d’analyser en surface les matériaux,

avec une précision de l’ordre d’une dizaine de nanomètres. Les couches analysées peuvent

être conductrices (silicium, métal) ou isolantes (oxyde de silicium SiO2 ou nitrure de silicium

Si3N4). L’analyse nécessite la réalisation d’une micro-section dans le plan du composant.

Cette méthode est destructive. Une révélation chimique, réalisée en complément, permet

d’approfondir l’analyse. L’échantillon est alors trempé quelques secondes dans une solution

d’acide fluorhydrique fortement diluée. L’oxyde est alors attaqué, ce qui permet de mieux

visualiser les empilements grâce à une différence de topologie de surface dans le plan de la

micro section.

Le MEB peut également être utilisé en vue de dessus pour vérification des différents niveaux

définis par des étapes de photolithographie (contrôle non destructif pendant la fabrication).

Une coupe MEB du transistor réalisé est présentée Figure II.10.


63

1er niveau de métal

Contact

STI

DTI

1er niveau de métal

Contact

STI

DTI

Emetteur

Base

Collecteur

Emetteur

Base

Collecteur

Figure II.12 : Observation SEM de la structure finale (a),

zoom sur zone active du transistor (b)

II.3.7. Analyse SIMS

L’analyse SIMS (Secondary Ion Mass Spectroscopy) permet la détermination des niveaux de

dopage et profondeurs atteints par les différentes espèces chimiques en présence, par le biais

de motifs de mesure spécifiques reflétant l’empilement vertical du transistor bipolaire. Cette

méthode d’analyse consiste à bombarder l’échantillon par un faisceau d’ions primaires (O2+

ou Cs-) dont le choix s’effectue en fonction du type d’impuretés à analyser. Les ions

secondaires réfléchis à la surface suite au bombardement sont collectés et analysés grâce à un

spectromètre de masse. L’abrasion due au faisceau forme un cratère ce qui permet de réaliser

une analyse en profondeur du profil des dopants. Cependant, la résolution du SIMS diminue

avec la profondeur.

Le spectromètre de masse analyse en fonction du temps les espèces recueillies et permet de

reconstituer le profil original en fonction de la profondeur.

(a)

(b)


64

Les profils de dopants typiques, obtenus en fin de procédé de fabrication, après recuit

d’activation sont présentés Figure II.13.

1E+14

1E+15

1E+16

1E+17

1E+18

1E+19

1E+20

1E+21

0 100 200 300 400 500 600

Profondeur (nm)

Conc

entra

tion

(cm

-3)

0

5

10

15

20

Taux

de

germ

aniu

m (%

)

C

P

As

Ge

B


1E+14

1E+15

1E+16

1E+17

1E+18

1E+19

1E+20

1E+21

0 100 200 300 400 500 600

Profondeur (nm)

Conc

entra

tion

(cm

-3)

0

5

10

15

20

Taux

de

germ

aniu

m (%

)

C

P

As

Ge

B


Figure II.13 : Analyse SIMS du profil vertical du transistor en fin de procédé.

Le niveau de dopant arsenic dans la partie polysilicium d’émetteur est de l’ordre de 2.1020

at.cm-3. Le seul SIC réalisé (phosphore, 2.1012 at.cm-2, 400 keV) correspond à un niveau de

dopage à la jonction base/collecteur légèrement supérieur à 1.1016 at.cm-3. A partir du

positionnement des deux jonctions émetteur/base et base/collecteur, nous pouvons déduire la

largeur de base neutre qui est ici de 75 nm.


65

II.4. Cellule PA

La cellule dédiée au circuit d’amplification de puissance est capable de supporter des courants

élevés (de l’ordre de l’Ampère) et correspond au matriçage d’une cellule élémentaire conçue

pour supporter des courants d’émetteur de 48 mA.

L’architecture spécifique de cette cellule élémentaire est présentée en détail avec une attention

particulière apportée aux résistances de ballast d’émetteur qui assurent la stabilité thermique

du dispositif.

II.4.1. Description

La coupe de transistor bipolaire standard représentée Figure II.14 présente un émetteur

totalement siliciuré dont le contact est placé juste au dessus de la région active d’émetteur.

Collector N+

Base P+

N+

Collecteur N+

Base P+

Polysilicium de base

Siliciure (CoSi2, TiSi2, NiSi2…)

N+


Contact d’émetteur

Collector N+

Base P+

N+

Collecteur N+

Base P+



N+



Figure II.14 : Coupe schématique de transistor bipolaire.

La nouvelle architecture de transistor bipolaire développée est présentée Figure II.15 et Figure

II.16. Cette architecture présente une résistance de ballast, correspondant à une zone de poly

émetteur non silicurée, placée entre le contact d’émetteur et la zone active d’émetteur.

L’émetteur n’est pas totalement siliciuré et les contacts d’émetteur sont décalés par rapport à

la zone active d’émetteur.


66



Collecteur N+

Base P+

N+ N+



Résistances de ballastSiliciure (CoSi2, TiSi2, NiSi2…)


Collecteur N+

Base P+

N+ N+



Résistances de ballast

Figure II.15 : Coupe de la nouvelle architecture du transistor de puissance selon l’axe de la Figure II.16.

Sur la Figure II.16, on note la présence de deux résistances séries latérales sur chaque doigt

d’émetteur dont le rôle est d’uniformiser les courants.

Contact

Résistance de ballast d’émetteur

Fenêtre d’émetteur

Résistance série

Poly émetteurContact



Résistance série

Poly émetteur

Coupe

Contact



Résistance série

Poly émetteurContact



Résistance série

Poly émetteur

Coupe

Figure II.16 : Paire de doigts d’émetteur correspondant à un transistor unitaire

La cellule élémentaire présentée Figure II.17, conçue pour supporter des courants d’émetteur

de 48 mA chacune, est composée de quatre paires de doigts d’émetteur mis en parallèle,

chaque paire de doigts correspondant à un transistor unitaire.


67

Transistor unitaire

Doigt d’émetteur

Transistor unitaire

Doigt d’émetteur

Figure II.17 : Cellule PA 48 mA élémentaire

Le dimensionnement d’une telle cellule, plus précisément l’estimation de la surface totale

d’émetteur associée à des courants de 48 mA, est fixée par la détermination de la densité de

courant au pic de fT de la technologie considérée. La mesure préliminaire sur dispositif

standard permet d’obtenir la valeur de 0.3 mA.µm-2. Des courants de 48 mA supposent donc

une surface active d’émetteur de 15 µm2.

Le schéma électrique associé à un doigt d’émetteur est présenté Figure II.18. On remarque les

résistances de ballast et les résistances entre émetteurs. Chaque doigt d’émetteur est

représenté par trois transistors.

Re Re Re

R R

Contact de collecteur


Contact de base

13.4 µm

Contacts d’émetteur

Zone d’émetteur siliciurée

Résistances ballast d’émetteur Re

1.6µm

Résistances entre émetteurs (R)

(a)

(b)

Re Re Re

R R



Contact de base

13.4 µm




1.6µm


Re Re Re

R R



Contact de base

13.4 µm




1.6µm


(a)

(b)

Figure II.18 : Doigt d’émetteur (a) et schéma électrique associé (b).

La cellule capable de supporter des courants de l’ordre de 400 mA représentée Figure II.19 est

obtenue par matriçage de 8 cellules élémentaires. Ses dimensions sont de 145*50 µm2.


68

Figure II.19 : Cellule PA 384 mA

Les règles de dessin, la recherche de performances optimales et d’un maximum d’intégration

conditionnent la géométrie de la cellule. La largeur de doigt d’émetteur est fixée par le

compromis entre performances RF et robustesse thermique [Spirito06].

II.4.2. Phénomènes thermiques et résistances de ballast

II.4.2.a. Phénomènes thermiques

Les 2 principaux phénomènes thermiques présents dans les transistors bipolaires sont appelés

emballement thermique et second claquage.

L’emballement thermique des transistors bipolaires est un point crucial dans les TBH de

puissance. Il est dû à la pente négative (-1.3mV/degré) de la courbe VBE(T) à IB constant. Ce

phénomène se traduit par une augmentation du courant collecteur et, par conséquent, de la

puissance dissipée pouvant aboutir à la dégradation voire la destruction du transistor.

Le phénomène de second claquage est lié à la non-uniformité des résistances thermiques des

doigts qui constituent l’émetteur du transistor.


69

Ic

Avalanche

V

Ic

Avalanche

Second claquage

VCE

Ic

Avalanche

V

Ic

Avalanche

Second claquage

VCE

Figure II.20 : Caractéristique de IC en fonction de VCE mettant en évidence le phénomène de second claquage.

Le scénario qui régit ce phénomène est le suivant : Le TBH comme tout transistor bipolaire

est commandé en courant (IB). A faible puissance, ce courant se répartit équitablement entre

chaque doigt du composant. Au fur et à mesure que la tension VCE augmente, un gradient

thermique de plus en plus marqué s’établit. Les doigts centraux s’échauffent plus que les

doigts aux extrémités du TBH et drainent ainsi plus de courant. Par réaction en chaine, seuls

les doigts centraux finissent par conduire [Xue07]. Pour éviter ce phénomène, il convient

d’homogénéiser le courant dans le transistor. Deux solutions peuvent être envisagées. La

première consiste à placer une résistance en série sur la base du transistor. La seconde

consiste, quant à elle, à mettre une résistance en série avec l’émetteur. Ces résistances sont

appelées résistances de ballast et ont pour but d’aider à la dissipation de la puissance

thermique en minimisant l’emballement thermique local [Jiang05].

II.4.2.b. Influence de la résistance de ballast.

L’utilisation de résistances de ballast dégrade la puissance de sortie, le gain en puissance et la

puissance ajoutée du transistor [Zhang06].

L’évolution de la fréquence de transition fT et de la fréquence maximale d’oscillation fMAX

pour un transistor idéal et pour deux transistors avec résistances de ballast soit sur la base (RB

ballast), soit sur l’émetteur (RE ballast), est représentée Figure II.21 [Blanchet07].


70

Figure II.21 : Influence de la résistance de ballast sur les caractéristiques fT et fMAX

La fréquence de transition fT est peu affectée par la résistance de ballast bien que, dans le cas

de la résistance ballast d’émetteur, une légère diminution soit observée. Cette diminution

correspond, au premier ordre, à la réduction de la transconductance du transistor.

La fréquence maximale d’oscillation fMAX, quant à elle, est fortement influencée par la

présence de la résistance de ballast. En effet, l’ajout d’une résistance de ballast sur la base se

traduit par une augmentation de RB et donc une diminution de fMAX. Pour palier le phénomène

de second claquage on préfèrera donc l’ajout de résistances de ballast en série sur chacun des

doigts d’émetteur du TBH de puissance.

Afin de limiter la dégradation des caractéristiques liée au ballastage des différents doigts

d’émetteur, Arnold [Arnold74] propose l’équation suivante fixant la valeur de résistance de

ballast minimale pour assurer la stabilité thermique du dispositif.

Hrr

HqIKTIIK

qHVRR be

c

Asc

CthE

11/ln1 0 (II.1)


71

II.5. Caractérisations électriques

II.5.1. Oscillations parasites

Tout d’abord la caractérisation DC de la cellule élémentaire de 48 mA s’est heurtée à

l’apparition d’oscillations liées aux éléments extrinsèques du transistor (inductances de

polarisation et pointes). Les caractéristiques de Gummel ainsi obtenues sont présentées Figure

II.22.

1.E-13

1.E-11

1.E-09

1.E-07

1.E-05

1.E-03

1.E-01

1.E+01

0 0.2 0.4 0.6 0.8 1 1.2 1.4

VBE (V)

I C, I

B (A

)

0

50

100

150

200

Gai

n

Oscillations

Figure II.22: Caractéristiques de Gummel avec oscillations sur cellule 48 mA

Le fait que la partie réelle de l’impédance d’entrée ou de sortie du dispositif puisse devenir

négative et que la partie réelle de l’impédance de source ou de charge soit plus faible que cette

impédance est à l’origine des oscillations.

Ce type de désagrément est évité, pour la mesure DC, par l’utilisation de pointes RF qui

ramènent une impédance de 50 Ω à l’entrée de la cellule. L’utilisation de telles pointes

suppose des plots de mesures adaptés présentés Figure II.23.

L’émetteur est directement connecté à la masse, seuls les plots de base et de collecteur sont

accessibles.


72

Base Collecteur

Emetteur/Substrat

Dispositif

Sense de base

Base Collecteur

Emetteur/Substrat

Dispositif

Sense de collecteur

Base Collecteur

Emetteur/Substrat

Dispositif

Sense de base

Base Collecteur

Emetteur/Substrat

Dispositif

Sense de collecteur

Figure II.23: Structure de test du transistor étudié

On peut également souligner sur le bloc présenté, la présence de plots d’accès « sense » dont

le rôle a été détaillé au chapitre I.7.4. Les caractéristiques de Gummel obtenues sur la cellule

48 mA avec de tels plots, sans oscillation, sont présentées Figure II.24.

1.E-13

1.E-11

1.E-09

1.E-07

1.E-05

1.E-03

1.E-01

1.E+01

0 0.2 0.4 0.6 0.8 1 1.2 1.4

VBE (V)

I C, I

B (A

)

0

50

100

150

200

Gai

n

Figure II.24 : Caractéristiques de Gummel sur cellule 48 mA


73

II.5.2. Caractérisation de cellules de taille variable

Les caractéristiques de Gummel obtenues pour différentes cellules de 48, 192 et 384 mA sont

présentées Figure II.25.

1.E-12

1.E-10

1.E-08

1.E-06

1.E-04

1.E-02

1.E+00

0 0.2 0.4 0.6 0.8 1VBE (V)

I C, I

B (A

)

Ib 384 mAIc 384 mAIb 192 mAIc 192 mAIc 48 mAIb 48 mA

Figure II.25 : Caractéristiques de Gummel obtenues pour des cellules de 48, 192 et 384 mA.

La mise en parallèle de plusieurs cellules élémentaires permet de délivrer des courants élevés.

Des cellules allant jusqu’à 400 mA ont été mesurées. La caractérisation de telles cellules

nécessite l’utilisation de systèmes d’acquisition spécifiques, capables de supporter des

courants élevés (de l’ordre de l’Ampère).

Pour cela un banc DC équipé de pointes RF dédié aux mesures de puissance a été mis en

œuvre.

Les caractéristiques dynamiques obtenues sont également présentées Figure II.26.

Quelle que soit la taille de cellule, la fréquence de transition est constante. On note une légère

diminution de la fréquence maximale d’oscillation avec l’augmentation de la taille de la

cellule.

VCB = 0 V


74

0

10

20

30

40

0 0.05 0.1 0.15 0.2 0.25 0.3 0.35IC (A)

f T, f M

AX (G

Hz)

fT 48mA

fMAX 48mA

fT 96mA

fMAX 96mA

fT 192mA

fMAX 192mA

Figure II.26 : Caractéristiques dynamiques de cellules 48, 96 et 192 mA à VBC = 0V

II.5.3. Composantes de fMAX.

Le but est de déterminer l’influence des différents paramètres intervenant dans l’expression de

fMAX, figure de mérite la plus importante pour l’amplification de puissance.

D’après l’équation I.34 rappelée ci-dessous, fMAX dépend de fT, de la résistance de base pincée

RB et de la capacité de jonction base/collecteur CBC.

jBCB

T

CRff

8max (I.34)

Les résultats présentés dans ce chapitre sont obtenus sur des cellules présentant des surfaces

d’émetteur de 0.4*12.8 µm² pour une tension VCE de 1.5 V.


75

II.5.3.a. Rôle de la capacité base/collecteur

La capacité de la jonction base/collecteur intervenant également dans l’expression de fT, le

comportement de fMAX en fonction de CBC n’est pas évident. La caractéristique fT en fonction

de CBC est présentée Figure II.27

0

10

20

30

40

50

60

70

4 6 8 10 12 14

CBC (fF)

f T (G

Hz)

Figure II.27 : Evolution de fT en fonction de la capacité de la jonction base/collecteur.

Pour le dispositif considéré, l’augmentation de CBC, par augmentation du dopage de

collecteur, s’accompagne d’une réduction de la résistance de collecteur RC. Par la diminution

de RC, l’augmentation de CBC se traduit par une augmentation de fT.

Au final, malgré la présence de CBC au dénominateur de l’expression de fMAX, la fréquence

maximale d’oscillation augmente avec la capacité de la jonction base/collecteur.

Le dopage de collecteur fixe les tenues en tension du dispositif. Toute augmentation de celui-

ci se traduit par de plus faibles tensions de claquage, non souhaitées pour les applications

d’amplification de puissance. Ainsi pour augmenter fMAX on préfèrera réduire CBC en gardant

le dopage NC constant.

L’expression générique de la capacité est donnée ci-dessous.

AE=0.4*12.8 µm² VCE=1.5 V


76

d

SC (II.2)

L’épaisseur d est fixée par le dopage du collecteur. Les contraintes de tenue en tension

associées aux applications visées imposent de faibles dopages de collecteur, synonymes

d’épaisseur d élevée et de fortes résistances de collecteur. ε étant une constante, seule la

surface de la jonction base collecteur pourra être modifiée en vue de l’augmentation de la

capacité de la jonction sans variation de la résistance de collecteur.

Comme nous le verrons Chapitre IV, pour une ouverture d’émetteur donnée, la diminution de

la surface de la jonction collecteur/base peut être obtenue par réalisation d’une structure auto-

alignée.

II.5.3.b. Rôle de la résistance de base pincée

La résistance de base pincée représente la résistance de la couche de la base intrinsèque

(située sous l’émetteur) pincée par les zones désertées et l’avancée de l’arsenic d’émetteur qui

diffuse au cours des différents recuits.

La résistance de base pincée intervenant au dénominateur de l’expression de la fréquence

maximale d’oscillation, le comportement de fMAX en fonction de RB est identique à celui de fT.

L’évolution de la valeur maximale de fT en fonction de la résistance de base pincée est

présentée Figure II.28.


77

26

27

28

29

30

31

32

33

1.40 1.45 1.50 1.55 1.60 1.65 1.70

Résistance de base pincée par carré (KΩ par carré)

f Tm

ax (G

Hz)

Figure II.28 : Evolution de fT en fonction de la valeur de résistance de base pincée.

La réduction de base pincée peut être obtenue soit par augmentation de l’épaisseur de base,

soit par augmentation du dopage. Dans le cas présent, la résistance de base pincée est réduite

par élargissement de la base via l’augmentation de l’épaisseur de CAP s’accompagnant d’une

diminution de la capacité de la jonction émetteur/base. La Figure II.29 correspond aux

caractéristiques de fréquence de transition obtenues pour différentes épaisseurs de CAP.

0

5

10

15

20

25

30

35

0.0E+00 5.0E-04 1.0E-03 1.5E-03 2.0E-03 2.5E-03 3.0E-03

Ic (A)

Ft (G

Hz)

CAP -25%CAP stdCAP +50%

VCE = 1.5 V

Figure II.29 : Caractéristiques de fT pour différentes épaisseurs de CAP.

AE=0.4*12.8 µm² VCE=1.5 V


78

En conclusion, la diminution de la capacité de la jonction base/collecteur sans variation de la

résistance de collecteur, la diminution de la résistance de base pincée et de la capacité de

jonction émetteur/base permettent l’optimisation de fMAX.

II.5.4. Extraction de la résistance de base pincée

La méthode suivie pour extraire la résistance de base pincée [Raya06] est décrite ci-dessous.

Pour cela 6 mêmes types de cellules de géométries variables sont nécessaires.

Les cellules utilisées (Figure II.30) présentent un émetteur en anneau de largeur W et 2 types

de contacts de base, l’un central (B1) et deux externes (B2).

B1B2 B2

Poly Base

Collecteur

Emetteur

LW

Contacts de base

B1B2 B2

Poly Base

Collecteur

Emetteur

LW

Contacts de base

Figure II.30 : Structure associée à la mesure de résistance de base pincée

Une différence de potentiel de 100 mV est appliquée entre les contacts de Base B1 et B2.

Pour deux longueurs de contact de base L et (L+ΔL) données on extrait les courants I(L) et

I(L+ΔL) qui circulent entre B1 et B2. Pour différents VBE, la résistance de base totale est

calculée.

)(1.0

LILLIRbtot

(II.3)


79

De cette façon on s’affranchit totalement des effets de bords susceptibles de fausser les

valeurs extraites. Ainsi, pour une longueur ΔL la résistance obtenue est une résistance 2D

« parfaite ».

Les caractéristiques Rbtot(∆L)∆L en fonction de W sont présentées Figure II.31.

0

200

400

600

800

1000

1200

1400

0 0.2 0.4 0.6 0.8 1 1.2 1.4

WE (µm)

Rbt

ot(∆

L).∆

L (Ω

.μm

)

VBE -1VVBE -0.55VVBE -0.1V

0

200

400

600

800

1000

1200

1400

0 0.2 0.4 0.6 0.8 1 1.2 1.4

WE (µm)

Rbt

ot(∆

L).∆

L (Ω

.μm

)

VBE -1VVBE -0.55VVBE -0.1V

Figure II.31 : Evolution de Rbtot(∆L).∆L en fonction de W.

Les pentes des droites obtenues correspondent alors à la moitié (2 résistances en parallèle) des

valeurs de résistance de base pincée par carré (pour différents VBE).

II.5.5. Résistance RTH et capacité thermique CTH

L’augmentation de la température interne du transistor due au phénomène d’auto-

échauffement influence la réponse électrique de celui-ci. Au-delà d’un certain seuil de

puissance, le transistor a du mal à évacuer toute la chaleur qu’il produit ce qui se traduit par

une augmentation de la température interne du composant. Ce phénomène est modélisé par un

sous-circuit constitué d’une source de courant, et d’une résistance en parallèle avec une

capacité (Figure II.32).


80

Figure II.32 : Sous-circuits électrique (a) et thermique (b).

La résistance thermique RTH et la capacité thermique CTH représentent la faculté du transistor

à dissiper cette puissance en fonction de sa géométrie, de son architecture et des propriétés

thermiques des matériaux qui le constitue.

La puissance dissipée par le dispositif DP est la consigne qui est appliquée à la source de

courant du sous-circuit thermique. Puis, l’augmentation de température T à l’intérieur du

composant est évaluée par le biais de la relation :

THTHD CjRPT /1// (II.4)

Les références [Rieh01], [Melczarsky06] présentent différentes méthodes d’extraction de

résistance thermique. La partie qui suit présente la méthode suivie pour l’extraction de la

résistance thermique de la cellule élémentaire de 48 mA [Beckrich05].

II.5.5.a. Extraction de RTH

Pour différentes valeurs de température ambiante, les caractéristiques de sortie du transistor IC

et VBE en fonction de VCE à IB constant sont mesurées (Figure II.33).

(a) (b)


81

0

2

4

6

8

10

0 0.5 1 1.5 2 2.5 3VCE (V)

I c (m

A)

27°C30°C40°C50°C

0.70

0.72

0.74

0.76

0.78

0.80

0.82

0.84

0 0.5 1 1.5 2 2.5 3VCE (V)

VB

E (V

)

27°C30°C40°C50°C

Figure II.33 : Caractéristiques de IC et VBE en fonction de VCE à IB constant pour différentes valeurs de

température de dispositif.

Puis, les variations de VBE et IC en fonction de la température du dispositif à différentes

valeurs constantes de VCE sont déduites de ces mesures.

T0 (K)

0.7

0.72

0.74

0.76

0.78

0.8

0.82

0.84

300 320 340 360 380T0 (K)

V BE

(V)

VCE 1VVCE 1.3VVCE 1.6VVCE 2V

5.5

6

6.5

7

7.5

8

8.5

300 320 340 360 380T0 (K)

I C(A

)


0.7

0.72

0.74

0.76

0.78

0.8

0.82

0.84

300 320 340 360 380


5.5

6

6.5

7

7.5

8

8.5

300 320 340 360 380

I C(m

A)


V BE

(V)

T0 (K)

T0 (K)

T0 (K)

0.7

0.72

0.74

0.76

0.78

0.8

0.82

0.84

300 320 340 360 380T0 (K)

V BE

(V)


0.7

0.72

0.74

0.76

0.78

0.8

0.82

0.84

300 320 340 360 380T0 (K)

V BE

(V)


5.5

6

6.5

7

7.5

8

8.5

300 320 340 360 380T0 (K)

I C(A

)


5.5

6

6.5

7

7.5

8

8.5

300 320 340 360 380T0 (K)

I C(A

)


0.7

0.72

0.74

0.76

0.78

0.8

0.82

0.84

300 320 340 360 380


5.5

6

6.5

7

7.5

8

8.5

300 320 340 360 380

I C(m

A)


V BE

(V)

T0 (K)

T0 (K)

Figure II.34 : Tracé de IC et VBE en fonction de la température du dispositif pour différentes valeurs de

VCE.

Ces courbes permettent de déterminer la correspondance entre la température du dispositif et

la puissance dissipée par le dispositif selon la méthodologie suivante :

1 Une valeur de VBE est choisie

2 A partir des courbes de VBE en fonction de T0, on détermine la valeur de IC

correspondante pour une valeur de VCE constante donnée.

Cellule 48 mA IB= 10 µA

Cellule 48 mA IB= 10 µA


82

3 Puis la puissance dissipée correspondant à ce point de fonctionnement est calculée

grâce à la formule : PD=ICVCE+IBVBE.

4 Les points 2 et 3 sont ensuite répétés pour toutes les valeurs de VCE auxquelles les

mesures ont été faites.

5 Finalement les points 2, 3 et 4 sont répétés pour d’autres valeurs de VBE.

La courbe représentant la température du dispositif en fonction de la puissance dissipée par le

dispositif à VBE constant est représentée Figure II.35.

300

305

310

315

320

0 0.005 0.01 0.015 0.02PD (W)

T 0 (K

)

VBE 0.795VVBE 0.800VVBE 0.805VVBE 0.810VVBE 0.815V

300

305

310

315

320

0 0.005 0.01 0.015 0.02PD (W)

T 0 (K

)

VBE 0.795VVBE 0.800VVBE 0.805VVBE 0.810VVBE 0.815V

Figure II.35 : Evolution de la température du dispositif en fonction de la puissance dissipée.

Cette caractéristique sert à déterminer la relation entre VBE et la température de jonction du

dispositif. Puisque DTH PRT , alors DTHj PRTT 0 . Ainsi une régression linéaire sur les

courbes représentant T0 en fonction de PD à VBE constant permet d’extraire la température de

jonction et la résistance thermique du dispositif mesuré (Figure II.36).

La valeur de résistance thermique obtenue est de 190 W.K-1. Comme précisé par Li [Li06],

cette valeur de résistance thermique a tendance à diminuer avec l’augmentation de la

puissance dissipée.

Finalement, une régression linéaire sur la courbe représentant VBE en fonction de Tj nous

permet d’extraire une loi reliant les caractéristiques électriques du transistor à sa température

de jonction.


83

0.79

0.8

0.81

0.82

300 305 310 315 320

Tj (K)

V BE

(V)

0.79

0.8

0.81

0.82

300 305 310 315 320

Tj (K)

V BE

(V)

Figure II.36 : Variation de VBE en fonction de la température de jonction.

Toujours pour une cellule élémentaire de 48 mA, l’influence des profondeurs de tranchées

d’isolation sur la valeur de résistance thermique du dispositif a été mesurée. Différentes

cellules présentant des tranchées variant de 0 à 7 µm de profondeur ont été mesurées.

Ainsi, pour une cellule élémentaire de 48 mA l’augmentation de la valeur de résistance

thermique en fonction de la profondeur des tranchées profondes d’isolation est mise en

évidence Figure II.37. Cependant, la taille importante de la cellule fait que le comportement

observé est peu marqué.

100

120

140

160

180

200

220

0 1 2 3 4 5 6 7 8

Profondeur DTI (µm)

RTH

(W.K

-1)

Figure II.37 : Evolution de la résistance thermique de la cellule 48 mA en fonction de la profondeur des

tranchées profondes d’isolation.

Du point de vue thermique on préfèrera donc limiter la profondeur des tranchées d’isolation.


84

II.5.6. Caractérisation load-pull

La technique du load-pull, apparue dans les années 1970, permet la caractérisation de

composants et de transistors en fonctionnement non-linéaire. Pour ce faire, les impédances de

source et/ou de charge varient pour plusieurs conditions de mesure (polarisation, niveau de

puissance d’entrée, type de signal d’excitation, etc…).

Ces impédances de source (source-pull) et/ou de charge (load-pull) peuvent varier à la

fréquence fondamentale f0, mais aussi aux fréquences harmoniques (2f0 et 3f0), pour réaliser

du load-pull multi-harmonique.

Lors de la caractérisation des transistors de puissance, ces impédances varient de façon à

optimiser une caractéristique de sortie du transistor (par exemple le rendement ou la puissance

de sortie).

Le schéma de principe du banc utilisé est présenté Figure II.38 :

Source RF

Alimentation DC

Analyseur de spectre

Tuner harmoniquede charge

Wattmètre

Amplificateur

Tuner fondamentalde charge

Tuner fondamentalde source

Station sous pointes

Coupleur

Source RF

Alimentation DC



Wattmètre

Amplificateur



T de polarisationStation sous pointes

Coupleur

Source RF

Alimentation DC



Wattmètre

Amplificateur



Station sous pointes

Coupleur

Source RF

Alimentation DC



Wattmètre

Amplificateur



T de polarisationStation sous pointes

CoupleurCoupleurCoupleur

Figure II.38 : Schéma de principe du banc load-pull passif de STMicroelectronics.

Dans la configuration présentée, les mesures sont réalisées sous pointes. Le tuner fondamental

de source permet de contrôler Γsource@f0. Le tuner fondamental de charge assure le contrôle de

Γcharge@f0 et le tuner harmonique de charge contrôle Γcharge@2f0 et Γcharge@3f0.

Les mesures de puissance disponible et de sortie à la fréquence f0 sont effectuées à l’aide d’un

wattmètre.

La puissance transmise au dispositif est la somme de la puissance injectée au transistor et de

la puissance réfléchie à f0 qui existe lorsque le transistor n’est pas parfaitement adapté

(majorité des cas de mesure). La source RF impose le type de signal d’excitation et

l’amplificateur est utilisé comme « driver » afin d’obtenir un niveau de puissance d’entrée


85

suffisant. Le spectre de sortie est observable grâce à l’analyseur de spectre ce qui peut se

révéler utile pour détecter des problèmes d’oscillations parasites. Enfin les « T » de

polarisation assurent la polarisation du dispositif sous test.

Les mesures load-pull réalisées sont référencées par rapport à l’impédance. En effet, le

principal paramètre indépendant de la mesure est, non pas la fréquence, la puissance ou la

polarisation, mais les impédances de source et/ou de charge (exprimées sous forme de

coefficients de réflexion) aux fréquences fondamentale et harmoniques, présentées au

dispositif. Ces impédances sont générées par les tuners, qui sont des composants passifs

permettant de synthétiser une impédance à une fréquence donnée.

Toute mesure comprend deux phases distinctes. La première consiste en l’étalonnage du

système de caractérisation et permet de définir les plans de référence, puis la mesure elle-

même est réalisée.

Le principe d’étalonnage consiste à étalonner les différents blocs du banc passif, c'est-à-dire à

déterminer leurs paramètres S. L’ensemble des matrices de paramètres S obtenues sont

cascadées, ce qui permet de ramener les plans de référence dans le plan des pointes et de

déduire les caractéristiques du dispositif sous test.

Les caractéristiques de puissance de sortie, gain, efficacité de collecteur et courants obtenus

sur cellule 48 mA pour des impédances optimales, sont présentées Figure II.39 à 41.

0

4

8

12

16

20

24

-25 -20 -15 -10 -5 0 5 10 15 20

Puissance disponible [dBm]

Pout

[dB

m]

0

5

10

15

20

25

30

Gai

n [d

B]

Figure II.39 : Puissance de sortie et gain du transistor en fonction de la puissance disponible.

Cellule 48 mA VCE=3.6 V IC=30 mA f0=900 MHz


86

0

10

20

30

40

50

60

70

-25 -20 -15 -10 -5 0 5 10 15 20


Effic

acité

de

colle

cteu

r [%

]

Figure II.40 : Rendement en fonction de la puissance disponible

20

30

40

50

60

70

80

90

100

-25 -20 -15 -10 -5 0 5 10 15 20


Ic [m

A]

0

640

1280

1920

2560

3200

3840

4480

5120

Ib [µ

A]

Figure II.41 : Courants de base et de collecteur en fonction de la puissance disponible

Les performances présentées sont obtenues pour VCE = 3.6 V, Ic = 30 mA à une fréquence de

900 MHz.

Dans le cas d’applications portables, les caractéristiques et ordres de grandeur associés des

amplificateurs de puissance sont les suivantes :

Cellule 48 mA VCE=3.6 V f0=900 MHz

Cellule 48 mA VCE=3.6 V IC=30 mA f0=900 MHz


87

Puissance de sortie 20 à 30 dBmRendement 30 à 60% Gain en puissance 20 à 30 dB

Table II-1 : Performances typiques d’amplificateurs de puissance pour applications portables

Un rendement de 68.6% associé à une puissance de sortie de 23 dBm illustre le bon

fonctionnement du dispositif dans des conditions de mesures grand signal, le positionnant

favorablement pour les applications d’amplification de puissance [Malladi07].

II.6. Description de l’outil de simulation

II.6.1. Géométrie et paramètres

Les simulations réalisées ont avant tout un aspect qualitatif plutôt que quantitatif. On ne

cherche pas à prédire les valeurs des caractéristiques électriques du transistor mais à

déterminer leur évolution selon divers paramètres et ainsi comprendre le fonctionnement

physique du transistor.

Les simulations ont été réalisées avec l’outil de simulation Sentaurus de la société Synopsys,

anciennement Integrated Systems Engineering. Afin d’alléger le temps de calcul, les

simulations sont réalisées en deux dimensions sur un demi transistor (Figure II.42.a).


DTI

STI

(a)(b)


DTI

STI


DTI

STI


DTI

STI

(a)(b)

Figure II.42 : Schéma de la structure utilisée pour les simulations (a), détail de maillage au niveau de la

jonction émetteur/base (b)


88

La simulation se fait par éléments finis : un maillage, plus ou moins fin selon la précision

souhaitée découpe la structure géométrique (Figure II.42.b). Pour chaque barycentre de maille

élémentaire du maillage, les équations régies par les modèles introduits dans la simulation

sont résolues.

Il est ainsi possible d’obtenir en chaque point géométrique de la structure de nombreuses

informations comme le champ électrique, la densité de porteurs, la concentration des dopants,

le niveau des bandes de conduction et de valence. Ainsi le fonctionnement du transistor en

deux dimensions peut être étudié.

II.6.2. Modèles physiques et limitations

Contrairement au modèle thermodynamique, le modèle hydrodynamique, utilisé pour les

simulations effectuées, prend en compte avec précision les phénomènes de porteurs chauds,

de vitesse de saturation et d’ionisation par impact. Il est donc particulièrement adapté pour

rendre compte des phénomènes de haute injection et pour l’extraction des tensions de

claquage. La méthode Monte-Carlo, plus précise que le modèle hydrodynamique requiert une

puissance de calcul trop importante pour envisager de simuler le transistor dans son ensemble.

Les principales limitations du modèle utilisé, rendant difficile l’obtention d’un comportement

électrique simulé identique à celui du dispositif réel, sont les suivantes :

La simulation ne prend pas en compte le carbone présent dans la base. Ses effets sur la

recombinaison à faible injection ne peuvent être prédits.

Pour simplifier le modèle, l’émetteur est simulé comme une surface de recombinaison.

Il diffère donc des émetteurs réels qui présentent à la fois des parties mono et

polycristallines.

Afin de pouvoir être facilement paramétrés, les profils de dopants d’émetteur, de base

et de collecteur sont approximés par des profils gaussiens. Ils différent donc

sensiblement des profils réels dont la distribution peut être légèrement asymétrique (du

fait de phénomènes de ségrégation notamment).


89

II.7. Conclusion

Nous avons décrit le transistor bipolaire à hétérojonctions que nous avons utilisé lors de nos

études. La structure dédiée à l’amplification de puissance a été présentée, avec une attention

toute particulière pour ses spécificités liées aux contraintes thermiques associées aux

applications d’amplification de puissance. Les techniques de caractérisation électro-

thermiques associées, les difficultés surmontées (oscillations parasites) et les méthodes

d’extractions de paramètres telle la résistance de base pincée ou la résistance thermique du

dispositif de puissance ont été présentées.

L’influence des différents paramètres technologiques intervenant au niveau de la fréquence

maximale d’oscillation est détaillée. Les mesures en puissance réalisées sont présentées.

Enfin, l’outil de simulation utilisé est abordé.

Dans le chapitre suivant, nous traiterons des améliorations technologiques apportées à cette

structure afin de mieux répondre aux contraintes liées aux applications d’amplification de

puissance.

90

III. Optimisations de l’architecture du TBH pour l’amplification de puissance......................92

III.1. Introduction .............................................................................................................92

III.2. Base.........................................................................................................................92

III.2.1. Profil de germanium optimisé............................................................................92

III.2.1.a. Taux de germanium à la jonction émetteur/base..........................................93

III.2.1.b. Stabilité en température du gain..................................................................95

III.2.1.c. Impédance d’entrée Zin en fonction de la température..................................98

III.2.2. Variation du pourcentage de germanium à la jonction émetteur/base. ..............100

III.2.2.a. Influence sur le temps de transit ................................................................101

III.2.2.b. Influence sur la stabilité du gain ...............................................................102

III.2.2.c. Influence sur l’impédance d’entrée ...........................................................103

III.2.3. Variation de bore dans la base .........................................................................103

III.2.3.a. Amélioration de gain ................................................................................103

III.2.3.b. Comportement en température..................................................................105

III.2.4. Epaisseur de CAP............................................................................................106

III.2.4.a. Influence sur les caractéristiques dynamiques ...........................................106

III.2.4.b. Augmentation du produit fT*BVCEO ...........................................................107

III.2.5. Incorporation de carbone dans le CAP.............................................................108

III.3. Collecteur ..............................................................................................................111

III.3.1. Compromis fT*BVCEO ......................................................................................111

III.3.2. Epaisseur / Dopage d’épitaxie collecteur .........................................................112

III.3.2.a. Variation d’épaisseur d’épitaxie collecteur................................................113

III.3.2.b. Caractéristiques d’implantation SIC..........................................................114

III.3.2.c. Résultats électriques .................................................................................114

III.3.2.d. Mise en œuvre d’une résine épaisse ..........................................................115

III.3.2.e. Double implantation sélective de collecteur ..............................................115

III.3.3. Implantation avant/après réalisation de la base ................................................116

III.3.4. Profil de germanium rétrograde.......................................................................118

III.3.4.a. Effet Kirk : Mécanismes en jeux ...............................................................118

III.3.4.b. Simulation ................................................................................................121

III.3.4.c. Réalisation................................................................................................124

III.3.4.d. Discussions...............................................................................................125

III.4. Règles de dessin, optimisation du layout ................................................................125

III.4.1. Ballast .............................................................................................................125

91

III.4.2. Variation de la largeur d’émetteur ...................................................................127

III.5. Conclusion.............................................................................................................129

III - Optimisations de l’architecture du TBH pour l’amplification de puissance

92

III. Optimisations de l’architecture du TBH pour l’amplification de puissance

III.1. Introduction

Ce chapitre expose les diverses optimisations réalisées sur l’architecture du TBH.

Ces optimisations touchent à la fois à la modification du procédé technologique relatif à la

structure épitaxiale et à la géométrie du transistor. Notre étude porte sur l’amélioration des

performances petit et grand signal via l’optimisation des paramètres intrinsèques de base et de

collecteur ainsi que des règles de dessin du transistor.

III.2. Base du transistor

Les travaux réalisés au niveau de la base en vue de l’amélioration des caractéristiques du

dispositif sont ici présentés.

Comme l’attestent les références [Salmon00], [Chang04] et [Ma06], de nombreux efforts

portent sur l’optimisation du profil de germanium de base.

Un profil de germanium optimisé permettant une meilleure maîtrise du pourcentage de

germanium à la jonction émetteur/base est proposé. Un gain stable en température est obtenu.

Son influence sur le comportement en température de l’impédance d’entrée du dispositif est

mise en évidence. Le comportement en température du gain du dispositif en fonction du taux

de germanium présent à la jonction émetteur/base est étudié.

Pour différents dopages de base, les modifications induites au niveau du gain sont étudiées.

Enfin, l’évolution du produit fT*BVCEO, en fonction des caractéristiques de CAP (épaisseur,

présence de carbone ou pas) est considéré.

III.2.1. Profil de germanium optimisé

Le but est de calculer le pourcentage de germanium à la jonction émetteur/base pour lequel un

gain en courant stable en température est obtenu. Un profil de germanium de base optimisé est

réalisé. Enfin les résultats de gain et d’impédance d’entrée mesurés sont présentés.


93

III.2.1.a. Taux de germanium à la jonction émetteur/base

Le pourcentage de germanium à la jonction émetteur/base peut être extrait de profils SIMS,

mais avec une précision toute relative. Grâce à l’évaluation de la réduction de bande interdite

dans la base extraite du dispositif standard, le pourcentage de germanium à la jonction

émetteur/base est déterminé avec précision [Jouan06].

Dans le cas d’un transistor à hétérojonction, l’expression du gain en courant est rappelée ci-

dessous :

kTEE

NN

WW

DD

II gG

AB

DE

B

E

p

n

B

C exp (III.1)

où ΔEG est la réduction de bande interdite du silicium due à la présence de germanium dans la

base,

ΔEg = (ΔEge-ΔEgb)

ΔEge : réduction de la bande interdite “ Band Gap Narrowing “ dans l’émetteur.

ΔEgb : réduction de la bande interdite “ Band Gap Narrowing “ dans la base.

Pour un dopage arsenic d’émetteur de 2.1020 at.cm-3, la réduction de bande interdite ΔEge est

de 58 meV. (Cf équation I.10).

Un dopage de bore de la base de 1.1019 at.cm-3 se traduit par une réduction de bande interdite

ΔEgb de 34 meV.

Pour une base uniformément dopée, l’expression de la densité de courant collecteur dans un

TBH est telle que :

TkEE

C

gbG

eTJTJ

)()( 0 (III.2)


94

TkTEqV

BPnph

GBE

eTRTTkTmmh

qTJ

)(42

3**

3

0 )()()(24)( (III.3)

La variation de résistance de base pincée RB est déterminée par mesure.

De la caractéristique

0

lnJJC en fonction de

T1 , la réduction globale de bande interdite de la

base ΔEGT est extraite [Le Tron97].

1

10

100

1000

0 1 2 3 41000/T (1/K)

J C/J

0

1

10

100

1000

0 1 2 3 41000/T (1/K)

J C/J

0

Figure III.1 : Caractéristique Jc/Jo en fonction de 1000/T.

La pente de la caractéristique présentée Figure III.1 donne une valeur de réduction de bande

interdite totale ΔEGT de 94 meV.

La contribution ΔEG du germanium dans la réduction de bande interdite est donnée par la

différence entre la réduction globale de bande interdite et la réduction de bande interdite de la

base liée à son dopage.

gbGTG EEE (III.4)

Pour ΔEG, la valeur de 60 meV est obtenue. D’après l’équation I.3 ceci correspond à un

pourcentage de germanium à la jonction émetteur/base de 8%.


95

La différence )( gG EE est positive, par conséquent l’augmentation de température se

traduit par une diminution en exponentielle du gain.

Les caractéristiques de gain associées au profil de germanium standard, pour différentes

températures, sont présentées Figure III.2.

0

50

100

150

200

250

300

1.E-09 1.E-08 1.E-07 1.E-06 1.E-05 1.E-04 1.E-03 1.E-02 1.E-01

IC (A)

Gai

n

T=0°CT=25°CT=50°CT=75°CT=100°CT=125°C

AE =0.4*12.8 µm²T ▲, β ▼

Figure III.2 : Caractéristiques de gain obtenues dans le cas d’un profil de germanium de base standard

pour différentes températures.

L’augmentation de température s’accompagne d’une chute de la valeur maximale de gain. Ce

comportement est spécifique aux transistors bipolaires à hétérojonctions (TBH) avec un profil

abrupt de Ge à la jonction émetteur/base. A l’opposé, les transistors bipolaires à

homojonctions (BJT) voient leur gain augmenter avec la température. Par la suite, on tendra à

réaliser un dispositif se positionnant à la frontière entre un TBH et un BJT, présentant donc un

gain stable en température.

III.2.1.b. Stabilité en température du gain

Le but détaillé ici est d’obtenir des caractéristiques de gain en fonction de IC stables en

température. L’intérêt d’une telle approche est de pouvoir maîtriser la stabilité associée de

l’impédance d’entrée du dispositif en fonction de la température [Mans08-2]. La variation


96

d’impédance d’entrée du dispositif avec la température suppose, pour la conception du circuit

associé, des contraintes au niveau du circuit d’adaptation, qui dans ce cas seront relaxées. Les

circuits d’adaptation étant dessinés pour une impédance de dispositif donnée, toute variation

de celle-ci se traduit par une désadaptation. Ainsi le dispositif n’est plus en conditions de

fonctionnement optimales.

Lorsque la réduction de bande interdite due à la présence de germanium dans la base est égale

à celle liée aux dopants, le terme exponentiel qui intervient dans l’équation du gain (Cf

équation III.1) est minimisé. La température n’apparait plus explicitement dans l’expression

du gain.

AB

DE

B

E

p

n

NN

WW

DD

(III.5)

Le pourcentage de germanium à la jonction émetteur/base pour lequel cette condition est

remplie est ici calculé. Le dopage de la base ainsi que celui de l’émetteur fixent la réduction

de bande interdite à égaler. La condition à remplir est :

meVExE gGeG )3458(74.0

La valeur obtenue est de 3%. La Figure III.3 correspond aux profils de germanium de base

standard et optimisé. Le profil optimisé présente donc un plateau de 15 nm à 3% de

germanium à la jonction émetteur/base [Mans07-2].


97

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

(a) (b)

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

eB

ore

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

(a) (b)

CA

P

CAP

Epaisseur (nm) Epaisseur (nm)

(a) (b)

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

(a) (b)

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

eB

ore

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

(a) (b)

CA

P

CAP


30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

(a) (b)

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

eB

ore

30

20

10

15 15 15

Tene

uren

Ger

man

ium

(%)

Profondeur (nm)

Bor

e

(a) (b)

CA

P

CAP


(a) (b)

Figure III.3 : Profils de germanium de base standard (a) et optimisé (b).

Le principal avantage de ce type de profil, de par la présence d’un plateau de germanium, est

une meilleure maîtrise du pourcentage de germanium à la jonction émetteur/base. La jonction

émetteur/base, directement liée à la profondeur de diffusion d’arsenic depuis l’émetteur vers

la base, se positionne sur ce plateau de 15 nm. L’ajustement de l’épaisseur de la couche de

CAP, permettant de moduler la position du profil d’arsenic, est facilité.

De plus ce type de profil permet de conserver l’effet bénéfique du graduel de germanium sur

le temps de transit des porteurs.

Comme le met en évidence la Figure III.4, des caractéristiques obtenues présentent une

remarquable stabilité en fonction de la température.

0

20

40

60

80

100

1.E-09 1.E-08 1.E-07 1.E-06 1.E-05 1.E-04 1.E-03 1.E-02 1.E-01

IC (A)

Gai

n

T=-25°CT=0°CT=25°CT=50°CT=75°CT=100°CT=125°C

AE =0.4*12.8 µm²

Figure III.4 : Caractéristiques de gain obtenues dans le cas d’un profil de germanium de base optimisé

pour différentes températures.

Ge Ge


98

Pour la gamme de températures considérées (0, 125 °C), la valeur maximale de gain ne varie

que de 3%, contrairement au cas standard pour lequel la valeur maximale de gain en fonction

de la température varie de 45%.

III.2.1.c. Impédance d’entrée Zin en fonction de la température

La comparaison entre paramètres petit signal et grand signal est un des moyens permettant de

faire le lien entre technologie de fabrication et conception de circuit. Du point de vue

technologique, les paramètres petit signal sont surtout considérés alors qu’au niveau

conception de circuits de puissance RF, ce sont les paramètres grand signal.

L’expression de l’impédance d’entrée est telle que :

EB

Tin R

IVZ )1( (III.6)

Pour une polarisation VCE de 3.6 V et un courant Ic de 30 mA, l’impédance d’entrée du

dispositif est mesurée. La fréquence fondamentale d’opération est fixée à 900 MHz.

Un signal d’entrée est généré par un générateur radiofréquence puis filtré par un filtre passe

bande. Les puissances injectée et réfléchie à l’entrée du dispositif sont mesurées en temps réel

par l’intermédiaire de coupleurs.

La puissance de sortie est également mesurée en temps réel. Un analyseur de spectre mesure

les niveaux de puissance des fréquences harmoniques (schéma de principe du banc utilisé

présenté Figure II.38).

L’évolution de la partie imaginaire de l’impédance d’entrée en fonction de la puissance de

sortie pour différentes températures dans le cas d’un profil de germanium standard est

présentée Figure III.5.


99

Profil de Ge standard

-60

-50

-40

-30

-20

-10-20 -10 0 10 20

Puissance de sortie Pout (dBm)

Part

ie im

agin

aire

de

l'inp

éden

ce d

'ent

rée

(Ω)

-25°C25°C75°C150°C

Variation de 18%

Figure III.5 Evolution de la partie imaginaire de l’impédance d’entrée en fonction de la puissance de

sortie pour différentes températures dans le cas du profil de germanium de base standard.

Les mêmes caractéristiques pour un profil de germanium de base optimisé sont présentées

Figure III.6.

Profil de Ge optimisé

-60

-50

-40

-30

-20

-10-20 -10 0 10 20

Puissance de sortie Pout (dBm)

Part

ie im

agin

aire

de

l'inp

éden

ce d

'ent

rée

(Ω)

-25°C25°C75°C150°C

Variation de 12%

Figure III.6 : Evolution de la partie imaginaire de l’impédance d’entrée en fonction de la puissance de

sortie pour différentes températures dans le cas du profil de germanium de base optimisé.

Dans le cas d’un profil de germanium de base optimisé, comme présenté, un gain stable en

température est obtenu. Pour de faibles puissances, la variation de la partie imaginaire de

l’impédance d’entrée en fonction de la température est atténuée. La dépendance persistante

observée est liée à la variation du courant de base avec la température.


100

Compte tenu du fait que les variations d’impédance d’entrée du dispositif avec la température

ne peuvent pas être compensées par les circuits d’adaptation, un minimum de dispersion est

recherché. Les désadaptations associées aux variations de température font que le dispositif

n’est plus en conditions optimales de fonctionnement. Dès lors, les performances sont

dégradées. Le travail présenté permet donc d’atténuer les désadaptations liées aux variations

d’impédance d’entrée en fonction de la température.

III.2.2. Variation du pourcentage de germanium à la jonction

émetteur/base.

Comme vu dans le chapitre précédant, une grande stabilité de gain en fonction de la

température est obtenue. Par rapport au cas standard, la valeur maximale de gain est diminuée.

En vue d’augmenter cette valeur maximale, le pourcentage du plateau de germanium présent à

la jonction émetteur/base est augmenté.

La gamme balayée s’étant de 3 à 6% de germanium.

Tene

uren

Ger

man

ium

(%)

20

10

15 15 15

Epaisseur (nm)

Bore

Ge

63

Tene

uren

Ger

man

ium

(%)

20

10

15 15 15

Epaisseur (nm)

Bore

Ge

63


101

Figure III.7 : Variation du pourcentage de germanium à la jonction émetteur/base.

III.2.2.a. Influence sur le temps de transit

Une forte différence du taux de germanium entre l’entrée et la sortie de la base améliore le

champ accélérateur induit et favorise le transport des électrons dans la base [Khanduri07].

Les caractéristiques Tf2

1 en fonction de CI1 présentées Figure III.8 permettent d’extraire le

temps de transit total des porteurs en fonction du pourcentage de germanium à la jonction

émetteur/base.

0

10

20

30

40

0 5000 10000 15000 200001/IC (A-1)

1/(2

πfT

) (ps

)

Pourcentage de Ge à la jonction E/B de 3%

Pourcentage de Ge à la jonction E/B de 6%

Temps de transit total

AE=0.6*6.4µm²VBC=0V

Figure III.8 : Représentation de τEC en fonction de l’inverse du courant collecteur pour des transistors de

taille d’émetteur de 0.6*6.4 µm² présentant des pourcentages de germanium à la jonction émetteur/base

de 3 et 6% à VBC = 0 V.

Les profils présentant des pourcentages de germanium de 3 et 6% à la jonction émetteur/base

présentent des temps de transit quasi identiques. Ainsi, comme le met en évidence la Figure

III.9, les caractéristiques de fT obtenues sont similaires.


102

0

5

10

15

20

25

30

1.E-05 1.E-04 1.E-03 1.E-02

IC (A)

fT (G

Hz)

3%

6%

AE=0.6*6.4µm²VCE = 1.5 V

0

5

10

15

20

25

30

1.E-05 1.E-04 1.E-03 1.E-02

IC (A)

fT (G

Hz)

3%

6%

AE=0.6*6.4µm²VCE = 1.5 V

Figure III.9 : Caractéristiques de fT en fonction de IC pour des transistors de 0.6*6.4 µm² présentant des

pourcentages de germanium à la jonction émetteur/base de 3 et 6%.

III.2.2.b. Influence sur la stabilité du gain

L’augmentation du pourcentage de germanium à la jonction émetteur/base induit une

augmentation de la valeur maximale de gain. Cependant, cette augmentation de valeur

maximale s’accompagne d’une augmentation de variation de gain avec la température.

Ainsi, on préférera un faible pourcentage de germanium à la jonction émetteur/base synonyme

de gain stable en température.

80

90

100

110

120

130

140

150

160

170

[Ge] 3% [Ge] 4% [Ge] 5% [Ge] 6%

Pourcentage de germanium à la jonction émetteur/base

Gai

n

AE=0.4*12.8 µm²7 points de mesure

Figure III.10 : Variation de gain pour une gamme de température allant de -25 à 125 °C en fonction du

pourcentage de germanium à la jonction émetteur/base.


103

III.2.2.c. Influence sur l’impédance d’entrée

La variation en fonction de la température de la partie imaginaire de l’impédance d’entrée du

dispositif à -10 dB ( inZ10 ) en fonction du pourcentage de germanium à la jonction

émetteur/base est présentée Figure III.11.

10%

12%

14%

16%

18%

20%

2 3 4 5 6 7 8 9

Pourcentage de Ge à la jonction E/B

Var

iatio

n en

fonc

tion

de la

te

mpé

ratu

re d

e la

par

tie

imag

iaire

de

l'im

péda

nce

d'en

trée

à -1

0dB Standard

Figure III.11 : Variation en fonction de la température de ( inZ10 ) en fonction du pourcentage de

germanium à la jonction émetteur/base.

Pour le cas standard, la variation en température de ( inZ10 ) est de 18%. Pour la meilleure

optimisation, cette variation est réduite à 12%. Ainsi, l’atténuation de la variation

d’impédance d’entrée en fonction du comportement du gain en courant du dispositif est

clairement démontrée.

III.2.3. Variation de bore dans la base

III.2.3.a. Amélioration de gain

Comme vu précédemment, l’adaptation du profil de germanium au niveau de la base a permis

d’obtenir une stabilité de gain en température.

Cette amélioration a principalement portée sur la réalisation d’un plateau de germanium au

niveau de la jonction émetteur/base plutôt qu’un profil graduel. La réalisation de ce plateau

permet ainsi une meilleure maîtrise du pourcentage de germanium à la jonction émetteur/base.


104

L’annulation du terme exponentiel présent dans l’équation de gain rappelée Equation III.16,

permet de fixer le pourcentage de germanium que doit présenter la jonction émetteur/base

pour rendre le gain du dispositif stable en température.

kTEE

NN

WW

DD

II gG

AB

DE

B

E

pE

nB

B

C exp (III.16)

Cependant cette opération, en comparaison au dispositif standard qui présente un pourcentage

de germanium plus élevé que celui nécessaire à l’obtention d’un gain stable en température, se

traduit par une diminution de la valeur de gain à température ambiante.

Le but est donc d’améliorer la valeur de ce gain tout en conservant une stabilité en

température.

L’augmentation du pourcentage de germanium à la jonction émetteur/base a pour effet

d’augmenter la valeur de gain à température ambiante, mais s’accompagne d’une

augmentation de dispersion de celui-ci avec la température. Au contraire, la diminution de la

concentration de bore au niveau de la base, typiquement -15% par rapport à la référence,

permet d’augmenter le gain sans pour autant dégrader la stabilité en fonction de la

température (Figure III.12).

80

100

120

140

160

180

200

[Ge] 3% [Ge] 4% [Ge] 4% [B] -15% [Ge] 5% [Ge] 5% [B] -15% [Ge] 6% [Ge] 6% [B] -15%

Pourcentage de germanium à la jonction émetteur/baseSpécifications en bore

Gai

n

AE=0.4*12.8 µm²

7 points de mesure

Figure III.12 : Variation de gain en température pour différentes conditions de pourcentage de

germanium à la jonction émetteur/base et dopage de bore.


105

Malgré l’augmentation de résistance de base pincée associée, les performances dynamiques

pour un même pourcentage de germanium à la jonction émetteur/base ne sont pas affectées.

Pourcentage de germanium à la jonction émetteur/base Ge 3% Ge 4% Ge 4% Ge 5% Ge 5% B Ge 6% Ge 6%

Spécifications en bore Std Std -15% Std -15% Std -15%Résistance de base pincée (KΩ/□) 1.99 1.93 2.3 1.87 2.22 1.83 2.15

fT max (VCE=1.5V) (GHz) 27.18 27.17 27.8 27.08 27.74 26.9 27.53fMAX max (VCE=1.5V) (GHz) 82.74 64.98 72.06 80.83 76.99 71.82 69.04

Table III-1 : Valeurs de résistance de base pincée et fTmax pour différentes conditions de pourcentage de germanium à la jonction émetteur/base et dopage de bore.

III.2.3.b. Comportement en température

Les caractéristiques de gain obtenues pour des profils de germanium de base présentant des

plateaux de 4% à la jonction émetteur/base avec des dopages de base standard dans un cas et

réduit de 15% dans l’autre à différentes températures sont représentées Figure III.13.

0

50

100

150

1.E-09 1.E-07 1.E-05 1.E-03 1.E-01

IC (A)

Gai

n

T= -25 °C

T= 0 °C

T= 25 °C

T= 50 °C

T= 75 °C

T= 100 °C

T= 125 °C

T ▲

(a)Variation de 10%

0

50

100

150

1.E-09 1.E-07 1.E-05 1.E-03 1.E-01

IC (A)

Gai

n

T= -25 °C

T= 0 °C

T= 25 °C

T= 50 °C

T= 75 °C

T= 100 °C

T= 125 °C

T ▲

(a)Variation de 10%

0

50

100

150

1.E-09 1.E-07 1.E-05 1.E-03 1.E-01

IC (A)

Gai

n

T= -25 °C

T= 0 °C

T= 25 °C

T= 50 °C

T= 75 °C

T= 100 °C

T= 125 °C

(b)T ▲Variation de 10%

0

50

100

150

1.E-09 1.E-07 1.E-05 1.E-03 1.E-01

IC (A)

Gai

n

T= -25 °C

T= 0 °C

T= 25 °C

T= 50 °C

T= 75 °C

T= 100 °C

T= 125 °C

(b)T ▲Variation de 10%

Figure III.13 : Caractéristiques de gain pour un profil de germanium de base de 4% à différentes

températures pour un dopage de base standard (a), pour un dopage de base réduit de 15% (b).

Dans les deux cas, la variation de gain avec la température est faible. La réduction du dopage

de base permet une augmentation de la moyenne des valeurs maximales de gain en fonction

de la température. D’une valeur moyenne de gain de 108 pour un dopage de base standard, un

gain moyen de 120 est obtenu pour un dopage de base réduit de 15%.


106

III.2.4. Epaisseur de CAP

Dans le cas d’une base Si/SiGe épitaxiée, l’ajustement de la couche de CAP permet de

moduler la position du profil d’arsenic et détermine la position de la jonction émetteur/base

du dispositif (Figure III.14) Teneu

ren

Germ

aniu

m (

%)

20

10

Profondeur


Ge

CAP

Teneu

ren

Germ

aniu

m (

%)

20

10

Profondeur


Ge

CAP

. Figure III.14 : Coupe verticale permettant de visualiser la zone de CAP

Le réglage de l’épaisseur de CAP dépend de plusieurs paramètres :

- du type d’impureté utilisé pour doper le polysilicium d’émetteur. L’arsenic qui avance

peu ne nécessite pas les mêmes réglages que le phosphore qui diffuse beaucoup plus

vite.

- du recuit final d’activation. Plus celui-ci est élevé, plus les dopants (aussi bien dans

l’émetteur que dans la base) diffusent.

Du point de vue des performances électriques statiques, l’augmentation de l’épaisseur de CAP

se traduit par une diminution du gain, essentiellement due à l’augmentation du courant de

base.

III.2.4.a. Influence sur les caractéristiques dynamiques

Les valeurs de capacité de jonction base/émetteur et de résistance de base pincée, pour 3

épaisseurs de CAP, sont présentées Figure III.15. Ces résultats sont obtenus pour des profils


107

de germanium de base avec plateau de 3% sur 15 nm d’épaisseur à la jonction émetteur/base.

Le dopage en bore de la base est de 1.1019 at.cm-3.

1.40

1.45

1.50

1.55

1.60

1.65

1.70

15 20 25 30 35

Epaisseur de CAP (nm)

Rés

ista

nce

de b

ase

pinc

ée (K

Ω p

ar c

arré

)

0

5

10

15

20

25

Cap

acité

de

jonc

tion

base

/ém

ette

ur(fF

)

Figure III.15 : Evolution des résistances de base pincée et capacité de jonction base/émetteur en fonction

de l’épaisseur de CAP.

Avec l’augmentation de l’épaisseur de CAP, la diminution conjointe de la résistance de base

pincée et de la capacité de jonction base/émetteur se traduit par une augmentation de la

fréquence de transition fT. Pour un CAP de 16 nm d’épaisseur, 27 GHz de fréquence de

transition est obtenue. Avec un CAP de 33 nm cette valeur s’élève à 31 GHz.

III.2.4.b. Augmentation du produit fT*BVCEO

Les variations de CAP modifiant essentiellement les caractéristiques de la base, les

caractéristiques du collecteur et donc les tenues en tension du dispositif ne varient pas de

manière sensible. Seule une légère augmentation de la tension de claquage BVCEO avec

l’augmentation de l’épaisseur de CAP peut être relevée. Ceci est lié au fait que le gain

diminue avec l’augmentation de CAP (augmentation du courant IB). Ainsi, l’effet transistor

est atténué, d’où des valeurs plus élevées de BVCEO.


108

L’augmentation de CAP se traduisant par une amélioration des performances dynamiques du

dispositif, on observe donc une augmentation du produit fT*BVCEO. Le tableau ci-dessous

résume les résultats obtenus pour les différentes épaisseurs de CAP réalisées.

Epaisseur de CAP (nm) 16 22 33Gain 224 208 176BVCEO (V) 6.56 6.59 6.90fTmax à VCE=1.5V (GHz) 27.20 30.32 31.34fTmax*BVCEO (GHz*V) 178.44 199.90 216.18

Table III-2 : Valeurs obtenues pour différentes épaisseurs de CAP

Figure III.16 représente l’évolution du produit fT*BVCEO avec l’épaisseur de CAP.

170

180

190

200

210

220

15 20 25 30 35

Epaisseur de CAP (nm)

Pro

duit

f T*B

VC

EO (G

Hz*

V)

AE=0.4*12.8µm²

Figure III.16 : Evolution du produit fT*BVCEO en fonction de l’épaisseur de CAP.

L’augmentation d’épaisseur de CAP, pour le dispositif considéré, s’avère être un moyen

efficace d’augmenter le produit fT*BVCEO. Pour une épaisseur de CAP maximale, une valeur

de 217 GHz.V est atteinte.

III.2.5. Incorporation de carbone dans le CAP

L’idée de contrôler la stabililité du courant de base IB par insertion de carbone dans la base a

été développée par Saitoh [Saitoh04]. L’augmentation de la composante de recombinaison en

base neutre de IB est obtenue par augmentation de carbone dans la base. En effet, lorsqu’il est

inséré en site substitutionnel, le carbone bloque la diffusion du bore, ce qui permet l’obtention

de bases fines fortement dopées. A des concentrations plus fortes, le carbone est incorporé en


109

site interstitiel et crée alors des centres de recombinaison qui permettent d’augmenter le

courant de base.

Lors de la croissance du CAP, le débit de méthylsilane CH3SiH3, gaz précurseur du carbone,

est constant. Le profil de base ainsi obtenu P2 est présenté Figure III.17 tout comme le profil

standard P1.

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

CA

P si

liciu

m

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

CAP

silic

ium

Carbone(a) (b)

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

Bore

CA

P si

liciu

m

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

Bore

CAP

silic

ium

Carbone(a) (b)


20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

CA

P si

liciu

m

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

CAP

silic

ium

Carbone(a) (b)

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

Bore

CA

P si

liciu

m

20

10

15 15 15

Profondeur (nm)

1022

Silic

ium

pié

dest

al

Bore

Bore

CAP

silic

ium

Carbone(a) (b)


Figure III.17 : Profils de carbone P1 (a) et P2 (b).

La teneur en carbone de la base, par défaut de 1.1020 at.cm-3, s’étend ainsi à tout le CAP.

CAP Si (P1) CAP Si + Carbone (P2)

β à 0.75V 256 208IC à 0.75V (µA) 63 72IB à 0.75V (nA) 247 344BVCEO (V) 6.14 6.59fTmax à VCE=1.5V (GHz) 30.69 30.32fTmax*BVCEO (GHz*V) 189 200

Table III-3 : Résultats électriques obtenus pour les 2 types de profil de carbone réalisés.

Le tableau III-3 montre une diminution de gain avec l’incorporation de carbone dans le CAP.

La diminution de gain est essentiellement due à l’augmentation de IB ce qui se traduit par

l’augmentation de la tension de claquage BVCEO. En effet, pour de fortes concentrations, le


110

carbone est incorporé en site interstitiel et crée des centres recombinants qui permettent

d’augmenter le courant de base.

III.2.6. Synthèse

Ce travail réalisé au niveau de la base a permis de dégager plusieurs axes permettant au

dispositif de mieux répondre aux contraintes liées à l’amplification de puissance. Par une

meilleure maîtrise du pourcentage de germanium à la jonction émetteur/base, le nouveau

profil de germanium de base dessiné permet une atténuation de la variation d’impédance

d’entrée du dispositif en fonction de la température. Dans ces conditions, l’augmentation de

l’épaisseur de CAP a permet une amélioration du produit fT*BVCEO.


111

III.3. Collecteur

Le collecteur, essentiel dans un contexte d’amplification de puissance, conditionne la tenue en

tension du dispositif et ses performances dynamiques [Rieh03].

Grâce à l’optimisation des caractéristiques d’épitaxie de collecteur, l’amélioration des tenues

en tension du dispositif sont présentées.

Les caractéristiques d’implantation SIC conditionnent la tension de claquage BVCEO et, par la

détermination du seuil de l’effet Kirk, la montée en fréquence du dispositif. Les optimisations

de l’un de ces deux paramètres allant à l’encontre de l’autre, une attention particulière doit

être apportée au SIC. Celui-ci apparaît ainsi comme paramètre d’ajustement [Preissler06].

Comme traité dans les références [Joseph99], [Pan04] et [Niu04] l’introduction d’un profil

rétrograde de germanium dans le collecteur influe positivement sur les performances petit et

grand signal du dispositif. Ainsi, un dispositif avec un tel profil de germanium au niveau du

collecteur a été étudié par simulation physique bidimensionnelle puis réalisé.

III.3.1. Compromis fT*BVCEO

Un dopage collecteur élevé favorise une fréquence fT élevée en diminuant le temps de transit

des porteurs et en retardant l’effet Kirk, mais la tension d’avalanche se trouve réduite. La

figure de mérite fT*BVCEO, mesurée en GHz.V permet d’évaluer ce compromis [Liu05].

Lorsque le dopage de collecteur augmente, la fréquence fT augmente également alors que

BVCEO diminue. Ainsi le produit fT*BVCEO est quasiment constant. La Figure III.18 montre

l’évolution de fT en fonction de BVCEO pour les composants étudiés. L’augmentation

d’énergie et la diminution de dose du SIC se traduisent par un déplacement, à produit

fT*BVCEO quasi-constant, vers les fortes tensions de claquage et fréquences de transition plus

faibles. Ainsi, avec ce type d’optimisation de collecteur, il est difficile d’améliorer dans le

même temps les fréquences de transition et la tenue en tension du dispositif.


112

10

15

20

25

30

35

40

45

50

55

60

3.0 3.5 4.0 4.5 5.0 5.5 6.0 6.5 7.0 7.5 8.0 8.5 9.0 9.5 10.0 10.5 11.0

BVCEO (V)

F Tm

ax (G

Hz)

iso 200iso 180iso 160

Figure III.18 : Evolution de la fréquence de transition fT en fonction de la tenue en tension BVCEO pour

différentes caractéristiques d’implantation SIC.

III.3.2. Epaisseur / Dopage d’épitaxie collecteur

Un travail spécifique sur les caractéristiques d’implantation SIC ainsi que sur les

caractéristiques d’épitaxie collecteur permet d’augmenter les tenues en tension [Matsuno03]

requises pour les applications d’amplification de puissance.

Les améliorations apportées permettant au dispositif d’atteindre des tenues en tension plus

élevées, compatibles avec les contraintes fixées par les conditions d’amplification de

puissance, sont abordées. Les caractéristiques électriques statiques mesurées sont obtenues sur

des dispositifs présentant des surfaces d’émetteur de 1.6*12.8 µm².


113

SIC

Couche enterrée

Epitaxie de collecteur (1 µm 1.1016 at.cm-3)

SIC

Couche enterrée

Epitaxie de collecteur (1 µm 1.1016 at.cm-3)

Figure III.19 : Coupe de transistor

III.3.2.a. Variation d’épaisseur d’épitaxie collecteur

Par défaut, l’épitaxie de collecteur est de 1 µm avec un dopage de 1.1016 at.cm-3. La Figure

III.20 présente l’évolution de BVCBO et fTmax en fonction de l’épaisseur de l’épitaxie de

collecteur.

14

16

18

20

22

24

26

0.7 0.9 1.1 1.3 1.5

Epaisseur d'épitaxie collecteur (µm)

BV

CBO

(V)

0

5

10

15

20

25

30

fTm

ax (G

Hz)

BVCBOfTmax

Figure III.20 : Evolution de BVCBO et fTmax en fonction de l’épaisseur de l’épitaxie de collecteur.

L’augmentation de l’épaisseur de la couche de collecteur épitaxiée se traduit par une

augmentation de la tension de claquage BVCBO.

En parallèle, l’augmentation de l’épaisseur de l’épitaxie de collecteur s’accompagne d’une

augmentation du temps de transit des porteurs dans le collecteur qui se traduit par la

dégradation de fTmax.

Lors de l’épitaxie, diverses variations des caractéristiques du dopage de collecteur ont été

réalisées. L’implantation SIC (2.1012 at.cm-2, 400 keV) fait intervenir des dopants phosphore.

La forte diffusivité associée à ce type de dopant ainsi que la remontée de la couche enterrée,


114

viennent masquer de telles variations. Ainsi celles-ci n’ont pas d’influence sur les

caractéristiques du dispositif.

III.3.2.b. Caractéristiques d’implantation SIC

Afin d’évaluer l’impact du dopage collecteur à la jonction base/collecteur, différentes

implantations SIC ont été réalisées. Les variations ont porté sur les doses et énergies

d’implantation. Cette implantation SIC est réalisée au travers de la base du transistor. Le

phosphore, lors de son implantation, de par sa petite taille crée moins de défauts dans la base

que l’arsenic. Ainsi celui-ci est préféré.

L’implantation standard est réalisée à 400 keV avec une dose de 2.1012 at.cm-2. En fonction de

l’épaisseur de l’épitaxie de collecteur, les énergies d’implantation SIC sont adaptées, de façon

à maintenir le positionnement de la zone de collecteur localement surdopée par rapport à la

couche enterrée.

III.3.2.c. Résultats électriques

Les résultats électriques obtenus pour différentes épaisseurs d’épitaxie de collecteur et

d’implantations SIC sont présentés ci-dessous.

Epaisseur d'épitaxie collecteur (µm) 1 1.2 1.2 1.2 1.4 1.4 1.4Implantation SIC Phosphore (cm-2 / keV) 2e12 / 400 2e12 / 520 4e12 / 520 4e12 / 580 2e12 / 650 4e12 / 650 4e12 / 750BVCEO(V) 6.32 7.42 6.09 6.40 8.12 6.87 7.34BVCBO (V) 18.99 20.92 20.34 20.47 21.71 21.14 21.28fTmax ( @VCE=1.5V) (GHz) 31.63 26.22 31.98 30.99 24.15 28.03 26.47fmax max ( @VCE=1.5V) (GHz) 87.16 69.49 82.96 83.30 54.49 76.11 70.81

Table III-4 : Résultats électriques obtenus pour différentes épaisseurs d’épitaxie collecteur et

implantations SIC.

Par l’augmentation de l’épaisseur de l’épitaxie de collecteur et l’adaptation des

caractéristiques d’implantation SIC, les tensions de claquage BVCEO et BVCBO sont

améliorées. Respectivement, des valeurs maximales de 8.1 V et 21.7 V sont atteintes. Ces

tensions de claquage élevées sont obtenues à produit fT*BVCEO constant [Mans07-1].

Cependant les fortes implantations, mises en œuvre afin de satisfaire les conditions de tenue

en tension pour l’amplification de puissance, viennent à dégrader les dispositifs voisins.


115

III.3.2.d. Mise en œuvre d’une résine épaisse

Par défaut, la résine déposée, dans laquelle sont ouvertes les zones à implanter, est de 7650Å

d’épaisseur (Figure III.21).

7650 Ǻ7650 Ǻ 13800 Ǻ13800 Ǻ

(a) (b)

STI

Epitaxie de base

Ouverture d’émetteur

DTIPolysilicium de base

7650 Ǻ7650 Ǻ 13800 Ǻ13800 Ǻ

(a) (b)

STI

Epitaxie de base

Ouverture d’émetteur

DTIPolysilicium de base

Figure III.21 : Ouverture d’émetteur avec résine standard (a), et résine épaisse (b).

Cette épaisseur de résine n’est pas suffisante pour stopper des implantations présentant de

fortes énergies. Les dispositifs voisins, pour lesquels ces implantations ne sont pas voulues,

doivent être protégés sous peine de dégradation de leurs performances. Comme le mettent en

évidence les résultats présentés Figure III.22 l’utilisation d’une résine plus épaisse (13800 Å)

évite toute dégradation de paramètres telles les tensions de seuil des transistors PMOS et

NMOS voisins.

Transistor PMOS

-0.6

-0.58

-0.56

-0.54

-0.52

-0.5

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650

Caractéristiques d'implantation SIC

Tens

ion

de s

euil

VT

(V)

Résine standardRésine épaisse

(a) Transistor NMOS

0.5

0.55

0.6

0.65

0.7

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT (

V)


(b)Transistor PMOS

-0.6

-0.58

-0.56

-0.54

-0.52

-0.5

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT

(V)


(a) Transistor NMOS

0.5

0.55

0.6

0.65

0.7

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT (

V)


(b)Transistor NMOS

0.5

0.55

0.6

0.65

0.7

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT (

V)


(b)Transistor PMOS

-0.6

-0.58

-0.56

-0.54

-0.52

-0.5

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT

(V)


(a) Transistor NMOS

0.5

0.55

0.6

0.65

0.7

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT (

V)


(b)Transistor PMOS

-0.6

-0.58

-0.56

-0.54

-0.52

-0.5

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT

(V)


(a) Transistor NMOS

0.5

0.55

0.6

0.65

0.7

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT (

V)


(b)Transistor NMOS

0.5

0.55

0.6

0.65

0.7

2e12 / 400 2e12 / 520 4e12 / 520 2e12 / 650 4e12 / 650


Tens

ion

de s

euil

VT (

V)


(b)

Figure III.22 : Tensions de seuil des transistors P et NMOS recouverts de résine lors de l’implantation SIC

du TBH.

III.3.2.e. Double implantation sélective de collecteur

En vue d’améliorer le produit fT*BVCEO du transistor, des dispositifs faisant intervenir deux

implantations SIC ont été simulées et réalisées. Les résultats obtenus sont présentés Table III-


116

5. Ce type d’optimisation a permis l’obtention de résultats similaires à ceux obtenus dans le

cas d’une simple implantation sélective de collecteur.

SIC1 phosphore (at.cm-2 / keV) 4.1012 / 350 4.1012 / 450 2.1012 / 450SIC2 phosphore (at.cm-2 / keV) 2.1012 / 400 2.1012 / 400 2.1012 / 400

BVCEO (V) 5.446 6.072 6.893fTmax(VCE=1.5V) (GHz) 34.3 31.06 25.72fTmax * BVCEO (GHz*V) 186.80 188.60 177.29

Table III-5 : Résultats électriques obtenus pour des dispositifs faisant intervenir 2 implantations sélectives de collecteur.

De plus, la mise en œuvre d’une double implantation faisant intervenir un niveau de masque

supplémentaire, on préférera une simple implantation sélective du collecteur.

III.3.3. Implantation avant/après réalisation de la base

La Figure III.23 présente les profils verticaux simulés, obtenus dans le cas d’une implantation

SIC (Phosphore, Dose: 2.1012 at.cm-2, Energie: 600 keV), réalisée avant et après le dépôt de la

base.

L’épaisseur d’épitaxie de collecteur est de 1.2µm. L’élargissement de la base, dans le cas

d’une implantation « SIC traversante » est ainsi mis en évidence.

1.E+12

1.E+13

1.E+14

1.E+15

1.E+16

1.E+17

1.E+18

1.E+19

1.E+20

1.E+21

0 0.2 0.4 0.6 0.8 1 1.2 1.4

Epaisseur (µm)

Dop

age

(at.c

m-3

)

Implant SIC au travers de la base

Implant SIC réalisée avant la base

Elargissement de la base

1.E+12

1.E+13

1.E+14

1.E+15

1.E+16

1.E+17

1.E+18

1.E+19

1.E+20

1.E+21

0 0.2 0.4 0.6 0.8 1 1.2 1.4

Epaisseur (µm)

Dop

age

(at.c

m-3

)

Implant SIC au travers de la base

Implant SIC réalisée avant la base

Elargissement de la base

Figure III.23 : Profils verticaux pour des implantations SIC similaires avant et après réalisation de la

base.


117

L’élargissement de la base est généré par les défauts induits par l’implantation.

Le Tableau III.6 met en évidence l’amélioration du produit fTmax*BVCEO obtenue avec la

réalisation de l’implantation de collecteur avant l’épitaxie de base : amélioration de l’ordre de

27%.

BVCEO (V) fTmax (GHz) fTmax*BVCEO (GHz*V)Implantation SIC avant réalisation de la base 6.45 24.15 155.90Implantation SIC après réalisation de la base 4.74 24.01 113.90

Table III-6: Résultats de simulations électriques pour des implantations SIC avant et après réalisation de la base.

La tension de claquage BVCEO, pour une implantation SIC avant réalisation de la base, est

supérieure à celle obtenue dans le cas d’une implantation après réalisation de la base

identique. Dans le cas d’une implantation traversante, du fait de l’épaisseur de la base, les

dopants se positionnent plus haut dans le collecteur. Ainsi le dispositif présente une tension de

claquage moins élevée.

D’après les résultats de simulation obtenus, une solution à l’utilisation de fortes énergies

d’implantation collecteur, liées aux contraintes de forte tenue en tension, associées à

l’amplification de puissance, est d’implanter le collecteur avant réalisation de la base.

Des dispositifs avec épitaxie de collecteur de 1µm et implantation SIC (Phosphore, Dose:

2.1012 at.cm-2, Energie: 400 keV) avant et après dépôt de la base ont été réalisés. Les résultats

obtenus présentés Tableau III-7 valident les meilleures performances atteintes lorsque

l’implantation sélective de collecteur est réalisée avant dépôt de la base. En contre partie, de

tels dispositifs, faisant intervenir une implantation sélective de collecteur avant la base,

supposent l’utilisation d’un masque supplémentaire. En effet, dans le cas ou l’implantation

SIC est réalisée après dépôt de la base, le masque correspondant à la réalisation de la fenêtre

d’émetteur est utilisé (cf paragraphe II.3.2). Autrement, un masque spécifique à l’implantation

intervient.

.

BVCEO (V) fTmax (GHz) fTmax*BVCEO (GHz*V)Implantation SIC avant réalisation de la base 6.67 27.90 186.09Implantation SIC après réalisation de la base 5.88 28.70 168.76 Table III-7 : Résultats obtenus pour des implantations SIC avant et après réalisation de la base.


118

III.3.4. Profil de germanium rétrograde

Le travail réalisé en vue de l’optimisation des caractéristiques de fT à forte injection est

présenté ci-dessous. Pour cela le profil de germanium de base est étendu au collecteur.

III.3.4.a. Effet Kirk : Mécanismes en jeux

Comme détaillé chapitre I.7.2, pour des densités de courant élevées, l’effet Kirk se traduit par

un élargissement de la région de base neutre côté collecteur, au delà de l’hétérojonction

Si/SiGe [Helias06]. L’effet de barrière de bande de valence due à l’hétérojonction entre alors

en jeu limitant les performances dynamiques du dispositif [Hueting05].

Pour de faibles densités de courant, la répartition des charges ainsi que la distribution de

champ à la jonction base/collecteur sont telles que présentées Figure III.24. La concentration

d’électrons injectés dans la zone de charge d’espace présente à la jonction base/collecteur

reste faible devant le dopage de la couche de collecteur épitaxiée. Ainsi la largeur de cette

zone déplétée n’est pas modifiée. Les charges fixes positives présentes côté collecteur sont

compensées par les charges fixes négatives de la base. A la jonction métallurgique

base/collecteur, le champ électrique est maximal.

n<<Ndc

+

-

Collecteur

Den

sité

de c

harg

esC

ham

p

NdcCouche enterrée

Jonction base/collecteur

distance

distance

n<<Ndc

+

-

Collecteur

Den

sité

de c

harg

esC

ham

p

NdcCouche enterrée


distance

distance

Figure III.24 : Densités de charge et distribution de champ électrique pour de faibles densités de courant.


119

Lorsque que les densités de courant collecteur augmentent, la concentration d’électrons

mobiles dans la zone de charge d’espace de la jonction base/collecteur augmente. La

concentration d’électrons injectés devient suffisante pour compenser les charges fixes

positives. Les charges devant être exactement compensées de part et d’autre de la jonction, la

zone de déplétion s’élargit du côté du collecteur. Ceci est illustré par la Figure III.25 pour

laquelle la concentration d’électrons mobiles injectés correspond à la moitié du dopage du

collecteur. En conséquence, l’épaisseur de la zone déplétée côté collecteur est multipliée par 2

pour que les charges fixes positives côté collecteur équilibrent les charges fixes négatives côté

base.

-

Cha

mp

Ndc

n=0.5Ndc

+

Couche enterrée


distance

distance

Den

sité

de c

harg

es

-

Cha

mp

Ndc

n=0.5Ndc

+

Couche enterrée


distance

distance

Den

sité

de c

harg

es

Figure III.25 : Densités de charge et distribution de champ électrique pour une concentration d’électrons

mobiles injectés correspondant à la moitié du dopage du collecteur.

Pour des densités de courant collecteur toujours plus élevées, la zone de déplétion s’étend de

plus en plus profondément dans le collecteur jusqu’à atteindre la couche enterrée (Figure

III.26). La couche de collecteur épitaxiée est alors complètement déplétée, le champ

électrique présent est constant. Les charges négatives fixes de la base sont compensées par les

charges fixes positives de la couche enterrée du collecteur.


120

+Couche enterrée

-

Cha

mp

Ndc

n=Ndc


distance

distance

Den

sité

de c

harg

es

+Couche enterrée

-

Cha

mp

Ndc

n=Ndc


distance

distance

Den

sité

de c

harg

es


mobiles injectés correspondant au dopage du collecteur.

Lorsque les densités de courant collecteur augmentent au-delà de cette valeur, la

concentration d’électrons mobiles devient supérieure aux charges fixes positives. Comme

présenté Figure III.27, le gradient de champ électrique dans la couche de collecteur épitaxiée

est inversé. D’après la distribution de champ électrique, la base neutre est élargie et s’étend

dans la région de collecteur épitaxiée.

+Couche enterrée

Cha

mp

Ndc+n

n>Ndc

-


distance

distance

Den

sité

de c

harg

es

+Couche enterrée

Cha

mp

Ndc+n

n>Ndc

-


distance

distance

Den

sité

de c

harg

es


mobiles injectés supérieure au dopage du collecteur.


121

Tant que la discontinuité de bande de valence, due à l’hétérojonction SiGe/Si, est masquée par

le champ électrique de la jonction base/collecteur, cette discontinuité a des effets négligeables

sur les caractéristiques électriques du composant [Khanduri04].

A forte injection, le déplacement de la zone de charge d’espace base/collecteur révèle une

barrière de potentiel associé à la bande de valence. Cette barrière crée une charge de trous à

l’hétéro interface et dégrade les performances de fréquence de transition du dispositif

[Ashburn88].

L’optimisation du profil de germanium de base, permet d’atténuer les méfaits de

l’hétérojonction [Cui06]. Ainsi des profils de germanium de base rétrogrades ont été simulés

puis réalisés [Mans08-1].

III.3.4.b. Simulation

Des simulations électriques pour trois profils de germanium (standard et rétrogrades) ont été

réalisées. Les profils simulés sont présentés Figure III.28.

Tene

uren

Ger

man

ium

(%)

20

10

15 15 15

Profondeur (nm)

60

Bor

e

60

Standard

Rétrograde 60

Rétrograde 120

Tene

uren

Ger

man

ium

(%)

20

10

15 15 15

Profondeur (nm)

60

Bor

e

60

Standard

Rétrograde 60

Rétrograde 120

20

10

15 15 15

Profondeur (nm)

6060

Bor

e

6060

Standard

Rétrograde 60

Rétrograde 120

Standard

Rétrograde 60

Rétrograde 120

Epaisseur (nm)

Tene

uren

Ger

man

ium

(%)

20

10

15 15 15

Profondeur (nm)

60

Bor

e

60

Standard

Rétrograde 60

Rétrograde 120

Tene

uren

Ger

man

ium

(%)

20

10

15 15 15

Profondeur (nm)

60

Bor

e

60

Standard

Rétrograde 60

Rétrograde 120

20

10

15 15 15

Profondeur (nm)

6060

Bor

e

6060

Standard

Rétrograde 60

Rétrograde 120

Standard

Rétrograde 60

Rétrograde 120

Epaisseur (nm)

Figure III.28 : Profils rétrogrades de germanium simulés.


122

Le cas standard présente un profil de germanium abrupt côté collecteur. Les 2 profils

rétrogrades présentent une décroissance progressive du pourcentage de germanium et

s’étendent sur 60 et 120 nm dans le collecteur.

Les caractéristiques fT en fonction de JC obtenues par simulation sont présentées Figure III.29.

fT (JC) simulé

0

5

10

15

20

25

30

35

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6JC (mA.µm-2)

f T (G

Hz)

Profil de Ge standardProfil de Ge rétrograde de 60nmProfil de Ge rétrograde de 120nm

AE=0.4*6.4 µm²

VCE=1.5V

Std (-13GHz) Optimisé (-8GHz)

0.5 mA.µm-2

Figure III.29 : Caractéristiques fT en fonction de JC pour 3 profils de germanium simulés.

Pour le profil de germanium rétrograde de 120 nm, lorsque la densité de courant JC varie de

0.5 à 1 µA.mm-2, la fréquence de transition fT chute seulement de 8 GHz, à comparer à 13

GHz dans le cas standard. La gamme de courant pour laquelle la fréquence de transition est

maximale est ainsi améliorée.

Si l’on considère la bande de valence, à fortes densités de courant, pour les 3 cas simulés, on

constate une modulation de la barrière de potentiel associée due à l’hétérojonction (Figure

III.30).

Dans le cas de profils de germanium rétrogrades, la discontinuité des bandes d’énergie est

atténuée.


123

-1

-0.5

0

0.5

1

1.5

0 0.05 0.1 0.15 0.2 0.25Profondeur (µm)

Ener

gie

de b

ande

(ev)


Bande de conduction

Bande de valence

E B C

Atténuation de la discontinuité de bande

Jc = 1mA.µm-2

Figure III.30 : Diagramme de bandes pour 3 profils de germanium simulés.

Ainsi la densité de trous présents dans la base, avec des profils de germanium rétrogrades est

réduite (Figure III.31).

1.0E+15

5.0E+17

1.0E+18

1.5E+18

2.0E+18

2.5E+18

3.0E+18

3.5E+18

4.0E+18

4.5E+18

0.05 0.06 0.07

Profondeur (µm)

Dens

ité d

e tro

us (c

m-3

)

4.0E+17

4.2E+17

4.4E+17

4.6E+17

4.8E+17

5.0E+17

Dens

ité d

e tro

us in

tégr

ée (c

m-2

)


B C

Réduction de la densité de trous intégrée

Jc = 1mA.µm-2

Figure III.31 : Densités de trous pour 3 profils de germanium simulés.


124

III.3.4.c. Réalisation

Des structures avec profils de germanium rétrogrades, similaires à ceux précédemment

simulés, ont été fabriquées. Le profil SIMS obtenu pour un profil de germanium rétrograde de

120 nm, après épitaxie, est présenté Figure III.32.

1E+16

1E+17

1E+18

1E+19

1E+20

1E+21

0 50 100 150 200 250 300 350 400

Profondeur (nm)

Con

cent

ratio

n (c

m-3

)

0

5

10

15

20

25

30

Taux

de

germ

aniu

m (%

)

B

Ge

C

1E+16

1E+17

1E+18

1E+19

1E+20

1E+21

0 50 100 150 200 250 300 350 400

Profondeur (nm)

Con

cent

ratio

n (c

m-3

)

0

5

10

15

20

25

30

Taux

de

germ

aniu

m (%

)

B

Ge

C

Figure III.32 : Observations SIMS du profil de germanium rétrograde de 120 nm réalisé.

La Figure III.33 représente les caractéristiques fT(JC) mesurées.

Dans le cas d’un profil de germanium rétrograde de 60 nm, une valeur maximale de fT de 32

GHz est obtenue. Plus le profil rétrograde de germanium s’étend profondément dans le

collecteur, plus la gamme de densité de courant pour laquelle la caractéristique de fT présente

un plateau est large.


125

fT (JC) mesuré

0

5

10

15

20

25

30

35

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6

JC (mA.µm-2)

f T (G

Hz)


AE=0.4*6.4 µm²VCE=1.5V

Elargissement du plateau de fT.

fT (JC) mesuré

0

5

10

15

20

25

30

35

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6

JC (mA.µm-2)

f T (G

Hz)


AE=0.4*6.4 µm²VCE=1.5V


fT (JC) mesuré

0

5

10

15

20

25

30

35

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6

JC (mA.µm-2)

f T (G

Hz)


AE=0.4*6.4 µm²VCE=1.5V


fT (JC) mesuré

0

5

10

15

20

25

30

35

0.0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6

JC (mA.µm-2)

f T (G

Hz)


AE=0.4*6.4 µm²VCE=1.5V


Figure III.33 : Caractéristiques fT en fonction de JC pour 3 profils de germanium réalisés.

Cependant, les essais réalisés ont montré de moins bons résultats pour des épaisseurs de

rétrograde supérieures à 120 nm. Dans ce cas l’épaisseur maximale critique d’épitaxie, avec

relaxation de la couche d’alliage SiGe, serait atteinte.

III.3.4.d. Discussions

L’utilisation de profil de germanium de base rétrograde a mis en évidence l’amélioration des

caractéristiques dynamiques du transistor. Les méfaits de discontinuité de bande de valence,

dus à l’hétérojonction SiGe/Si sont atténués. Les performances de fréquence de transition du

dispositif sont améliorées.

III.4. Règles de dessin, optimisation du layout

Un bras de levier supplémentaire pour l’optimisation du transistor est le dessin des masques.

L’influence des variations de largeurs de résistances de ballast et de largeurs d’émetteur sont

explicitées.

III.4.1. Ballast

Comme détaillé dans le paragraphe II.4.2.b, le ballastage d’émetteur permet d’homogénéiser

la répartition de courant entre chaque doigt d’émetteur. Le ballastage d’émetteur est préféré


126

au ballastage de base. Le choix de la largeur de zone de poly émetteur non siliciurée

détermine la valeur de résistance de ballast. Un fort ballastage assure la stabilité thermique du

dispositif. Comme mis en évidence Figure III.34, pour la gamme de largeur de résistance de

ballast considérée (de 0.3 à 1.2 µm de large), les performances de fréquence de transition

obtenues sur la cellule 48 mA ont tendance à diminuer avec l’augmentation du ballastage

d’émetteur.

0

5

10

15

20

25

30

0.5 0.6 0.7 0.8 0.9 1 1.1 1.2VBE (V)

f T (G

Hz)

ballast 0.3 µm de largeurballast 0.9 µm de largeurballast 1.2 µm de largeur

Cellule PA 48 mA

0

5

10

15

20

25

30

0.5 0.6 0.7 0.8 0.9 1 1.1 1.2VBE (V)

f T (G

Hz)

ballast 0.3 µm de largeurballast 0.9 µm de largeurballast 1.2 µm de largeur

Cellule PA 48 mA

Figure III.34 : Caractéristiques de fT en fonction de VBE pour différentes largeurs de résistances de

ballast.

Les mesures load-pull réalisées sur ces différents dispositifs mettent en évidence la

diminution du gain en puissance avec l’augmentation de la valeur de résistance de ballast

(Figure III.35).


127

24

24.5

25

25.5

26

26.5

27

27.5

28

-25 -20 -15 -10 -5 0


Gai

n [d

B]

ballast 0.3

ballast standard 0.6

ballast 0.9ballast 1.2

Cellule PA 48 mARballast ▲, Gain ▼

24

24.5

25

25.5

26

26.5

27

27.5

28

-25 -20 -15 -10 -5 0


Gai

n [d

B]

ballast 0.3

ballast standard 0.6

ballast 0.9ballast 1.2

Cellule PA 48 mARballast ▲, Gain ▼

Figure III.35 : Gain en fonction de la puissance disponible.

III.4.2. Variation de la largeur d’émetteur

Ce paragraphe explicite l’influence de variations de largeur d’émetteur, mises en évidence par

simulation sur les caractéristiques du dispositif [Schröter96].

A surface totale d’émetteur constante, la diminution de la largeur des doigts d’émetteur se

traduit inévitablement par une augmentation du nombre de doigts. Principalement liée à

l’augmentation du nombre de contacts, la surface totale de la structure augmente. Ainsi, les

interconnexions s’allongent et des résistances parasites supplémentaires viennent s’ajouter

[Lin07].

Les caractéristiques de gain obtenues sur des structures 48 mA pour des largeurs d’émetteur

W variant de 0.6 à 1.6 µm par pas de 0.2 µm, à surface totale d’émetteur constante, sont

présentées Figure III.36.


128

0

50

100

150

200

250

0.4 0.6 0.8 1 1.2VBE (V)

Gai

nW ▲, β▼VC = 0V

0

50

100

150

200

250

0.4 0.6 0.8 1 1.2VBE (V)

Gai

nW ▲, β▼VC = 0V

Figure III.36 : Caractéristiques de gain en courant en fonction de VBE pour différentes largeurs de doigt

d’émetteur.

La diminution de gain avec l’augmentation de la largeur de doigt d’émetteur est mise en

évidence. Par contre, comme représenté Figure III.37, l’augmentation de la largeur de doigt

d’émetteur se traduit par une amélioration des performances dynamiques du dispositif. Les

tenues en tension du dispositif ne dépendant pas de la largeur d’émetteur, le produit fT*BVCEO

augmente avec la largeur d’émetteur.

0

5

10

15

20

25

30

0.75 0.8 0.85 0.9 0.95 1

VBE (V)

f T (G

Hz)

W ▲,fT▲VC = 0V

0

5

10

15

20

25

30

0.75 0.8 0.85 0.9 0.95 1

VBE (V)

f T (G

Hz)

W ▲,fT▲VC = 0V

Figure III.37 : Fréquence de transition fT en fonction de la tension VBE.

Cellule PA 48 mA

Cellule PA 48 mA


129

L’augmentation de fT observée est liée à une diminution des éléments parasites. La largeur de

doigt d’émetteur conditionne la taille de la structure. Pour une surface totale d’émetteur

constante, des structures avec de faibles largeurs d’émetteur sont de taille plus importante.

Ainsi, les éléments parasites sont plus marqués. Dans le cas d’un HBT de type N, la limitation

de largeur d’émetteur est de l’ordre de 2 µm [Fournier 93]. Dans notre cas, le choix d’une

largeur d’émetteur de 1.6 µm correspond à une optimisation des caractéristiques électriques

dynamiques.

III.5. Conclusion

Par le biais des optimisations du procédé technologique présentées (amélioration des profils

de base et de collecteur), les caractéristiques statiques et dynamiques obtenues répondent

mieux aux attentes pour l’amplification de puissance. Un dispositif présentant une impédance

d’entrée stable en température est obtenue, la gamme de densité de courant pour laquelle la

caractéristique de fT présente un plateau est étendue. Enfin les pistes pour l’amélioration du

produit fT*BVCEO du dispositif sont explorées. Le comportement du dispositif en fonction des

caractéristiques géométriques de ballastage et de largeur d’émetteur est explicité.

Les travaux présentés dans ce chapitre sont réalisés dans une technologie de support non

dédiée à l’amplification de puissance.

Le chapitre suivant présente les premiers résultats d’architectures intégrées dans un

environnement spécifiquement orienté vers la puissance. L’une de ces architecture est

intégrée dans une technologie « bas coût », l’autre présente une structure double polysilicium

auto-alignée.

130

IV. Architectures de TBH pour l’amplification de puissance...............................................131

IV.1. Structure simple polysilicium quasi auto-alignée....................................................131

IV.1.1. Technologie pour la puissance.........................................................................131

IV.1.2. Présentation de la structure développée ...........................................................132

IV.1.3. Analyse physique de la structure finale ...........................................................133

IV.1.4. Résultats électriques........................................................................................134

IV.1.4.a. Caractéristiques statiques..........................................................................134

IV.1.4.b. Caractéristiques dynamiques ....................................................................135

IV.1.5. Transistor unitaire pour la puissance. ..............................................................135

IV.1.6. Synthèse..........................................................................................................137

IV.2. Structure double polysilicium auto-alignée ............................................................138

IV.2.1. Etapes de fabrication.......................................................................................138

IV.2.2. Epitaxie sélective de la base ............................................................................140

IV.2.3. Caractérisation physique de la structure finale.................................................141

IV.2.3.a. Observation SEM .....................................................................................141

IV.2.3.b. Analyse SIMS ..........................................................................................143

IV.2.4. Caractérisation statique ...................................................................................143

IV.2.5. Caractérisation dynamique ..............................................................................144

IV.3. Conclusion.............................................................................................................145

IV - Architectures de TBH pour l’amplification de puissance

131

IV. Architectures de TBH pour l’amplification de puissance

Jusqu’à présent, les développements présentés ont été réalisés sur architecture double

polysilicium quasi-auto alignée. Le transistor considéré est issu d’une technologie mature

destinée aux applications analogiques et hautes fréquences.

Afin de mieux répondre aux exigences de performances et de coût liées à l’application

d’amplification de puissance, une technologie dédiée, dans laquelle s’intègre la structure

simple polysilicium quasi auto-alignée traitée, a été développée. Dans cette technologie, les

dispositifs sont isolés par tranchées peu profondes; le TBH est réalisé avant définition de la

grille des transistors MOS. Cette technologie fait intervenir 3 niveaux de métaux dont deux

niveaux de cuivre épais.

En parallèle, une structure double polysilicium auto-alignée a également été développée.

L’intérêt de ce type de structure dont le système émetteur base est dit auto-aligné est

l’amélioration des performances en fréquences par réduction de la capacité de jonction

base/collecteur.

Ce chapitre s’intéresse donc à présenter les voies d’exploration que constituent les premiers

résultats obtenus pour les deux structures envisagées pour l’amplification de puissance.

IV.1. Structure simple polysilicium quasi auto-alignée

IV.1.1. Technologie pour la puissance

Comme vu au travers des références [Ramachandran02] et plus récemment [Joseph07], un

grand intérêt est apporté au développement de technologies BiCMOS spécifiquement dédiées

aux applications d’amplification de puissance. Ces technologies fournissent des modules

amplificateurs de puissance bas-coût avec de grandes capacités d’intégration pour les futurs

systèmes de communication sans fil.

La technologie 0.25 µm développée s’inscrit dans cette lignée. Elle associe un TBH SiGe:C,

deux structures MOS N et P de 5V, différents types de résistances, des inductances et

capacités MOM (Métal-Oxyde-Métal).


132

IV.1.2. Présentation de la structure développée Ci-dessous est présentée la structure simple polysilicium quasi auto-alignée développée.

Celle-ci est constituée d’un émetteur polysilicium dopé Arsenic in situ de 2000 Å d’épaisseur.

Les contacts de base sont directement pris sur l’épitaxie SiGe:C non sélective. L’architecture

du collecteur reprend celle de la structure d’étude du chapitre précédent. Afin d’atteindre de

fortes tensions de claquage, une couche épaisse de collecteur de 1.2 µm est déposée par

épitaxie. Les caractéristiques de l’implantation sélective sont de 2.1012 at.cm-2 pour 520 keV.

Emetteur polysilicium

Epitaxie de base SiGe:C

OxydeNitrure

Couche enterrée N+

SIC

Puits collecteur

Emetteur polysilicium

Epitaxie de base SiGe:C

OxydeNitrure

Couche enterrée N+

SIC

Puits collecteur

Figure IV.1 : Structure simple polysilicium quasi auto-alignée développée.

La plus grande simplicité de fabrication d’une telle structure se traduit par une diminution des

coûts associés. Par exemple, la technologie d’étude abordée précédemment fait intervenir 33

masques contre 27 pour la technologie nouvellement développée. L’auto-échauffement du

dispositif est diminué par utilisation de tranchées peu profondes d’isolation favorisant

l’évacuation de chaleur contrairement aux tranchées profondes d’isolation.

Cette technologie fait intervenir 3 niveaux de métallisation. Le premier niveau de métal

correspond à 0.5 µm d’aluminium, puis deux niveaux de cuivre épais de 3 µm interviennent.

Ces deux derniers niveaux sont présentés Figure IV.2.


133

Cu 3µm

Via 1.5µm

Cu 3µm

Cu 3µm

Via 1.5µm

Cu 3µm

Figure IV.2 : Niveaux de cuivre épais.

IV.1.3. Analyse physique de la structure finale

Une observation SEM du premier dispositif réalisé est présenté Figure IV.3.

On repère en particulier le premier niveau de métal épais (cuivre de 3µm). Sur la zone active,

l’épitaxie de base SiGe:C est monocristalline alors que sur STI celle-ci est polycristalline.

Cu 3µm Cu 3µm

STI

Zone active

Epitaxie de base monocristalline

Epitaxie de base polycristalline

Cu 3µm Cu 3µm

STI

Zone active

Epitaxie de base monocristalline

Epitaxie de base polycristalline

Figure IV.3 : Observation SEM de la structure simple polysilicium quasi auto-alignée.


134

IV.1.4. Résultats électriques

IV.1.4.a. Caractéristiques statiques

Les caractéristiques de Gummel obtenues mettent en évidence le bon fonctionnement du

premier dispositif réalisé. On note cependant, à faible injection, une légère fuite de la jonction

émetteur/base. Une valeur de gain maximale de 140 est atteinte.

1.E-14

1.E-12

1.E-10

1.E-08

1.E-06

1.E-04

1.E-02

1.E+00

0 0.2 0.4 0.6 0.8 1 1.2

VBE (V)

IC ,IB

(A)

0

20

40

60

80

100

120

140

160

Gai

n en

cou

rant

AE = 0.4*12µm²

1.E-14

1.E-12

1.E-10

1.E-08

1.E-06

1.E-04

1.E-02

1.E+00

0 0.2 0.4 0.6 0.8 1 1.2

VBE (V)

IC ,IB

(A)

0

20

40

60

80

100

120

140

160

Gai

n en

cou

rant

AE = 0.4*12µm²

Figure IV.4 : Courbes de Gummel et de gain.

Les tensions de claquage mesurées sur ce même dispositif sont de 7.21 V pour BVCEO et

14.90 V pour BVCBO. La valeur de BVCEO obtenue est très satisfaisante. Selon l’étude du

chapitre 3 et compte tenu de l’épaisseur de l’épitaxie de collecteur, la valeur de BVCBO paraît

faible.


135

IV.1.4.b. Caractéristiques dynamiques

Les résultats dynamiques obtenus sont ici présentés.

0

5

10

15

20

25

30

35

40

1.E-05 1.E-04 1.E-03 1.E-02

IC (A)

f T, f

MA

X (G

Hz) fT

fMAX

VCE = 1.5 V

AE = 0.4*6.4 µm²

0

5

10

15

20

25

30

35

40

1.E-05 1.E-04 1.E-03 1.E-02

IC (A)

f T, f

MA

X (G

Hz) fT

fMAX

VCE = 1.5 V

AE = 0.4*6.4 µm²

0

5

10

15

20

25

30

35

40

1.E-05 1.E-04 1.E-03 1.E-02

IC (A)

f T, f

MA

X (G

Hz) fT

fMAX

VCE = 1.5 V

AE = 0.4*6.4 µm²

0

5

10

15

20

25

30

35

40

1.E-05 1.E-04 1.E-03 1.E-02

IC (A)

f T, f

MA

X (G

Hz) fT

fMAX

VCE = 1.5 V

AE = 0.4*6.4 µm²

Figure IV.5 : Fréquence de transition fT et maximale fMAX en fonction du courant de collecteur IC.

Une fréquence de transition maximale de 25 GHz est atteinte. En ce qui concerne la fréquence

maximale d’oscillation sa valeur maximale est de 38 GHz. Cette faible valeur liée entre autre

à l’abandon des tranchées profondes d’isolation doit pouvoir être améliorée par réduction des

résistances parasites d’accès à la base.

IV.1.5. Transistor unitaire pour la puissance.

Le transistor unitaire dessiné pour la puissance, intégré dans cette technologie, est représenté

Figure IV.6. Ici, en comparaison au transistor unitaire pour la puissance de la technologie

d’étude, chaque doigt d’émetteur est fractionné. Dans le cas d’émetteurs multi-doigts de ce

type, l’auto-échauffement est réduit.

Cette réduction est due à deux effets distincts :


136

- Le rapport périmètre/surface est plus favorable lorsque le fractionnement de

l’émetteur augmente puisque l’évacuation de la chaleur est améliorée.

- La température maximale de la jonction est plus faible dans le cas de

transistors multi-doigts que dans un transistor mono-doigt de surface

identique : Les sources de chaleur sont plus étalées dans l’espace.

-

Figure IV.7 : Transistor unitaire dessiné pour la puissance.

Une observation SEM du premier niveau de métal du transistor unitaire est présentée Figure

IV.8. Il s’agit d’aluminium de 0.5 µm d’épaisseur. On distingue clairement les différentes

métallisations d’émetteur, de base et de collecteur.

Emetteur

Base

Collecteur

Emetteur

Base

Collecteur

Emetteur

Base

Collecteur

Figure IV.8 : Premier niveau de métal du transistor unitaire

Coupe Figure IV.8


137

Contrairement au transistor unitaire de puissance de la technologie d’étude pour lequel une

même zone de base épitaxiée correspond au transistor unitaire (Figure II.15), ici, à chaque

doigt d’émetteur correspond une zone de base spécifique (Figure IV.8). Ainsi une diminution

de la capacité de jonction base/collecteur est attendue.



STI

Couche enterrée N+

SIC



STI

Couche enterrée N+

SIC

Figure IV.9 : Coupe de l’architecture du transistor de puissance selon l’axe de la Figure IV.6

IV.1.6. Synthèse Le travail de mise au point d’une nouvelle structure de transistor bipolaire spécifique aux

applications d’amplification de puissance et issue d’une filière technologique dédiée est

présenté. Les résultats statiques et dynamiques obtenus sur ce premier lot démontrent la

fonctionnalité d’une telle structure. Afin de valider les modifications apportées par rapport au

dispositif d’étude, un futur travail portera sur la caractérisation du transistor unitaire pour la

puissance dont le dessin est détaillé.


138

IV.2. Structure double polysilicium auto-alignée

De par l’avancée des techniques de dépôt, de photolithographie et de gravure, les dispositifs

quasi auto-alignés atteignent d’excellentes performances. Cependant, les tolérances

d’alignement entre niveaux lithographiques délimitent les dimensions latérales du composant.

L’intérêt de structures auto-alignées est de minimiser la distance émetteur/base, donc

l’encombrement latéral du dispositif, ce qui permet de réduire la résistance de base et la

capacité base/collecteur. Ainsi une structure complètement auto-alignée a été développée.

Toutes les parties actives du transistor sont réalisées à partir d’un seul masque, celui de la

fenêtre d’émetteur.

IV.2.1. Etapes de fabrication

L’enchainement des étapes pour la réalisation du transistor bipolaire sont ici détaillées.

Les étapes d’isolation et de définition de collecteur (couches enterrées, épitaxie, puits

collecteur, SIC), similaires à celles mises en œuvre dans le cas de l’architecture double

polysilicium quasi auto-alignée précédemment décrite, ne seront pas décrites dans ce

paragraphe.

Un oxyde d’épaisseur conditionnée par la base SiGe est déposé. Une architecture double

polysilicium conventionnelle est ensuite réalisée. Le polysilicium de contact de base est

déposé ; suivent les dépôts d’oxyde et de nitrure (Figure IV.9). La fenêtre d’émetteur est

ouverte. Sur les flancs de cette même fenêtre, des espaceurs nitrure fins sont formés.

Ils empêchent la croissance de l’épitaxie de base sélective sur le polysilicium de base et

permettent également d’éviter une consommation latérale de l’oxyde inter polysilicium lors de

la formation de la cavité. La cavité dans laquelle sera déposée la base est réalisée par

nettoyage chimique à l’acide fluorhydrique (Figure IV.10).


139

PolysiliciumOxyde

Nitrure

PolysiliciumOxyde

Nitrure

Figure IV.10 : Etapes de dépôt.

Espaceurs nitrure

Cavité

Espaceurs nitrure

Cavité

Figure IV.11 : Ouverture de la cavité.

L’épitaxie de base est alors réalisée ; le dépôt sélectif s’effectue dans la cavité. Les espaceurs

internes sont réalisés par dépôt successif d’oxyde et de nitrure puis par gravure isotrope du

nitrure avec arrêt dans l’oxyde (Figure IV.11). Le polysilicium d’émetteur est déposé puis

délimité par gravure. La bicouche nitrure, oxyde inter-polysilicium est gravée avec le même

niveau photo lithographique que l’étape précédente. Une couche d’oxyde « SiProt » servant

de protection à la siliciuration de certains dispositifs et résistances de ballast est déposée. Le

transistor est délimité par gravure de l’oxyde de protection et du polysilicium de base. Les

zones pour siliciuration sont ouvertes par gravure de l’oxyde. Les étapes de métallisation

standard permettent d’assurer les prises de contacts ainsi que la connexion des transistors

(Figure IV.12).


140

Epitaxie SiGe

Espaceurs internesPolysilicium d’émetteur

Epitaxie SiGe

Espaceurs internesPolysilicium d’émetteur

Figure IV.12 : Réalisation de l’épitaxie sélective de la base.

SiliciureContact

SiliciureContact

Figure IV.13 : Gravure du poly-émetteur, finalisation du dispositif.

IV.2.2. Epitaxie sélective de la base

Une croissance épitaxiale consiste en un dépôt progressif d’atomes de manière ordonnée : Les

atomes de Si et de Ge se déposent progressivement sur la plaque de silicium en reproduisant

la maille du substrat. Ce mode de croissance, plutôt lent (de quelques Å/min à quelques

dizaines d’ Å/min) et contrôlé, permet d’obtenir des couches d’excellente qualité

cristallographique.

Dans le cas du dispositif ici décrit, l’épitaxie est dite sélective. Le dépôt du film se fait

uniquement sur les surfaces de silicium de nature mono- ou polycristalline. Il est effectué dans

un réacteur RP-CVD (Reduced Pressure Chemical Vapor Deposition), ce qui signifie le dépôt

chimique en phase vapeur à pression réduite, à une température comprise entre 750°C et


141

850°C. Les gaz précurseurs utilisés sont le germane (GeH4), le diborane (B2H6) et

l’hydrogène (H2). L’ajout d’acide chlorhydrique (HCl) permet d’obtenir la sélectivité du

dépôt. L’insertion de ce paramètre supplémentaire entraine une plus grande complexité et

sensibilité de procédé. En effet, l’acide chlorhydrique a une influence sur l’incorporation des

différentes espèces (Bore, Germanium) et sur les vitesses de croissance. Cette chimie en

chlorure est beaucoup plus dépendante de la température que la chimie hydrure utilisée dans

le cas de l’épitaxie non sélective.

Elle empêche le dépôt de Si ou de Ge sur les zones diélectriques (nitrure ou oxyde de

silicium), la croissance se fera donc uniquement sur les zones ou le silicium est apparent.

Comme exposé Figure IV.11, le SiGe croit uniquement dans la cavité ouverte à cet effet.

IV.2.3. Caractérisation physique de la structure finale

IV.2.3.a. Observation SEM

La coupe SEM du transistor en fin de procédé est présentée en Figure IV.13. On observe

clairement l’épitaxie sélective de la base SiGe:C qui s’est formée dans la cavité limitée par

l’oxyde.

Figure IV.14 : Observation SEM de la structure auto-alignée.

Une des principales difficultés de la structure auto-alignée réside dans l’étape d’épitaxie

sélective de la base. Le procédé sélectif utilise une chimie chlorée qui induit une sensibilité de

procédure beaucoup plus importante que le procédé non sélectif.

Epitaxie sélective SiGe:C


142

La croissance de la base est monocristalline sur le substrat et polycristaline sur le polybase. La

base du transistor vient se former, par épitaxie sélective, dans la cavité formée dans l’oxyde.

Pour une connexion entre l’épitaxie monocristalline et l’épitaxie polycristalline optimale,

l’épaisseur d’épitaxie doit être correctement ajustée à l’épaisseur de l’oxyde piedestal.

Avant d’obtenir une connexion correcte entre épitaxie mono et polycristalline, plusieurs essais

ont été réalisés. Dans le cas d’une épaisseur d’épitaxie sélective de base trop faible, le lien

entre épitaxie mono et polycristalline n’est pas obtenu. Pour une épaisseur d’épitaxie de base

trop importante, on observe une perte de sélectivité (Figure IV.14. (b)).

Epitaxie monocristalline

Epitaxie polycristalline

Oxyde

Nitrure


Epitaxie monocristalline

Epitaxie polycristalline

Oxyde

Nitrure

Polysilicium de baseOxyde Epitaxie sélective

Perte de sélectivité

Oxyde Epitaxie sélective

Perte de sélectivité

Figure IV.15 : Essais d’épitaxie de base sélective: épaisseur d’épitaxie trop faible (a), perte de sélectivité

(b).

(a) (b)


143

IV.2.3.b. Analyse SIMS

1.E+14

1.E+15

1.E+16

1.E+17

1.E+18

1.E+19

1.E+20

1.E+21

1.E+22

0 100 200 300 400 500 600

Profondeur (nm)

Con

cent

ratio

n (c

m-3

)

0

5

10

15

20

25

Taux

de

germ

aniu

m (%

)

C

B

P

Ge

Base

Contamination

As

CollecteurEmetteur

Figure IV.16 : Profils SIMS des dopants et pourcentage de Ge de la structure auto-alignée réalisée.

Le profil SIMS obtenu sur le premier lot de ce type (Figure IV.15) met en évidence une

contamination depuis la surface d’émetteur. On relève sur les 100 derniers nanomètres de

poly-émetteur déposés la présence en forte quantité de carbone, bore et phosphore. De par

cette contamination les premiers dispositifs réalisés n’ont pas pu être mesurés électriquement.

Les dispositifs obtenus sur un second lot ont été caractérisés électriquement. Les résultats

statiques et dynamiques obtenus sont présentés ci-dessous.

IV.2.4. Caractérisation statique

Les paramètres statiques sont obtenus sur un dispositif de surface d’émetteur de 1.6*12.8

µm². Pour une épitaxie de collecteur de 1 µm associée à une implantation SIC de 2.1012 at.cm-

2 pour 200 keV, la tension de claquage BVCEO mesurée est de 6.93 V. La tension BVCBO est de

19.56 V. Les courbes de Gummel obtenues sont présentées Figure IV.16. A faible injection, le

courant de base présente une composante non-idéale de forte valeur. Le courant collecteur est,

quant à lui, complètement idéal.


144

1.E-13

1.E-11

1.E-09

1.E-07

1.E-05

1.E-03

1.E-01

0.2 0.4 0.6 0.8 1 1.2

VBE (V)

I C, I

B (A

)

VBC=0 VAE=1.6*12.8µm²

1.E-13

1.E-11

1.E-09

1.E-07

1.E-05

1.E-03

1.E-01

0.2 0.4 0.6 0.8 1 1.2

VBE (V)

I C, I

B (A

)

VBC=0 VAE=1.6*12.8µm²

Figure IV.17 : Courbes de Gummel

La valeur maximale de gain extraite est de 80.

IV.2.5. Caractérisation dynamique

Les résultats dynamiques obtenus sont ici présentés (Figure IV.17).

0

10

20

30

40

50

60

70

80

1.E-05 1.E-04 1.E-03 1.E-02IC (A)

f T, f

MA

X (G

Hz)

fTfMAX

VCE = 1.5 V

AE = 0.4*6.4 µm²

0

10

20

30

40

50

60

70

80

1.E-05 1.E-04 1.E-03 1.E-02IC (A)

f T, f

MA

X (G

Hz)

fTfMAX

VCE = 1.5 V

AE = 0.4*6.4 µm²

Figure IV.18 : Fréquence de transition fT et maximale fMAX en fonction du courant de collecteur IC.

La valeur maximale de fréquence de transition obtenue est de 31.7 GHz. Ainsi le produit

fT*BVCEO atteint pour cette architecture est de 220 GHz.V. La fréquence maximale

d’oscillation atteinte est de 74 GHz.


145

Les résultats obtenus pour cette structure auto-alignée mettent en évidence l’avantage apporté,

d’un point de vue électrique, par l’auto-alignement du système émetteur/base. Une bonne

maîtrise du procédé de dépôt d’épitaxie sélective a permis la réalisation de dispositifs

fonctionnels et performants.

IV.3. Conclusion

Dans ce chapitre, la fonctionnalité de la structure simple polysilicium quasi auto-alignée est

démontrée. Des performances statiques et dynamiques proches de celles obtenues sur la

structure double polysilicium de référence sont obtenues et cela à moindre coût. La structure

auto alignée réalisée est également présentée. Un second lot a permis d’obtenir des dispositifs

fonctionnels qui ont pu être électriquement caractérisés. Bien que les structures présentées

soient à des stades de développement différents, les résultats obtenus pour chaque structure

sont comparés.

Structure double polysilicium Structure simple polysilicium Structure double polysilicium

quasi auto-alignée quasi auto-alignée auto-alignéeGain 127 140 80

BVCEO (V) 7 7.2 6.9BVCBO (V) 18.9 14.9 19.6

fT(VCE=1.5V) (GHz) 27 25 32fMAX(VCE=1.5V) (GHz) 81 38 74fT * BVCEO (GHz*V) 189 180 220.8

Table IV-1 : Résultats obtenus sur les 3 architectures étudiées.

Avec un produit fT*BVCEO de 220 GHz .V obtenu sur le premier lot, il apparaît que la

structure à épitaxie de base sélective permet d’atteindre les meilleures performances.

Conclusion générale

146

Conclusion générale Le travail de thèse présenté porte sur l’optimisation de transistors bipolaires destinés aux

applications d’amplification de puissance utilisés dans les communications sans fil. L’objectif

était d’améliorer les performances statiques et dynamiques afin d’approcher les performances

obtenues dans le cas de technologies III-V, préférées aux technologies SiGe pour les

applications d’amplification de puissance, le silicium présentant une bien meilleure densité

d’intégration.

Dans ce manuscrit, nous avons d’abord présenté l’intérêt de l’alliage SiGe. Par la suite, les

principales propriétés physiques du transistor bipolaire ont été décrites, tant en régime

statique, dynamique et grand signal, le tout illustré de nombreux exemples. Les effets de forte

injection ont été étudiés. Enfin, le fonctionnement général d’un amplificateur de puissance a

été décrit.

Dans un premier temps, la technologie de fabrication du transistor bipolaire à hétérojonctions

Si/SiGe sur lequel s’appuie notre étude a été décrite. La cellule spécifiquement dédiée à

l’amplification de puissance avec ses spécificités liées aux contraintes thermiques a été

détaillée. La caractérisation de la cellule de puissance s’étant heurtée à des problèmes

d’oscillation, un banc de mesures DC à pointes RF a été mis en œuvre. Les mesures petit et

grand signal obtenues ont permis de démontrer la validité de la structure.

Le troisième chapitre traite de l’optimisation des performances du transistor bipolaire de la

filière BiCMOS 0.25 µm de STMicroelectronics pour une application d’amplification de

puissance. Le travail réalisé au niveau de la base, plus précisément sur le profil de germanium

de base, a permis l’obtention de caractéristiques de gain totalement stables en température.

D’une variation initiale sans optimisation de gain en fonction de la température de 45%, une

variation de 3% est obtenue dans le meilleur cas après optimisation. Les mesures load-pull

correspondantes ont mis en évidence l’atténuation de la dépendance en température de

l’impédance d’entrée du dispositif. Des modifications de CAP (épaisseur, incorporation de

carbone) ont permis l’amélioration du produit fT*BVCEO du dispositif.

Nous nous sommes également intéressés aux caractéristiques de collecteur. Dans le but

d’améliorer les tensions de claquage BVCEO et BVCBO, les doses et énergies d’implantation

Conclusion générale

147

SIC ainsi que l’épaisseur d’épitaxie de collecteur ont été adaptées. Des tensions de claquage

BVCEO de 8.1 V et BVCBO de 21.7 V ont été atteintes. Les contraintes d’intégration associées

aux nouvelles caractéristiques d’implantation SIC ont été prises en compte par mise en œuvre

de résine épaisse, permettant de protéger les dispositifs voisins.

Avec ce type d’optimisations un produit fT*BVCEO maximal (limite de Johnson) difficile à

améliorer est atteint. La possibilité d’améliorer ce produit par réalisation de l’implantation

sélective de collecteur avant réalisation de la base a été démontrée.

Un profil de germanium de base étendu au collecteur a été développé. Par atténuation, pour

des courants élevés, des effets de barrière de potentiel due à l’hétérojonction SiGe/Si, ce

travail a permis l’amélioration des caractéristiques de fT à forte injection.

Enfin, le comportement de la cellule de puissance en fonction des valeurs de résistance de

ballast et de largeur d’ouverture d’émetteur est explicité.

Dans le but de mieux répondre aux contraintes, en termes de performances et de coût, liées

aux applications d’amplification de puissance, une technologie BiCMOS dédiée a été

développée. Le TBH fabriqué présente une architecture simple polysilicium quasi auto-

alignée. Pour l’amplification de puissance, les performances obtenues avec ce type de

dispositif sont encourageantes, avec pour intérêt majeur, des coûts de fabrication inférieurs à

ceux liés à l’architecture d’étude.

En dernier lieu, une architecture de TBH double polysilicium auto-alignée a été étudiée.

L’intérêt associé est l’amélioration des performances dynamiques du dispositif tout en

conservant des tenues en tension compatibles avec les applications d’amplification de

puissance. Ainsi un produit fT*BVCEO de 220 GHz.V est atteint.

Au terme de ce travail, les optimisations apportées à l’architecture d’étude ont permis de

mieux répondre aux contraintes fixées par les applications d’amplification de puissance. La

recherche de plus faible coût a aboutit au développement d’une technologie spécifique dont

les premiers dispositifs mesurés présentent des performances encourageantes.

Tout comme pour les dispositifs auto-alignés dont les premiers résultats sont présentés, un

travail de développement est à poursuivre. Le compromis entre performances et complexité de

technologie (donc du coût) mis en avant guidera le choix de la technologie pour les

applications de puissance.

Bibliographie

148

BIBLIOGRAPHIE

[Arnold74] R.P. Arnold, S. Zoroglu

“A Quantitative Study of Emitter Ballasting” IEEE Transactions on Electron

Devices, Vol. ED-21, N° 7, pp. 385-391, 1974

[Ashburn 88] P. Ashburn

“Design and realization of bipolar transistors”

Jhon Wiley & Sons, Chichester, pp.14-88, 1988

[Baudry01] H.Baudry,

« Développement et étude de transistors bipolaires hautes performances à

base silicium-germanium »

Thése de doctorat, Université Grenoble I – Joseph Fourier, 2001.

[Barbalat06] B.Barbalat,

« Technologie et Physique de Transistors Bipolaires à Hétérojonction

Si/SiGeC Auto-alignés très Hautes Fréquences »

Thèse de doctorat, Université Paris-Sud XI – Faculté des Sciences d’Orsay,

2006.

[Beckrich05] H. Beckrich, D. Céli, D. Berger, P.Y. Sulima, T. Zimmer

“Bipolar Transistor Temperature Modeling” Mixed Design of Integrated

Circuits and Systems, pp. 245-248, 2005

[Blanchet07] F.Blanchet,

« Analyse et caractérisation des performances en puissance de transistors

bipolaires à hétéro-jonction SiGe:C pour des applications de

radiocommunications portables »

Thèse de doctorat, Université de Limoges, 2007.

[Chang05] S.T. Chang, Y. H. Liu, M.H. Lee, S.C. Lu, M.J. Tsai

“Optimal Ge profile design for base transit time of Si/SiGe HBTs” ELSEVIER

Materials Science in Semiconductor Processing, N° 8, pp. 289-294, 2005

Bibliographie

149

[Cui06] Y. Cui, G. Niu, Y. Shi, C. Zhu, L. Najafizadeh, J.D. Cressler, A. Joseph

“SiGe Profile Optimization for Improved Cryogenic Operation at High

Injection” Proceedings of BCTM, 2006

[ Elias06] D.C. Elias, D. Ritter

“Kirk Effect in Bipolar Transistors With a Nonuniform Dopant Profile in the

Collector” IEEE Electron Device Letters, Vol 2, N° 1 pp. 25-27, 2006

[Giry01] A. Giry

« Etude des potentialités des technologies CMOS avancées pour les

radiofréquences : Application aux amplificateurs de puissance » Thèse :

Optique, Optoélectronique et Microondes, Grenoble INPG, 2001

[Gonz99] G. Gonzales

“Microwave transistors amplifiers – Analysis and Design”

2nd Edition, section 1.7, pp. 45-55, 1999

[Esame04] O. Esame, Y. Gurbuz, I. Tekin, A. Bozkurt

“Performance comparison of state-of-the-art heterojunction bipolar devices

(HBT) based on AlGaAs/GaAs, Si/SiGe and InGaAs/InP” ELSEVIER,

Microelectronics Journal, N° 35, pp. 901-908, 2004

[Fournier93] V. Fournier, J. Dangla, C. Dubon-Chevallier

“Investigation of emitter current crowding effect in heterojunction bipolar

transistors” ELECTRONICS LETTERS, Vol. 29, N° 20, pp. 1799-1800, 1993

[Hueting05] R.J.E. Hueting, R. van der Toorn

“Analysis of the Kirk effect in Silicon-Based Bipoar Transistor With a

Nonuniform Collector Profile” IEEE Transactions on Electron Devices, Vol.

52, N° 11, pp. 2489-2495, 2005

[Jiang05] N. Jiang, Z.Ma, G.Wang, P. Ma, M. Racanelli

“3-W SiGe power HBTs for wireless applications” ELSEVIER, Material

Science in Semiconductor Processing, N° 8 pp. 323-326, 2005

Bibliographie

150

[ Johnson03] J.B. Johnson, A.J. Joseph, D. Sheridan, R.M. Malladi

“SiGe BiCMOS Technologies for Power Amplifier Applications” IEEE GaAs

Digest, pp. 179-182, 2003

[Johnson04] J.B. Johnson, A.J. Joseph, D.C. Sheridan

“Silicon-Germanium BiCMOS HBT Technology for Wireless Power Amplifier

Applications” IEEE journal of Solid State Circuits, Vol. 39, N° 10, 2004

[Jos01] R. Jos

“Technology Developments Driving an Evolution of Cellular Phone Power

Amplifiers to Integrated RF Front-End Modules” IEEE Journal of Solid-State

Circuits, Vol 36, N° 9 pp. 1382-1389, 2001

[Joseph99] A.J. Joseph, J.D. Cressler, D.M. Richey, G. Niu

“Optimization of SiGe HBT’s for Operation at High Current Densities” IEEE

Transactions on Electron Devices, Vol. 46, N° 7, pp. 1347-1354, 1999

[Joseph07] A. Joseph, Q. Lui, W. Hodge, P. Gray, K. Stein, R. Previti-Kelly, P. Lindgren,

E. Gebreselasie, B. Voegeli

“A 0.35µm SiGe BiCMOS Technology for Power Amplifier

Applications” Proceedings of BCTM, pp. 198-201, 2007

[Jouan01] S.Jouan,

« Développement et caractérisation de transistor bipolaires à hétérojonctions

Si/SiGe pour les circuits radiofréquences »

Thése de doctorat, Université Grenoble I – Joseph Fourier, 2001.

[Jouan06] S. Jouan, A. Talbot, S.Haendler, P.M. Mans, A. Perrotin, A.Monroy

“Bandgap Engineering in SiGe:C HBTs for Power Amplifier Applications”

ECS Meeting, SiGe: Materials, Processing, and Devices, Cancun Mexico,

October 29 - November 3, 2006

Bibliographie

151

[Khanduri04] G.M. Khanduri, B.S. Panwar

“Study of Cutoff Frequency at High Collector Current Density in SiGe Single-

Heterojunction Bipolar Transistor” American Journal of Applied Sciences, N°

3, pp. 236-239, 2004

[Khanduri07] G. Khanduri, B. Panwar

“Simultaneous Optimization of Doping Profile and Ge-Dose in Base in SiGe

HBTs” IEEE Southeast Conference proceedings, pp. 579-583, 2007

[Kirk62] C.T. Kirk

“A theory of transistor cutoff frequency (fT) falloff at high current densities”

IEEE Transaction on electron Devices, Vol. 9, pp. 164-174, 1962

[Klaassen 92] D.B. Klaassen, J.W. Slotboom, H.C. De GRaaff

“Unified apparent bandgap narrowing in n-type and p-type silicon” Solid-

State Electronics, Vol. 35, N° 2, pp. 125-129, 1992

[Lang85] D.V. Lang, R. People, J.C. Bean, A.M. Sergent

“Measurement of the band gap of GexSi1-x/Si strained – layer heterostructure”

Applied Physics Letters, Vol. 47, N° 12, pp. 1333-1335, 1985

[Lanzerotti96] L.D. Lanzerotti, A.S. Amour, C. Liu, J.C. Sturn, J.K. Watanabe, N.D.

Theodore

“Si/Si1-x-yGexCy/Si Heterojunction Bipolar Transistors” IEEE Electron Device

Letters, Vol 17, N° 7, pp. 334-337, 1996

[Le Tron97] B. Le Tron, M.D.R. Hashim, P. Ashburn, M. Mouis, A. Chantre, G. Vincent

“Determination of Bandgap Narrowing and Parasitic Energy Barriers in SiGe

HBT’s Integrated in a Bipolar Technology” IEEE Transactions on Electron

Devices, Vol 44, N° 5 pp. 715-722, 1997

Bibliographie

152

[Lin07] C.H. Lin, Y.K. Su, Y.Z. Juang, C.F. Chiu, S.J. Chang, J.F. Chen, C.H. Tu

“The Optimized Geometry of the SiGe HBT Power Cell for 802.11 a WLAN

Applications” IEEE Microwave and Wireless Components Letters, Vol 17, pp.

49-51, 2007

[Liu05] Q.Z. Liu, B.A. Orner, L. Lanzerotti, M. Dahlstrom, W. Hodge, M. Gordon, J.

Johnson, M. Gautsch, J. Greco, J. Rascoe, D. Ahlgren, A. Joseph, J. Dunn

“Collector Optimization in Advanced SiGe HBT Technologies” IEEE

Compound Semiconductor Integrated Circuit Symposium, CSIC proceedings,

pp. 4, 2005

[Li06] H. Li, Z. Ma, P. Ma, M. Racanelli

“Thermal Resistance of SiGe HBTs at High Power Densities” Third

International SiGe Technology and Device Meeting, ISTDM proceedings,

pp.1-2, 2006

[Ma06] Z. Ma, N. Jiang

“Base-Region Optimization of SiGe HBTs for High-Frequency Microwave

Power Amplification” IEEE Transactions on Electron Devices, Vol. 53, N° 4,

2004

[Malladi07] R. M. Malladi, M. McPartlin, A. Joseph, H. Lafontaine, M. Doherty

“Large Signal Modeling of High Efficiency SiGe HBTs for Power Amplifier

Applications” Bipolar/BiCMOS Circuits and Technology, Proceedings of the

2007 Meeting, pp. 58-61, 2007

[Mans07-1] P.M. Mans, C. Maneux, T. Zimmer, S. Jouan

« Optimisation du transistor bipolaire à hétérojonction Si/SiGe:C pour les

applications d’amplification de puissance» Journées Nationales du Réseau

Doctorant en Microélectronique, 10ème édition, Lille, 14-16 Mai 2007

Bibliographie

153

[Mans07-2] P.M. Mans, S. Jouan, A. Pakfar, S. Fregonese, F. Brossard, A. Perrotin, C.

Maneux, T. Zimmer

“Investigation of Ge content in the BC transition region with respect to transit

frequency” AKB: Arbeitskreis Bipolar (Working Group Bipolar), Infineon

Technologies, Munich, Oct. 18-19, 2007

[Mans08-1] P.M. Mans, S. Jouan, A. Pakfar, S. Fregonese, F. Brossard, A. Perrotin, C.

Maneux, T. Zimmer

“Germanium Base Profile Optimization to Improve fT Characteristics at High

Injection in RF Power SiGe:C HBTs” 7th IEEE Topical Symposium on Power

Amplifiers for Wireless Communications, Orlando Florida, 22-24 January,

2008

[Mans08-2] P.M. Mans, S. Jouan, F. Brossard, M. Comte, D. Pache, C. Maneux, T.

Zimmer

“Ge Base Profile Engineering in SiGe:C HBTs for Power Amplifier

Applications : Influence on Current Gain and Input Impedance over a Wide

Range of Temperature” 4th International SiGe Technology and Device

Meeting, Hsinchu Taiwan, May 11-14, 2008

[Mason54] S.J. Mason

“Power gain in feedback amplifiers”

IRE, Transactions on circuit theory, Vol. CT-1, pp. 20-25, 1954

[Matsuno03] T. Matsuno, A. Kanda, T. Tanaka

“Power Amplifier Using Combined SiGe HBTs with and without Selectively

Implanted Collector” IEICE Transaction Electron, Vol. E86-C, N° 10, pp.

2022-2026, 2003

[Melczarsky06] I. Melczarsky, J.A. Lonac, F. Filicori

“Electrical Measurement of the Junction Temperature and Thermal Resistance

of HBTs” IEEE Microwave and Wireless Components Letters, Vol 16, N° 2

pp. 78-80, 2006

Bibliographie

154

[Muller06] D.Muller

« Optimisations des potentialités d’un transistor LDMOS pour l’intégration

d’amplificateur de puissance RF sur silicium »

Thèse de doctorat, Université de Limoges, 2006.

[Niu04] G. Niu, J. Pan

“SiGe HBT Design Tradeoffs Between Small Signal and Large Signal RF

Performance” Solid-State and Integrated Circuits Technology, 2004

Proceedings, Vol. 3, pp. 2108-2113, 2004

[Nellis04] K. Nellis, P.J. Zampardi

“A Comparison of Linear Handset Power Amplifiers in Different Bipolar

Technologies” IEEE journal of Solid State Circuits, Vol. 39, N° 10, 2004

[Osten97] H.J. Osten, G. Lippert, P. Gaworzewski, R. Sorge

“Impact of low carbon concentrations on the electrical properties of highly

boron doped SiGe layers” Applied Physics Letters, Vol. 71, N° 11, pp.1522-

1524, 1997

[Pan04] J. Pan, G. Niu, A. Joseph, D.L. Harame

“Impact of Profile Design and Scaling on Large Signal Performance of SiGe

HBTs” Bipolar/BiCMOS Circuits and Technology, Proceedings of the 2004

Meeting, pp. 209-212, 2004

[People85] R. People

“Calculation of critical layer thickness versus lattice mismatch for GexSi1-x/Si

strained layers heterostructures” Applied Physics Letters, N° 47, pp. 322-324,

1985 Erratum Appl. Phys. Lett., N° 49, pp. 229, 1986

[People86] R. People

”Physics and applications of GexSi1-x/Si strained layer heterostructures” IEEE

journal of Quantum Electronics, Vol. QE-22, N° 9, pp. 1696-1710, 1986

Bibliographie

155

[Preisler06] E. Preisler, W. Cai, J. Zheng, M. Racanelli

“Simulations of non-uniform, non-linear collector doping profiles for SiGe

HBTs” SiGe Technology and Device Meeting, Third International ISTDM

Conference , pp. 1-2, 2006

[Ramachandran02] V. Ramachandran, A.J. Joseph, J.B. Johnson, M.D. Gallagher, P.O.

Brandt, L. Tilly

“A Fully-Manufacturable 0.5µm SiGe Bicmos Technology for Wireless Power

Amplifier Applications” 32nd European Microwave Conference, pp. 303-306,

2002

[Raya06] C. Raya, F. Pourchon, D. Celi, M. Laurens, T. Zimmer

“New Test Structures for Extraction of Base Sheet Resistance in BiCMOS

technology” Microelectronic Test Structures, IEEE International Conference,

pp.35-40, 2006

[Rieh01] J.S. Rieh, D. Greenberg, B. Jagannathan, G. Freeman, S. Subbanna

“Measurement and Modeling of Thermal Resistance of High Speed SiGe

Heterojunction Bipolar Transistors” Silicon Monolithic Integrated Circuits in

RF Systems, pp. 110-113, 2001

[Rieh03] J.S. Rieh, B. Jagannathan, D. Greenberg, G. Freeman, S. Subbanna

“A doping concentration-dependent upper limit of the breakdown voltage-

cutoff frequency product in Si bipolar transistors” ELSEVIER, Solid-State

Electronics, N° 48 pp. 339-343, 2004

[Roulston 90] D.J. Roulston

“Bipolar Semiconductor Devices“

McGraw-Hill, 1990

[Salmon00] S. L. Salmon, J. D. Cressler, R. C. Jaeger, D. L. Harame

“The influence of Ge Grading on the Bias and Temperature Characteristics of

SiGe HBT’s for Precision Analog Circuits” IEEE Transactions on Electron

Devices, Vol. 47, N° 2, 2000

Bibliographie

156

[Schröter96] M. Schröter, D.J. Walkey

“Physical Modeling of Lateral Scaling in Bipolar Transistors” IEEE Journal

of Solide State Circuits, Vol 31, N° 10, pp. 1484-1492, 1996

[Schwierz06] F. Schwierz, C. Schippel

“Performance trends of Si-based RF transistors” ELSEVIER,

Microelectronics Reliability, N° 47, pp. 384-390, 2007

[Spirito06] M.Spirito, F.M. De Paola, V. d’Alessandro, K. Buisman, N. Rinaldi

“Trade-offs in RF Performance and Electrothermal Ruggedness of Multifinger

SiGe Power Cells” Proceedings of the 18th International Symposium on Power

Semiconductor Devices & IC’s, 2006

[Sze81] S.M. Sze

“Physics of semiconductor devices“

John Wiley & Sons, 1990

[Xue07] C. Xue, W. Shi, F. Yao, B. Cheng, H. Wang, J. Yu, Q. Wang

A Multi-Finger Si1-xGex/Si Heterojunction Bipolar Transistor for Wireless

Power Amplifier Applications” Chinese Journal of Semiconductors, Vol. 28,

N° 4, 2007

[Zhang06] W. Zhang, D. Jin, J. Yang, L. He, Y. Sha, Y. Wang, W. Zhang

“Improvement of Thermal Stability of Multi-finger Power SiGe HBTs Using

Emitter-ballasting-resistor-free Designs” 8th International Conference on

Solid-State and Integrated Circuit Technology, pp. 221-223, 2006

Bibliographie

157

Publications

P.M. Mans, C. Maneux, T. Zimmer, S. Jouan

« Optimisation du transistor bipolaire à hétérojonction Si/SiGe:C pour les applications

d’amplification de puissance» Journées Nationales du Réseau Doctorant en

Microélectronique, 10ème édition, Lille, 14-16 Mai 2007

P.M. Mans, S. Jouan, A. Pakfar, S. Fregonese, F. Brossard, A. Perrotin, C. Maneux, T.

Zimmer

“Investigation of Ge content in the BC transition region with respect to transit frequency”

AKB: Arbeitskreis Bipolar (Working Group Bipolar), Infineon Technologies, Munich, Oct.

18-19, 2007

P.M. Mans, S. Jouan, A. Pakfar, S. Fregonese, F. Brossard, A. Perrotin, C. Maneux, T.

Zimmer

“Germanium Base Profile Optimization to Improve fT Characteristics at High Injection in RF

Power SiGe:C HBTs” 7th IEEE Topical Symposium on Power Amplifiers for Wireless

Communications, Orlando Florida, 22-24 January, 2008

P.M. Mans, S. Jouan, F. Brossard, M. Comte, D. Pache, C. Maneux, T. Zimmer

“Ge Base Profile Engineering in SiGe:C HBTs for Power Amplifier Applications : Influence

on Current Gain and Input Impedance over a Wide Range of Temperature” 4th International

SiGe Technology and Device Meeting, Hsinchu Taiwan, May 11-14, 2008

S. Jouan, A. Talbot, S.Haendler, P.M. Mans, A. Perrotin, A.Monroy

“Bandgap Engineering in SiGe:C HBTs for Power Amplifier Applications” ECS Meeting,

SiGe: Materials, Processing, and Devices, Cancun Mexico, October 29 - November 3, 2006

Optimisation de transistors bipolaires à hétérojonctions Si/SiGe:C en technologie BiCMOS 0.25 µm pour les applications

d’amplification de puissance

Le travail réalisé au cours de cette thèse porte sur l’optimisation du transistor bipolaire à hétérojonction Si/SiGe:C pour les applications d’amplification de puissance pour les communications sans fils.

Nous présentons tout d’abord la structure d’étude. Il s’agit du transistor bipolaire à hétérojonction Si/SiGe:C intégré en technologie BiCMOS 0.25µm sur plaques 200mm. La cellule dédiée à l’amplification de puissance est présentée. Une attention particulière est apportée aux phénomènes thermiques inhérents à ce type de cellules ainsi qu’aux solutions mises en œuvre pour les atténuer.

Les diverses optimisations réalisées sur l’architecture du TBH sont détaillées. Ces optimisations touchent à la fois à la modification du procédé technologique et au dessin du transistor. Notre étude porte sur l’amélioration des performances petit et grand signal via l’optimisation des paramètres technologiques définissant la structure épitaxiale intrinsèque de base et de collecteur ainsi que des règles de dessin du transistor.

Enfin, deux types d’architectures de TBH développées sont présentées. L’une de type simple polysilicium quasi auto-alignée qui s’intègre dans une technologie dédiée à l’amplification de puissance, l’autre présentant une structure double polysilicium également auto-alignée.

Mots clefs : Transistor bipolaire, hétérojonctions Si/SiGe:C, technologie BiCMOS, amplification de puissance.

Optimization of heterojonctions Si/SiGe:C bipolar transistor in BiCMOS 0.25 µm technology for power amplifier applications

The present work deals with Si/SiGe:C heterojonction bipolar transistor optimization for power amplifier applications dedicated to wireless communications. We first present the investigated structure, a Si/SiGe:C heterojonction bipolar transistor integrated in a 0.25µm BiCMOS technology on 200 mm wafers. We discuss the cell dedicated to power amplification. We have paid attention to thermal phenomenon linked to this kind of cell and to possible dedicated solutions.

Various optimizations realized on HBT architecture are detailed. These optimizations concern technological process modifications and transistor design. The main objective of this work is to improve both large and small signal characteristics. This is obtained by transistor design rule variations, collector and base intrinsic parameters optimization.

Finally, two kind of developed HBT architectures are presented. One, simple polysilicium quasi self aligned, integrated in a technology dedicated to power amplification, the other one fully self aligned with double polysilicium structure. Key words: Bipolar transistor, Si/SiGe:C heterojonctions, BiCMOS technology, power amplification

présentée et soutenue publiquement le 13 novembre à...

Documents