0123m- 10123

주소

2n- 12n- 2

2n×mRAM

(a) 개념도 (b) 블록도

비트번호

주소선(n )비트

데이터 입출력선(m )비트

/ 읽기 쓰기제어선

RAM

1. 주소선을 통해 주소값 입력 .2. 제어선을 통해 읽기 신호 입력 .

1. 주소선을 통해 주소값 입력 .2. 저장할 데이터를 데이터선을 통해 입력 .3. 제어선을 통해 쓰기 신호 입력 .

RAM 읽기 동작 (read) RAM 쓰기 동작 (write)

입력변수 Si : 선택신호 : 읽기 / 쓰기 제어신호Ii : 입력 데이터 ( = 0 일 때에만 사용됨 ) r/w

r/w

메모리 셀 ( 소자 ) 설계

1. 입출력 및 상태 변수 설정

상태변수 Q: 소자에 기억된 데이터 값

2. 상태표 작성

출력변수Yi : 출력 데이터 ( = 1 일 때에만 의미 있음 )r/w

Q(t)Q(t)11

0I01

0Q(t)0

YiQ(t+1)Si

출력다음상태입 력

r/w

YiRSQ(t+1)Q(t)IiSi

출력플립플롭입 력

다음상태

현재상태

입 력

r/w000

00

0

0011111111

000

011

1100

00111

1

001

100

110

0

110011

010

1010101

010101

010

1010100

110101

0 00 00 00 00 0 1

1 0 00 00 0

000

0000000

000101

3. 여기표 작성

Q(t)Q(t)11

0I01

0Q(t)0

YiQ(t+1)Si

출력다음상태입 력

r/w

110

11

01

00

10110100IiQ

Si r/w

10

1111

01

00

10110100IiQ

Si r/w

110

11

01

00

10110100IiQ

Si r/w

S = R =

Yi =

4. 논리식

Si (r/w)Ii Si (r/w)Ii

Sir/wQ

5. 회로도

6. 블럭도

S = Si (r/w)Ii R = Si (r/w)Ii Yi = Sir/wQ

Si

Ii YiS

R

Q

Q

r/w

cell

Si

Ii Yi

r/w

E동작

0 x11 1

0no operation

writeread

r/w입력

RAM 동작표

2x4 decoderwith Enable

cellcell cell

cellcell cell

cellcell cell

cellcell cell

S0

S1

S2

S3

A1

A0

E

I2 I1 I0

Y2 Y1 Y0

A0

A1

E(enable)

(read/write)r/w

1번지

3번지

2번지

0번지

4×3 IC RAM

E

011

A1 S0

11

x

S1 S2 S3A0x

0 010

1 01 1

11

11

0 00 000 0000

000

00 0

입력 출력

디코더 진리표

PLA(Program Logic Array)

AND

게이트

평면

OR

게이트

평면입력

1퓨즈

2퓨즈

3퓨즈

4퓨즈

출력

PLA 블럭도

진리표

PLA 를 이용한 회로 구현 예

논리식 간소화

bca 00 01 11 10

0 1 1 1

1 1

bca 00 01 11 10

0 0

1 0 0 0

bca 00 01 11 10

0 1 1

1 1 1

bca 00 01 11 10

0 0 0

1 0 0

F1 = F1 =

F2 = F2 =

공통항이 많은 것끼리 짝짓기

a b c F1 F2

0 0 0 1 00 0 1 0 10 1 0 1 10 1 1 1 01 0 0 0 01 0 1 0 11 1 0 1 01 1 1 0 1

ab + bc + ac ab +bc + ac

abc +bc + ac abc +

bc + ac

프로그램 테이블

F1 = ab + bc + ac

F2 = abc + bc + ac

회로도

a

b

c

F1 F2

termAND

a b cOR

F1 F2

abbcac

NOTabc

1x10

00x1

x110

111xx

x1111

ab

bc

ac

abc