redes atm. introducciónintroducción el modelo de comunicaciones atm (asynchronous transfer mode)...
TRANSCRIPT
REDES ATMREDES ATMREDES ATMREDES ATM
IntroducciónIntroducciónIntroducciónIntroducción
El modelo de comunicaciones ATM (Asynchronous Transfer Mode) es un modelo que como la torre OSI o TCP/IP esta basado en capas. En este modelo solo existen 3 capas (Física, ATM, y Adaptación (AAL)) aunque alguna de ellas a su vez esta dividida en subcapas.
La tecnología ATM comprende un tendido físico (cable coaxial, enlace de microondas, o cable de fibra óptica), elementos de conmutación (switch), concentradores de acceso (HUB), dispositivos de adaptación (routers, codecs, etc), y dispositivos de interfaz (tarjetas de comunicación, cámaras de video, etc).
El modo más corriente de acceso a ATM es la fibra óptica, un cable de silicio del grosor de un cabello humano, por el cual viaja un rayo láser de alta densidad o un haz infrarrojo, que transmite los bits (ceros o unos).
Para transmitir datos o señales de audio o video sobre un cable de fibra óptica, es necesario digitalizar previamente la señal. De eso se encarga un procesador situado en el interior del dispositivo de interfaz, sea una cámara de video, etc.
LA CAPA FÍSICALA CAPA FÍSICALA CAPA FÍSICALA CAPA FÍSICA
La Capa Física es un conjunto de reglas respecto al HW que se emplea para transmitir datos.
Entre los aspectos que se cubren en este nivel están los voltajes utilizados, la sincronización de la transmisión y las reglas para establecer el "saludo" inicial de la conexión de
comunicación.
LA CAPA FÍSICALA CAPA FÍSICALA CAPA FÍSICALA CAPA FÍSICA
La capa Física de ATM, presenta las siguientes funciones:
Convierte bits en celdas (células). Controla la transmisión y recepción de bits en el medio físico. Sigue el rastro de limites de celdas ATM.
Empaqueta la celda dentro del tipo apropiado de frame para el medio
físico utilizado.
Funcionalidad del nivel FísicoFuncionalidad del nivel FísicoFuncionalidad del nivel FísicoFuncionalidad del nivel Físico
Estado de Inactividad: En este estado se detecta ausencia de actividad en el medio, por lo que en nivel físico se encuentra en estado de inactividad de recepción.
Estado de Recepción de bits de información sin violación de la codificación: Este es el estado normal durante la transferencia.
Estado de Recepción de símbolos de control: Con violación de la codificación, corresponde a los estados de sincronización, delimitación, absorción o transmisión anómala
Funcionalidad del nivel FísicoFuncionalidad del nivel FísicoFuncionalidad del nivel FísicoFuncionalidad del nivel Físico
Estado de Inactividad: Sin transmisión propia. En el caso de comunicaciones broadcast, consiste en un estado de silencio o aislamiento, mientras que en las comunicaciones secuenciales corresponde a un estado de repetición.
Estado de Transmisión de la Información: Correspondiente a la codificación, es el estado normal de la fase de transferencia de información.
Estado de Transmisión de Información de Control: Corresponde a las fases de sincronización, delimitación, absorción.
Células ATMCélulas ATMCélulas ATMCélulas ATM
El modelo ATM se basa en la idea de transmitir la información en pequeños paquetes de tamaño fijo llamados células (o celdas). Estas células tienen un tamaño fijo de 53 bytes, de los cuales los 5 primeros están destinados al encabezado y los 48 siguientes a
datos
Células ATMCélulas ATMCélulas ATMCélulas ATM El encabezado de las células, se estructura como sigue:
7 6 5 4 3 2 1 0
Generic Flow Control Virtual Path Identifier
Virtual Path Identifier Virtual Channel Identifier
Virtual Channel Identifier
Virtual Channel Identifier Payload Type CLP
Header Error Control
Células ATMCélulas ATMCélulas ATMCélulas ATM
Los primeros cuatro bytes identifican la célula, y el quinto (HEC) es la suma de comprobación de un byte, sobre los 4 primeros bytes de la cabecera, no de la carga útil (datos).Debido a que el chequeo solo se produce sobre los bits de cabecera, a este chequeo se le llama HEC (Header Error Control).
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATMEn una red de conmutación de circuitos, hacer una conexión realmente significa establecer una trayectoria física del origen al destino a través de la red.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
En una red de circuitos virtuales como ATM, cuando se establece un circuito, lo que realmente sucede es que se escoge una ruta desde el origen al destino y todos los conmutadores (esto es, los enrutadores) a lo largo del camino crean entradas de tabla para poder enrutar cualquier paquete por ese circuito virtual.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM Los conmutadores también tiene la oportunidad para reservar recursos para el nuevo circuito. La figura muestra un circuito virtual desde el host H1
al host H5 a través de los conmutadores (enrutadores) A,E,C y D.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM La Línea punteada muestra un circuito virtual que está definido
sencillamente por entradas de tabla dentro de los conmutadores.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM Cuando un paquete llega, el conmutador inspecciona el encabezado del paquete para averiguar a cuál circuito virtual pertenece. A continuación, busca ese circuito virtual en sus tablas para determinar a cuál línea de conmutación debe enviar el paquete.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Ahora se presentara una breve introducción a los principios de diseño de conmutadores de células ATM. El modelo general para un conmutador de células ATM se muestra en la figura
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Hay cierto número de líneas de entrada y cierto número de líneas de salida, casi simpre la misma cantidad (porque las líneas son
bidireccionales).
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATMLos conmutadores ATM generalmente son síncronos en el sentido de que, durante un ciclo, se toma una célula de cada línea de entrada (si está presente), se pasa a la estructura de conmutación interna y finalmente se transmite por la línea de salida apropiada.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Las células llegan a la velocidad de ATM, normalmente cerca de 150 Mbps. Esto corresponde a un poco más de 360,000 células/seg, lo cual significa que el tiempo de ciclo del conmutador tiene que ser de cerca 2.7
µseg.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Un conmutador comercial podría tener desde 16 hasta 1024 líneas de entrada, lo cual significa que debe estar preparado para aceptar y comenzar a conmutar un lote de 16 a 1024 células cada 2.7 µseg.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
El hecho de que las células sean de longitud fija y corta (53 bytes) hace posible construir tales conmutadores.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Todos lo conmutadores de ATM tienen dos metas comunes:
1. Conmutar todas las células con una velocidad de desecho lo más baja posible.
2 . Nunca reordenar las células en un circuito virtual.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
La meta 1 dice que se permite suprimir células en emergencias, pero que la tasa de pérdida deberá ser lo más pequeña posible.
La meta 2 dice que las células que llegan a un circuito virtual en cierto orden deben salir también en ese orden, sin excepciones. Esta restricción hace que el diseño de conmutadores sea mucho más difícil, pero lo requiere el estándar ATM.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Un problema que se presenta en todos los conmutadores ATM es qué hacer si las células que llegan a dos o más líneas de entrada quieren ir al mismo puerto de salida en el mismo ciclo.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Resolver este problema es uno de los aspectos clave del diseño de todos los conmutadores ATM
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM La figura (a) describe la situación al inicio del ciclo 1, en el cual han llegado células por las cuatro líneas de entrada, destinadas para las
líneas de salida 2, 0, 2 y 1, respectivamente.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATMDebido a que hay un conflicto para la línea 2, únicamente se puede escoger una de las células. Suponga que se elige la que está en la línea de entrada 0.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATMAl inicio del ciclo 2, mostrado en la figura (b), han salido tres células pero la célula de la línea 2 ha sido retenida y han llegado a dos células más. Es hasta el inicio del ciclo 4 [(d) que todas las células han dejado el conmutador.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATMEl problema con las colas de entrada es que cuando se tiene que retener una célula se bloquea el avance de cualquier célula que venga
detrás de ella, aun si ésta se pudiera conmutar a otro lugar.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATMEste efecto se denomina bloqueo de cabecera de línea y es algo más complicado que lo que se muestra aquí, pues en un conmutador con 1024 líneas de entrada puede ser que los conflictos no se noten hasta que las células
ya han atravesado el conmutador y están peleando por la línea de salida.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Un diseño alternativo que no sufre bloqueo de cabecera de línea hace el encolocamiento en el extremo de salida, como se muestra en la figura.
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Aquí tenemos el mismo patrón de llegada de células, pero ahora cuando dos células quieren ir a la misma línea de salida en el mismo ciclo, ambas pasan a través del conmutador
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Una de ellas se pone en línea de salida, y la otra se encola en la línea de salida, como en la figura (b).
Conmutadores ATMConmutadores ATMConmutadores ATMConmutadores ATM
Aquí se requieren únicamente tres ciclos, en lugar de cuatro, para conmutar todos los paquetes. Karol et al. (1987) ha demostrado que en general el encolamiento de salida es más eficiente que el de entrada.
CAPA FÍSICACAPA FÍSICA CAPA FÍSICACAPA FÍSICA
La función de la capa física es el transporte de las células ATM
La capa ATM se divide en dos subcapas:
Subcapa dependiente del medio físico (PMD )
Subcapa de Convergencia de Transmisión ( TC)
Subcapa dependiente del medio Subcapa dependiente del medio físico (PMD)físico (PMD).
Subcapa dependiente del medio Subcapa dependiente del medio físico (PMD)físico (PMD).
La subcapa PMD lleva a cabo funciones que dependen del medio físico, sea eléctrico u óptico, como son la transmisión y temporización de bits.
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
La subcapa TC es responsable de todas las funciones relacionadas con la transmisión de las células, como son el desacoplo de la velocidad de las células, el control de errores de cabecera (HEC, Header Error Control), la delimitación de las células a las tramas de transmisión y la generación y recuperación de tramas.
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Transmisión de células (En las subcapas TC)
Cuando la capa TC recibe una célula, calcula su HEC y termina de completar la cabecera de la célula ATM, así la capa TC tomará una secuencia de células con su HEC correspondiente y las transformara en una corriente de bits
igualando con ella la corriente de bits del medio físico.
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Recepción de células (En la subcapa TC)
La capa TC en la recepción tendrá que convertir un flujo de bits en una corriente de células. ATM siempre mantiene un flujo constante de celdas de 53 bits ,por tanto el receptor deberá sincronizarse con el flujo de Bits, hasta que localice el principio de una celda, para a partir de ahí muestreara los siguientes 424 bits como la siguiente celda.
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Las celdas ATM no tienen porque ir enmarcadas ni precedidas de ningún código de inicio de celda, y cuando el receptor recibe el primer bit este no tiene porque ser el de inicio de celda
Problemas en la sincronización
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC) El truco esta en utilizar el HEC.
El receptor guarda un registro de desplazamiento de 40 bits, entrando los bits por la izquierda y saliendo por la derecha. La capa TC entonces inspecciona esos 40 Bits para ver si son potencialmente una cabecera de celda, así los últimos 8 bits serán el HEC del resto. Si no se cumple la condición se moverán un bit hacia la derecha para dejar paso al siguiente bit de entrada.
Solución
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Subcapa de Convergencia de Subcapa de Convergencia de Transmisión (TC)Transmisión (TC)
Este mecanismo no seria muy fiable, pues hay una alta probabilidad de encontrarnos HEC que no corresponden a la cabecera de la célula, pero se robustece con la siguiente maquina de estados.
Solución
JERARQUIAS DIGITALES EN JERARQUIAS DIGITALES EN REDES DE BANDA ANCHA REDES DE BANDA ANCHA
JERARQUIAS DIGITALES EN JERARQUIAS DIGITALES EN REDES DE BANDA ANCHA REDES DE BANDA ANCHA
Para comprender la operación de la capa física, particularmente en las redes públicas ATM, es conveniente hacer una digresión sobre la evolución de las jerarquías de las estructuras digitales.
Los sistemas de transmisión actuales tienen una serie de limitaciones muy significativas cuando se desea universalizar su utilización para gran capacidad de ancho de banda, hasta los Gbps y todo tipo de tráfico
JERARQUIAS DIGITALES EN JERARQUIAS DIGITALES EN REDES DE BANDA ANCHA REDES DE BANDA ANCHA
JERARQUIAS DIGITALES EN JERARQUIAS DIGITALES EN REDES DE BANDA ANCHA REDES DE BANDA ANCHA
Como consecuencia de las limitaciones de los sistemas actuales, surge el concepto de Jerarquía Digital Síncrona, JDS o su acrónimo en inglés, SDH (Synchronous Data Hierarchy)
LA JERARQUIA DIGITAL LA JERARQUIA DIGITAL SINCRONA SDH SINCRONA SDH
LA JERARQUIA DIGITAL LA JERARQUIA DIGITAL SINCRONA SDH SINCRONA SDH
Velocidad básica en JDS
155,52 Mbps
Matriz de 270 columnas Y 9 filas donde transmite
La información
Transmisión secuencial:Primera fila hacia las demás
La operación de :270*9*8000 (Nyquist)
LA JERARQUIA DIGITAL LA JERARQUIA DIGITAL SINCRONA SDH SINCRONA SDH
LA JERARQUIA DIGITAL LA JERARQUIA DIGITAL SINCRONA SDH SINCRONA SDH
En la estructura de 270*9 octetos se distinguen fundamentalmente los siguientes campos:
Las 9 primeras columnas constituyen lo que se denomina Función Auxiliar de Sección o Transport Overhead
Detección de errores, canal de comunicación para gestión de red y señalización de mantenimiento.
LA JERARQUIA DIGITAL LA JERARQUIA DIGITAL SINCRONA SDH SINCRONA SDH
LA JERARQUIA DIGITAL LA JERARQUIA DIGITAL SINCRONA SDH SINCRONA SDH
También incluye apuntadores que indican la posición de los diversos canales, sean síncronos o plesiócronos, dentro de la estructura.
En la Función Auxiliar de Sección está contenida la SOH, Section OverHead, constituida por los octetos de las filas 1 a 3 y 5 a 9, columnas 1 a 9
Los octetos de la fila 4 de las columnas 1 a 9 constituyen los apuntadores que indican el comienzo de la POH, Path OverHead, o Función Auxiliar del Trayecto.
Capas Físicas en Redes ATMCapas Físicas en Redes ATMCapas Físicas en Redes ATMCapas Físicas en Redes ATM
Entre las capas de redes ATM propuestas encontramos:ATM sobre SDH:
STM- 4 (622,08 bits) STM-1 (155,52 Mbps)
ATM a 100 Mbps sobre FDDI (TAXI)ATM a 25,6 Mbps
ATM sobre PDH: E1 (2,048 Mbps) DS1 (1,548 Mbps) DS2 (6,312 Mbps) E3 (34,368 Mbps) E4 (139,264 Mbps) DS3 (44,736 Mbps)
Capa Física ATM a 25,6 MbpsCapa Física ATM a 25,6 MbpsCapa Física ATM a 25,6 MbpsCapa Física ATM a 25,6 Mbps
Ejemplo de ATM en entornos privados.
El objetivo, minimizar el coste de la circuitería electrónica, para llevar la tecnología ATM a nivel de las estaciones de trabajo y así tener una arquitectura escalable, tanto en velocidad como en entornos LAN, MAN y WAN.
No requiere el uso de tramas.
Las células se transportan continuamente por el medio físico una vez que se han codificado adecuadamente.
Este esquema es conocido como Interfaz Basada en Células.
También:
Subcapa dependiente del Medio FísicoSubcapa dependiente del Medio FísicoSubcapa dependiente del Medio FísicoSubcapa dependiente del Medio Físico
La misión es transportar señales por medio físico,
incluyendo la temporización de bit.
La velocidad de transmisión es de:
25,6 Mbps
El medio físico es par trenzado, utilizando dos pares
por enlaces (para emisión y recepción).
Es utilizable UTP de categoría 3 ó 5 como STP.
Subcapa de convergencia de transmisiónSubcapa de convergencia de transmisiónSubcapa de convergencia de transmisiónSubcapa de convergencia de transmisión
Las células se transportan continuamente, sin que exista una estructura de trama asociada a intervalos regulares de tiempo.
El receptor no dispone de un reloj externo; la información del reloj puede derivarse de la señal recibida o ser proporcionada directamente por el equipo de usuario.
Las funciones son las siguientes:
Codificación/Decodificación. Codificación/Decodificación de línea MRZI. Delimitación de células. Generación y verificación del HEC, Control de
Error de Cabecera. Adaptación de las velocidades de células entre las
capas ATM y Física Funciones de transmisión periódica para servicios
isócronos.
Capa física ATM sobre STM-1 a Capa física ATM sobre STM-1 a 155,52 Mbps155,52 Mbps
Capa física ATM sobre STM-1 a Capa física ATM sobre STM-1 a 155,52 Mbps155,52 Mbps
Las estructuras de transporte actuales se basan
normalmente en la Jerarquía Digital Plesiócrona,
PDH, que se desplazan hacia estructuras basadas en
SDH.
Subcapa dependiente del medioSubcapa dependiente del medioSubcapa dependiente del medioSubcapa dependiente del medio
El medio físico puede ser óptico o eléctrico, ambos utilizan dos circuitos por enlace, uno para cada sentido de la transmisión, con una velocidad binaria de: 155,52 Mbps.
Se vela por la temporización de bit y la recuperación del reloj en el receptor
155,52 Mbps
La distancia máxima es de:
Se puede utilizar cable coaxial de 75 ohmios o cables de pares de categoría 5, UTP o STP.
100 a 200 mts.
El medio óptico permite entre:
utilizándose fibra monomodo , SMF. El código de línea es NRZ, con lo que la velocidad de línea es también de 155,52 Mbaudios. El reloj se deriva de la señal recibida de línea.
800 a 2000 mts.
Subcapa de Convergencia de Subcapa de Convergencia de TransmisiónTransmisión
Subcapa de Convergencia de Subcapa de Convergencia de TransmisiónTransmisión
Las células se transportan en una estructura SDH.
El flujo se transporta en el Contenedor 4 (C-4), que se empaqueta en el Contenedor Virtual 4 (VC-4), conjuntamente con el POH.
El VC-4, coincide en dimensiones con la Unidad Administrativa 4 (AU 4), pero no necesariamente alineado con ella.
Funciones de la subcapa de convergencia:Generación y recuperación de tramas.Aleatorización y desaleatorización para
extracción del reloj.Delimitación de células mediante el uso del HEC.Generación y Verificación del HEC.Desacoplo de velocidades.
Al transportar flujos ATM de velocidad inferior se
incluye la función de multiplexación de los
contenedores.
Tipos de Interfaces de la Tipos de Interfaces de la Capa FísicaCapa Física
Podemos mencionar a modo de ejemplo tres tipos de interfaz:
Interfaz de la capa Física DS-1.Interfaz de la capa Física DS-3.Interfaz de la capa Física SONET.
Interfaz de la Capa Física DS-1Interfaz de la Capa Física DS-1
El enmarcamiento de los datos del usuario depende de la situación de la red y las aplicaciones de usuarios.
El enmarcamiento se hace a cada 193 bits de posición.
Interfaz de la Capa Física DS-3Interfaz de la Capa Física DS-3
Las funciones de esta capa es agrupada dentro de las Subcapas PMDPMD y TCTC.
Especificación PMD: Esta subcapa está pactada con el criterio del medio físico (par trenzado, cable coaxial) definido en ANSI T1.107a y GR-499-CORE.
Especificación TC: Esta subcapa es independiente de las características del medio de transmisión.
La función principal de esta subcapa es generar y procesar algún overhead de los octetos contenidos en el frame DS-3.
SubCapaTC
SubCapa
PMD
Generación y verificación del HEC.Enmarcamiento PLCP y delineación de célula.Utilización del POH.Cronometraje del PLCP.Nibble stuffing.
Bit timing y codificación de línea.Medio Físico.
Funciones de la Capa Física DS-3
Interfaz de la Capa Física Interfaz de la Capa Física SONETSONET
Interfaz de la Capa Física Interfaz de la Capa Física SONETSONET
El formato SONET es desarrollado para definir una jerarquía óptica de sincronización que es bastante flexible para llevar diferentes tipos de cargas.
Las funciones de esta capa son agrupar las subcapas PMD y TC.
Especificación de las subcapas PMD y TC:
Especificación PMD: Esta subcapa está de acuerdo con los criterios de medio físico de SONET.
Especificación TC: Esta subcapa es independiente de las características del medio de transmisión.
Subcapa
TC
SubcapaPMD
Generación/Verificación de la secuencia HEC.Ensamblar y Desamblar Células.Delineación de Células (HEC).
Identificación de la señal de ruta (C2).
Codificación del Bit tiempo/línea.Medio Físico.
Justificación de Frecuencia/Procesamiento puntero.Multiplexión.Ensamblado y Desamblado.Transmisión del frame generación/recuperación.
Funciones de la capa Física SONET
Func
ión
espe
cífi
ca A
TM
SO
NE
T