reti logiche l-a orario lunedì ore 14-16 17 (ora q) [aula 5.7], giovedì ore 9-12 [aula 6.2],...

26
RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale didattico de, compiti a casa, testo e soluzione di prove d’es www.lia.deis.unibo.it/Courses/2007-08 Dispense R. Laschi, M. Prandini: “Reti Logiche”, Esculapio, 2007 Ricevimento nerdì ore 11-13; Mercoledì ore 15-17, previo accordo telefoni (051 20) 93005 o via e-mail ([email protected])

Upload: lotterio-luciani

Post on 02-May-2015

224 views

Category:

Documents


5 download

TRANSCRIPT

Page 1: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

RETI LOGICHE L-A

OrarioLunedì ore 14-16 17 (ora Q) [aula 5.7],

Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1]

Informazioni, programma, materiale didattico(slide, compiti a casa, testo e soluzione di prove d’esame)

www.lia.deis.unibo.it/Courses/2007-08

DispenseR. Laschi, M. Prandini: “Reti Logiche”, Esculapio, 2007

RicevimentoVenerdì ore 11-13; Mercoledì ore 15-17, previo accordo telefonico

(051 20) 93005 o via e-mail ([email protected])

Page 2: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Regolamento prove

d’esameIn ogni A.A. sono previsti 6 appelli d’esame:Giugno, Luglio, Settembre, Dicembre, Gennaio, Aprile

L’esame consiste in due prove:1. prova scritta (2 esercizi)

• punti complessivamente disponibili: 20• superamento: punteggio di ciascun esercizio 4

2. prova orale• punti disponibili: 10• superamento: punteggio 4

Voto esame: somma dei punteggi delle due prove

Nella sola SESSIONE ESTIVA: - la prova orale può essere sostituita dalla prova intermedia, se superata con almeno 4 punti (o, per chi ha superato la prova scritta di Giugno, con il primo esercizio della prova di Luglio)- ogni compito a casa, svolto congiuntamente da due Studenti e consegnato in tempo, incrementa il voto finale fino a 0,5 punti

Page 3: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

prova intermedia: Sabato 24 Maggio, ore 9.00-13.00, aula 6.2 I prova scritta: Giovedì 26 Giugno, ore 14.30-18.30,aula 6.2 II prova scritta: Mercoledì 16 Luglio, ore 14.30-18.30,aula 6.2

Date prove scritte d’esame

sessione estiva

iscrizione obbligatoria tramite Uniwex

Page 4: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Aspiranti ingegneri dell’informazione

RETI LOGICHEinsegna

a descrivere ea progettare le

MACCHINE DIGITALI

Eugenio Faldella (ET)Roberto Laschi (I)Stefano Mattoccia (A)Marina Pettinari (ET)

Obiettivi del corso

Page 5: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Macchine digitali

Sistemi artificiali

che impiegano grandezze fisichecontraddistinte da un

insieme discreto di valori “significativi”(segnali digitali)

per rappresentare, elaboraree comunicare informazioni

il“mezzo”

il“fine”

Page 6: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

complessità

tecnologiatempo

controllo

elettrica elettronica

tutte leattività

3000 anni di storia e 4 tecnologie

calcolo

manuale meccanica

misura

Page 7: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

“Pervasive Digital Era”

Page 8: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Ogni livello individua entità (sottosistemi,unità, moduli, …, componenti “primitivi”)

opportunamente cooperanti,contraddistinte da ben predefiniti ruoli,

funzionalità, interfacce e protocollidi interazione con le altre entità

operanti nello stesso livelloo nei livelli adiacenti della gerarchia.

Esplorando i livelli della gerarchiadall’alto verso il basso,

aumenta il numero di entità,ma diminuisce la complessità

di ciascuna di esse, dal punto di vistasia comportamentale che strutturale.

La descrizione del comportamentodi un sistema complesso,

in ogni ambito ingegneristico,è inevitabilmente articolata su più livelli

(approccio “divide et impera”).

Livelli di descrizione

Page 9: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

I livelli di descrizione di una diffusissimamacchina digitale: il calcolatore elettronico …

Page 10: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Livellologico

Livellofisico

Livelloarchitetturale

Calcolatori Elettronici L-A

Elettronica Digitale L-A

Reti Logiche L-A

Microelettronica L-A

Fondamentidi Informatica L-A

Page 11: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Funzioni,variabili,

espressioni

Livello logico

Livello fisico

Livello architetturale

processore,memoria, I/O

RAM, Registro,Contatore, ALU,

Decoder, Multiplexer

Affidabilità, velocità,ingombro, consumo,

costo

Adattabilità, velocità,capacità, sicurezza,

espressività

Descrizione formale,composizione,

decomposizione

segnali ecircuiti

modello della macchina digitale che consente• di astrarre dalla tecnologia• di dettagliare l’immagine architetturale

Argomenti da affrontare per impiegare il modello:• Modalità di rappresentazione, elaborazione

e trasferimento dell’informazione• Metodi per la definizione formale delle specifiche• Metodologie di progetto

Rete Logica:

Page 12: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Descrizionedella

STRUTTURA

Descrizionedel

COMPORTAMENTO

Sintesi

Analisi

I due contesti progettuali oggetto di studio

astrazione

cosa fa

come èfatta

Macchinadigitale

esitounivoco

nonunivoco

Page 13: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Progettazione top-down e bottom-up

Livello n

Componenti “primitivi” per il livello n

Comportamentodell’intero sistema

Struttura formata da sottosistemi

Livello 0 Fenomeni fisici all’interno di materiali

Livello n-1

Componenti “primitivi” per il livello n-1

Comportamentidei vari

sottosistemi

Strutture formate da parti più semplici

Componenti “primitivi” per il livello 1

Livello 1

Schemi circuitali

Andamenti di tensioni e di

correnti elettriche

Page 14: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Descrizione dellastruttura che

presentail nuovo

comportamento

CAD

Il progetto, o sintesi, su un livello

nuovocomportamento

Elenco dei componenti

disponibili, del loro comportamento e

delle modalità con cui

farli interagire

Metodologie per l’ottimizzazione

del costo e delle prestazioni

nuovocomponente

Page 15: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Cap.1: Introduzione alle macchine digitali

Cap.2: Rappresentazione, elaborazione,trasferimento dell’informazione

Programma

Cap.3: Modelli e metodi per la descrizioneformale delle specifiche

Cap.5: Metodologie per la sintesi e l’analisidi reti combinatorie

Cap.6: Metodologie per la sintesi e l’analisi di reti sequenziali asincrone

Cap.7: Metodologie per la sintesi e l’analisi di reti sequenziali sincrone

Saperfare

Sapere

Cap.4: Componenti logici elementari ealgebra di commutazione

OraleProva intermedia

OraleProva scritta

Page 16: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Macchine digitali:dal livello fisicoal livello logico

Page 17: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

La gestione dell’informazione a livello fisico

Segnale: grandezza fisica variabile nel tempo, il cui andamento o forma d’onda identifica l’informazione che la sorgente intende inviare alla destinazione.Segnale analogico: ogni variazione della grandezza fisica modifica l’informazione trasportata. Segnale digitale: solo a “significative” variazioni della grandezza fisica corrisponde una modifica dell’informazione trasportata.

segnalidestinazione

I circuiti elettronici che formano il livello fisicodi una macchina digitale coordinano il loro funzionamento

scambiandosi informazioni veicolate da “segnali”.

sorgente

Page 18: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Forma d’onda di un segnale

• Il segnale analogico

• Il segnale digitale

• Il segnale binario

L

H

s(t) informazione

“rumore”

Page 19: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Segnali analogici vs. segnali digitali

IPOTESI: si dispone di una tensione elettrica V variabile nell’intervallo0-10 volt, di cui si è in grado di generare (lato sorgente) e misurare (lato destinazione) il valore con la precisione del centesimo di volt.

SOLUZIONI

Segnale analogico: posto V = N, la comunicazione richiede una sola unità di tempo, ma un “rumore” di entità pari a 0,01 volt altera il valore trasferito.

Segnale digitale: suddiviso l’intervallo di variabilità del segnale V in 10 fasce da 1 volt, la comunicazione richiede tre unità di tempo, una per ciascuna cifra decimale; l’immunità al rumore è pari a 0,5 volt.

Segnale binario: suddiviso l’intervallo di variabilità del segnale V in 2 fasce da 5 volt, la comunicazione richiede dieci unità di tempo; l’immunità al rumore è pari a 2,5 volt.

PROBLEMA: trasferire il valore N di un numero intero (0 ≤ N ≤ 999).

Page 20: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

1/4

2/4

3/4

4/4

4 segnali

1/82/83/84/85/86/87/88/8

8 segnali

Segnali analogici vs. segnali binari

PROBLEMA: evidenziare il livello del carburante in un’automobile

SOLUZIONI: 1 segnale analogico, oppure,a parità di contenuto informativo, una molteplicità di segnali binari

sensore(on/off) riserva

1 segnale

...

Page 21: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Fenomeni fisici e segnali binari

fenomenofisico

fenomenofisico“causa”“causa” “effetto”“effetto”

segnaletensione

segnalecorrente

circuito elettrico

contattomobile

caricosorgente di

alimentazione

Page 22: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

correnteelettrica

correnteelettrica

il transistorebipolare unipolare

effetto

corrente SI / NO

causa

valore “alto” / “basso”

“Interruttori” elettronici

tempo

tensioneo correntein ingresso

H

L

tempo

correntein uscita

H

L

correnteelettrica

tensioneelettrica

Page 23: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Tecnologia e prestazioni

ManualeMeccanicoElettricoElettronico

evoluzione

Azionamento

Transistore unipolare

area: 10-9 mm2

velocità: 1010 commutazioni/sconsumo: 10-4 wattcosto: 10-3 lire

Integrazione!

Page 24: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

segnali analogicimicrofonotermostatoaltimetro

I/O analogico

Elaborazionedi

segnalibinari

segnali binarilampadinamonitorfloppy

ConvertitoreD/A

segnali analogicialtoparlanteplotterdinamo

segnali binaritastieramousefloppy

ConvertitoreA/D

Page 25: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Variabili binarie

logica negativa

Segnali binari: Presente, Assente Alta, Bassa Aperto, Chiuso Accesa, Spenta ecc.

Bit (binary digit)Variabile x tale che x B:0,1

logica positiva o negativa

correntex

1

0 presente

assente

x

0

1

tensione

alta

bassa

x

0

1

x

1

0

contatto

aperto

chiuso

x

0

1

x

1

0

lampada

spenta

accesa

x

0

1

x

1

0

logica positiva

Page 26: RETI LOGICHE L-A Orario Lunedì ore 14-16 17 (ora Q) [aula 5.7], Giovedì ore 9-12 [aula 6.2], Venerdì ore 9-11 [aula 6.1] Informazioni, programma, materiale

Configurazioni binarie

• Le distinte configurazioni binarie di n bit sono 2n.

• Una configurazione di n bit può rappresentare: i valori di n segnali binari in un certo istante; i valori di un segnale binario in n istanti. n=3:

x1 x2 x3

0 0 01 0 00 1 00 0 11 1 01 0 10 1 11 1 1

Configurazione binaria di n bit: stringa di n simboli {0,1}. x1 x2 x3 xn

n bit

x1

t

0

x2

x3

0

0

1 0 0x

t1 t2 t3

010 111 000 011 111 …x1x2x3

notazione alternativa: