sistema real-time: sistema visyr implementazione nellambiente di sviluppo quartus-ii semplice...
TRANSCRIPT
![Page 1: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/1.jpg)
Logiche programmabili Logiche programmabili
![Page 2: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/2.jpg)
Stratix DeviceStratix Device
Device Family Device Family SIZE KLaBsSIZE KLaBs
Pin (I/O)Pin (I/O)
Speed GradesSpeed Grades
![Page 3: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/3.jpg)
Stratix Architecture Stratix Architecture
![Page 4: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/4.jpg)
Logic Array Blocks (LABs)Logic Array Blocks (LABs)
Logica Combinatoria
(4 input 1 output)Logica Combinatoria
(4 input 1 output)
RegistroRegistro
Interconnessioni con
i lab adiacentiInterconnessioni con
i lab adiacenti
![Page 5: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/5.jpg)
TriMatrix MemoryTriMatrix Memory
![Page 6: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/6.jpg)
DSP BlockDSP Block
![Page 7: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/7.jpg)
Clock ManagementClock Management
![Page 8: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/8.jpg)
Nios Processor Nios Processor Nios II Processors for I/O Processing Nios II Processors for I/O Processing
Implementing complex state machines Performing I/O and data-processing tasks Configuring FPGAs remotely Accelerating DSP - algorithms
Implementing complex state machines Performing I/O and data-processing tasks Configuring FPGAs remotely Accelerating DSP - algorithms
Nios II Processors: Complete SOPC SolutionNios II Processors: Complete SOPC Solution
Interrupt controllers Direct memory access (DMA) Parallel I/O blocks Serial interfaces Memory interfaces
Interrupt controllers Direct memory access (DMA) Parallel I/O blocks Serial interfaces Memory interfaces
![Page 9: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/9.jpg)
Prodotto Matrice x Matricebasato su logiche programmabili
Prodotto Matrice x Matricebasato su logiche programmabili
![Page 10: Sistema Real-time: Sistema VISyR Implementazione nellAmbiente di Sviluppo Quartus-II Semplice Applicazione: Prodotto Matrice x matrice Architettura StratiX](https://reader035.vdocuments.pub/reader035/viewer/2022062701/5542eb65497959361e8d0e05/html5/thumbnails/10.jpg)
dcba
3 d3 c3 b3 a2 d2 c2 b2 a1 d1 c1 b1 a
2 h2 g2 f2 e1 h1 g1 f1 e
hgfe
Martice Input -------- FIFO doppia porta Martice Input -------- FIFO doppia porta
Matrice Risultati ---- RAM doppia portaMatrice Risultati ---- RAM doppia porta
Moltiplicatore 3x3 + Albero di sommaMoltiplicatore 3x3 + Albero di somma
Shift Register (profondità 12 elementi)Shift Register (profondità 12 elementi)
Albero di somma a 3 ingressiAlbero di somma a 3 ingressi
Matrice dei Pesi ----- ROMMatrice dei Pesi ----- ROM
Ha
rdw
are