skill 0 1 g #Ý fÔ fï gkgcgvg4 g6 g0 g0 gx g{ g> …...matsuzawa 2014/5/26 & okada lab....

9
Matsuzawa & Okada Lab. Matsuzawa & Okada Lab. 2014/5/26 SKILLゝㄒ䜢⏝䛔䛯 䝋䝣䝖䜴䜶䜰䜰䝘䝻䜾䛾㛤Ⓨ 䕿┒ *1䚸Ⳣཎ ගಇ*1,*2䚸ᐑཎ ṇஓ*1䚸ᯇ⃝ *1 㻖㻝 ᮾிᕤᴗᏛᏛ㝔 ⌮ᕤᏛ◊✲⛉ 㟁Ꮚ≀⌮ᕤᏛᑓᨷ ᯇ⃝䞉ᒸ⏣◊✲ᐊ 㻖㻞 ⊂❧⾜ᨻἲே⛉Ꮫᢏ⾡⯆ᶵᵓ 201452602 1 Matsuzawa & Okada Lab. Matsuzawa & Okada Lab. 2014/5/26 SKILLゝㄒ䜢⏝䛔䛯䝋䝣䝖䜴䜶䜰䜰䝘䝻䜾䛾㛤Ⓨ ᴫせ 䠍䠊◊✲⫼ᬒ 䠎䠊ᚑ᮶䛾⮬ᡂ 䠏䠊䝋䝣䝖䜴䜶䜰䜰䝘䝻䜾䛾㛤Ⓨ 㛤Ⓨ⎔ቃ䛚䜘䜃㛤Ⓨゝㄒ 䝋䝣䝖䜴䜶䜰䜰䝘䝻䜾䛾ฎ⌮䝣䝻䞊 䝋䝣䝖䜴䜶䜰䜰䝘䝻䜾䛾㛤Ⓨ᪉ἲ 䠐䠊 9䝡䝑䝖䠮䠠䠝䠟䛾㛤Ⓨ ᅇ㊰ᵓᡂ䛸䝺䜲䜰䜴䝖ᵓᡂ 9䝡䝑䝖RDAC䛾㛤Ⓨ᪉ἲ 䝥䝻䜾䝷䝮䛻䜘䜛㝵ᒙタィ 䝔䞊䝥䜰䜴䝖䛧䛯ᅇ㊰ᅗ䛸䝺䜲䜰䜴䝖ᅗ 䠑䠊 䛭䛾䛾䝋䝣䝖䜴䜶䜰䜰䝘䝻䜾䛾㛤Ⓨ 㻝㻞䝡䝑䝖㻿㻭㻾 㻭㻰㻯䛾㛤Ⓨ 㻰㻯㻻䛾㛤Ⓨ 䠒䠊⤖ㄽ LSI とシステムのワークショップ 2014 2014 年 5 月 26 日〜 28 日 PG-2-1 PG-2

Upload: others

Post on 22-Aug-2020

0 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26

SKILL

*1 *1,*2 *1 *1

2014 5 26

02

1

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

9

9 RDAC

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-1

PG-2

Page 2: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

2

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

•1

6 16 90nm65nm 45nm 28nm

RDAC CDAC

2014/5/26 SKILL

3

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

F

F

F

E. Malavasi, E. Charbon, E. Felt, and A. Sangiovanni-Vincentelli, “Auto of IC Layout with Analog Constraints” IEEE Trans. Computer-Aided Design, vol. 15, pp. 923-942, Aug. 1996.

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-2

PG-2

Page 3: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

4

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

Skill

Skill

CADENCE

geGetCellViewWindow

geAddHilightPath

dbOpenCellViewByTypedbCreateInstdbCreateParamInstdbCreatePathdbCreateRectdbClose

cellviewsymbol,schematic,layout

dbDumpCell6 dbCreateCell6

DC_TEG.il,AC_TEG.il

DC_TEG TEG

5

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

rect (( x1 y1) ( x2 y2))label ( x y) stick 1.0 path (( x1 y1) ( x2 y2))cell ( x y) pcell ( x y) row columnpcell ( x y)

SKILLRECT dbCreateRectPATH dbCreatePathCELL dbCreateInstPCELL dbCreateParamInstLABEL dbCreateLabel

SKILLprocedure( ( )

prog(( ) )for( i 1 2 )if( then 1 else 2)list( 1 2)

1: 2cv = dbOpenCellViewByType (libnamecellname viewname "" “r")dbClose(cv)

CADENCE

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-3

PG-2

Page 4: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

6

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

L

SPICE

7

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

SKILLDRC

DRC

Finger 4LOGIC DFF

Source Via

LVS pinTOP

2014/5/26 SKILL

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-4

PG-2

Page 5: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

8

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

9

2014/5/26 SKILL

RDAC

9

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

9

2014/5/26 SKILL

R-2R =26=8 8=64

1 15

D/FF D/FF1 15

LOGIC1 15

D/FF1 15

D/FF1 15

D/FF1 15

D/FF1 4

LOGIC1 15

LOGIC1 15

LOGIC1 15

LOGIC1 4

AND-OR AND-OR AND-OR AND-OR AND-OR

1 15 1 15 1 15 1 15

1248

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-5

PG-2

Page 6: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

10

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

9 RDAC

2014/5/26 SKILL

LOGIC DFF

11

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

load "LOGIC_common.il"

procedure(LOGICpn01(libname cellname Lmin Wn Wp)prog(()

LOGICpn01_sch(libname cellname "schematic" Lmin Wn Wp)LOGICpn01_lay(libname cellname "layout" Lmin Wn Wp)LOGICpn01_sym(libname cellname "symbol")

))

“LOGIC_common.il“LOGIC_sch_base LOGIC_lay_base

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-6

PG-2

Page 7: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

12

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

procedure(LOGICpn01_sch(libname cellname viewname Lmin Wn Wp)prog((cv)

cv = dbOpenCellViewByType(libname cellname viewname "" "w")

LOGIC_sch_base(cv Lmin Wn Wp)LOGICpn01_sch_wire(cv)

dbSave(cv) dbClose(cv))

)

procedure(LOGICpn01_lay(libname cellname viewname Lmin Wn Wp) prog((cv width inout width_inout)

cv = dbOpenCellViewByType(libname cellname viewname "" "w")

width= LOGIC_lay_base(cv Lmin Wn Wp)inout= LOGICpn01_lay_wire(cv Lmin Wn Wp)width_inout=append(width inout)

dbSave(cv) dbClose(cv)return(width_inout)

))

13

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

LVSLVS

9 RDAC(20131113TapeOut)

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-7

PG-2

Page 8: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

14

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

SAR ADC

15

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

DCO

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-8

PG-2

Page 9: SKILL 0 1 G #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> …...Matsuzawa 2014/5/26 & Okada Lab. SKILL 0 1 G" #Ý FÔ Fï GKGcGVG4 G6 G0 G0 GX G{ G> Fþ 6ä $Î E % ú *1 F¸,â N *1,*2 F¸

16

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.

RDACLOGIC DFF

DRC LVS

RDACSAR ADC DCO

2014/5/26 SKILL

17

Matsuzawa& Okada Lab.Matsuzawa& Okada Lab.2014/5/26 SKILL

SKILLSKILL

JEDAT

LSI とシステムのワークショップ 2014

2014 年 5 月 26 日〜 28 日 PG-2-9

PG-2