sumador y restador lógico
TRANSCRIPT
-
8/18/2019 Sumador y Restador lógico
1/10
“Diseño de Sistemas Digitales”
Diseñar un circuito que permita realizar la suma o la resta (que
el usuario seleccionará al momento de hacer la operación) de
dos números de un dígito decimal cada uno (los valores válidos
para cada operando son de 0 a 9). as entradas se !ormaran con
dip"s#itches para representar los operandos $ la selección de la
operación% $ el resultado se mostrará en displa$s de &segmentos% indicando el signo del resultado en el caso de la
resta.
Desarrollo y Resultados:
Sabemos que a un sumador de n bits, haciéndole un pequeño cambio, lo
podemos convertir en sumador y restador. Simplemente se
complementan a 1 los bits del sustraendo y además se añade un 1 por
la entrada de acarreo. La suma de dos números de n bits necesitan n +1
bits para poder expresarse sin overo!.
Una señal de control S/R decide si se hace o no ese cambio, y, por tanto,si se resta o suma, respectivamente.Veamos un eemplo de sumas!
"
-
8/18/2019 Sumador y Restador lógico
2/10
“Diseño de Sistemas Digitales”
Veamos un eemplo de resta
# si el minuendo es menor $ue el sustraendo!
%
-
8/18/2019 Sumador y Restador lógico
3/10
“Diseño de Sistemas Digitales”
&$u' se tiene $ue aplicar complemento a %!
(
-
8/18/2019 Sumador y Restador lógico
4/10
“Diseño de Sistemas Digitales”
Sea & un n)mero de ( bits en complemento a % *&%, &", &+, donde &%
es el bit de signo. Sea - un n)mero de ( bits en complemento a % *-%,
-", -+, donde -% es el bit de signo. Vamos a realiar un sumador
restador para & y -, basndonos en la idea del sumador restador binario.
0l rango de n)meros representados es 123, 4(5, si bien el rango de
posibles resultados es 126,475, $ue necesita 3 bits en complemento a %.
Vamos a considerar todos los casos posibles, teniendo en cuenta $ue &
puede ser positivo o negativo, $ue - puede ser positivo o negativo y $ue
podemos sumar o restar, resultan 6 casos.
0n los casos ", 3, 7 y 8 necesitan los 3 bits, ya $ye en resultado e9cede
el margen de representaci:n con ( bits 123,4(5, mientras $ue en los
restantes casos *%, (, ; y 6 s:lo se necesitan ( bits, ya $ue el resultado
est dentro del citado margen de representaci:n. Vemoslo en binario
en cada caso.
3
-
8/18/2019 Sumador y Restador lógico
5/10
“Diseño de Sistemas Digitales”
-
8/18/2019 Sumador y Restador lógico
6/10
“Diseño de Sistemas Digitales”
7
-
8/18/2019 Sumador y Restador lógico
7/10
“Diseño de Sistemas Digitales”
8
-
8/18/2019 Sumador y Restador lógico
8/10
“Diseño de Sistemas Digitales”
Simulaci:n!
6
-
8/18/2019 Sumador y Restador lógico
9/10
“Diseño de Sistemas Digitales”
>
-
8/18/2019 Sumador y Restador lógico
10/10