système slow-control au lapp
DESCRIPTION
Système slow-control au LAPP. Priorité n°1 : bien comprendre les limites du système slow-control sécurité Pour la partie lecture (capteurs) -> pas de problèmes fondamentaux Sérialisation des capteurs (One Wire ) 1 entrée par capteur directement connecté au FPGA ou via un ADC sur la carte. - PowerPoint PPT PresentationTRANSCRIPT
![Page 1: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/1.jpg)
Système slow-control au LAPPPriorité n°1 : bien comprendre les limites du système slow-control sécurité– Pour la partie lecture (capteurs) -> pas de problèmes
fondamentaux• Sérialisation des capteurs (One Wire)• 1 entrée par capteur directement connecté au FPGA ou
via un ADC sur la carte.– Pour la partie actionneurs
• uniquement une consigne (autorisation ou basse tension)• Consigne + puissance sur les parties opératives.
– Refroidissement– Motorisation
![Page 2: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/2.jpg)
Plusieurs possibilités d’architecture
1 : Développement complet du système (custom)
FPGA CPU
OS + OPC UA
(serveur)Alim
![Page 3: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/3.jpg)
2 : Carte développée dans un châssisSans communication fond de panier.– Choix châssis (Cpci, PCI, PXI etc…)– Format 3U 6U ?
FPGA CPU
OS + OPC UA
(serveur)Alim
Avantage : modulaire
![Page 4: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/4.jpg)
3 : Carte développée dans un châssis avec un CPU central (comme HESS2)
(communication fond de panier)
FPGA PCI
Alim
CPUOS +
OPC UA (serveur)
CPU
![Page 5: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/5.jpg)
FPGA
4 : Système sur étagère (COTS)
ADC/DAC
CPUOS +
OPC UA (serveur)
![Page 6: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/6.jpg)
cPCI
CUSTOM
COTS
ChâssisCarte électronique
ModulesspécifiquesCPU
1200 € 8000 €
√ √
2150 € 2950 €
√ √ √
1800 €
√
√
4000 €
4000 €
OPCUA TCP/IPCoûtHardware
13200 €
6900 €
4000 €
COMMUNICATIONHARDWARE
20000 €
20000 €
20000 €
PC
License
License
License
1000 €
1000 €
1000 €
CHIFFRAGE POUR DEMONSTRATEUR
![Page 7: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/7.jpg)
cPCI
CUSTOM
COTS
SOFT HARD
√ √
√
DEVELOPPEMENT
√ √
AVANTAGESINCONVENIENTS
• Solution rodée sur HESS2• Développement « sur mesure »
• Prix• Temps de développement carte• Poids du châssis
• Temps de développement carte• Prix• Poids• Développement « sur mesure »
• Rapidité de développement• Redondance alimentation• Poids
• Modules limités en I/O• Prix
![Page 8: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/8.jpg)
Capteur 1-wire
• Niveau de tension utilisé +5V• Tologies de réseau supportées : série, parallèle, étoile• Utilisation du bus en mode « parasite » (alimentation à partir du fil de données)besoin de 2 fils : ), un fil de données et un fil de masse.• Chaque circuit possède une adresse physique unique gravée dans la puce (codée sur 8 octets)• Capteur intelligent à sortie numérique directe
• Intègre un oscillateur• ROM• Résolution programmable (ex pour T°C)• ………
![Page 9: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/9.jpg)
Système 1-Wire : 3 parties
MASTER SLAVE
Bus master with Controlling software
DATA
Gnd
1-Wire devices
Wiring & connector
Maitre & escalve configuré en transcieverPas besoin d’horloge, chaque 1-wire intègre un oscillateur synchronisé sur le Front descendant du maitre
![Page 10: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/10.jpg)
Ce système de bus utilise un seul maître, qui pourra dialoguer avec un ou plusieurs esclaves.Toutes les commandes et données sont envoyées avec le bit LSB en tête.Le fil unique du bus doit être tiré au +Vcc par une résistance de 4,7KΩ.L'état repos du bus est donc un état haut.Si le bus est maintenu à l'état bas plus de 480 μs par le maître, tous lescomposants sur le bus sont remis à zéro. (C'est le pulse d'initialisation ou de Reset).Après un délai de 15 à 60 μs, le ou les esclaves raccordés, forcent le busà l'état bas pendant 60 à 240 μs pour signaler leur présence.
![Page 11: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/11.jpg)
Circuit équivalent d’une chaine 1-wire
Cin, Cload, Idisc, Iop sont multipliés par le Nb de composants.Ri est divisé par le Nb de composants.L’esclave doit avoir un « idle » courant d’au moins 5µA pour que son interface soit synchronisée avec le protocole de communication
Précaution sur le choix du câble, préconisé câble paire torsadée de catégorie 5 (50pF/m).
![Page 12: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/12.jpg)
Différentes Topologies
Terminologie:RADIUS : est la distance (en mètre) entre le maitre et le + éloigné des esclaveWEIGHT: est le nombre total de connections (en mètre)Ex : topologie en étoile à 3 branches
Radius = 30mWeight = 10 + 20 +30 = 60m
Le protocol 1-wire a un Weight Max = 750m.Un maitre de type RTCU (Real Time Control Unit) supporte un Radius max de 65m
10m
20m30m
![Page 13: Système slow-control au LAPP](https://reader034.vdocuments.pub/reader034/viewer/2022052416/568139f0550346895da1aa3b/html5/thumbnails/13.jpg)
Tests Réalisés ou en cours :
Dialogue avec des capteurs 1-wire via Labview sur différentes plateformes
*Châssis PXI + carte FPGA7833 :Identification capteur de températureIdentification EEPROM, lecture , écriture
*Contrôleur USB9490R (interface USB/1-Wire)Identification capteur de températurelecture températurecontrôle précision de la lecture (9,10,12 bits +/-0,1, 0,01, 0,001 °C)
*Châssis RT cRIO + module 8 I/O NI 9401
qques problèmes dans la configuration du module 9401