thuc hanh ky thuat so

8/3/2019 Thuc Hanh Ky Thuat So

http://slidepdf.com/reader/full/thuc-hanh-ky-thuat-so 1/53

Bài Thực Hành Kỹ Thuật Số.

1

BÀI 1

KHẢO SÁT CỔNG LOGIC

A. MỤC ĐÍCH – YÊU CẦU

1. Mục đích: Giúp sinh viên bằng thực nghiệm khảo sát:

Khảo sát mức logic

Khảo sát các loại cổng cơ bản

Khảo sát một số mạch logic ứng dụng thông thườ ng

2. Yêu cầu:

Thực hiện đúng quy định của phòng thực hành.

Thực hiện đúng an toàn trong quá trình thực hành.

Thực thực đúng trình tự thực hành.

B. THIẾT BỊ

Thiết bị thực hành mạch điện tử AT-102

Máy hiện sóng oscilloscope SS-7810A

Đồng hồ vạn năng (VOM)

Que đo logic LP

-2800

Một số linh kiện logic.

C. CƠ SỞ LÝ THUYẾT

I. THIẾT BỊ THỰC HÀNH MẠCH ĐIỆN TỬ AT-102:

1. Công dụng:

AT-102 là thiết bị dùng để kiểm tra hoạt động của các mạch kỹ thuật số và cũng có thể

dùng để kiểm tra một số mạch tương tự, khảo sát quan hệ các tín hiệu vào ra, các tín hiệu

vào ra này thường được thể hiện ở 2 mức logic 0 và 1. 2. Tính năng kỹ thuật:

Phía trên cùng bên trái là công tắc nối nguồn cho thiết bị, bên phải công tắc nguồn là

mạch tạo dao động, mạch có thể tạo ra dao động hình sin, tam giác, xung vuông với tần số

có thể thay đổi từ 1Hz đến 100KHz nhờ chuyển mạch RANGE và núm điều chỉnh

FREQUENCY, biên độ dao động có thể thay đổi từ 0 đến 20V nhờ núm AMPLITUDE, 3

dạng tín hiệu ra được đưa đến 3 đầu cắm ra WAVEFORM.

Bên phải mạch tạo dao động là bộ hiển thị 2 số 7 đoạn, ta có thể điều khiển tắt mở

độc lập từng số và từng đoạn của mỗi số nhờ nối đất catot chung D1 hoặc D2 của C/C và




2

các công tắc ở đầu ra bộ giải mã BCD (dislay-output). Dưới bộ hiển thị 2 số là 8 LED hiển

thị 8 bit, khi đưa mức 1 (logic cao tương ứng +5V) tới các đầu cắm 0 đến 7 của C/C LED

các đèn tương ứng sẽ sáng.

Bên phải của bảng trên cùng là vonmet số (DVM) với các thang đo là 200mV, 2V,

20V, 200V. Nằm ở bảng phía dưới là đầu vào dương và âm của DVM.

Góc trên bên trái của bảng phía dưới là hai núm điều chỉnh điện áp ra một chiều từ 0

đến +15V và từ 0 đến -15V so với đất, các điện áp ra này được đưa đến đầu ra VARIABLE

DC POWER +V, -V.

Bên trái bảng phía dưới là các công tắc và nút ấn để tạo các mức logic 0 (0V) và 1

(+5V) đưa đến các đầu ra tương ứng: công tắc P4, P5, P6, P7 đưa ra 0 hoặc 1 ở đầu ra P4,

P5, P6, P7 tương ứng, công tắc P2, P3 tạo ra ở các đầu ra P2, P3 tương ứng các điện áp -5V

hoặc +5V hoặc 0V, hai công tắc ấn thả PULSE P0, P1 đưa đến các đầu ra P0, P1 mức logic 0hoặc1.




3

Flip- flops (F/F) là mạch để tạo xung và sử dụng khi cần thiết. Các đầu nối

ADAPTER được sử dụng để nối với các thiết bị bên ngoài khi cần thiết.

Phần cuối cùng của thiết bị là bảng đấu nối mạch (breadboard) màu trắng, bảng gồmhai phần giống hệt nhau. Mỗi phần gồm có: hai hàng lỗ X Y trên và dưới được nối thông

với nhau theo hàng ngang(1/2 hàng X trước được nối thông với nhau, 1/2 hàng sau được nối

với nhau, các hàng Y cũng theo thứ tự nối như trên), mỗi phần có thể cắm được một hàng

chip hai hàng chân (DIP), mỗi hàng được đánh số từ 1 đến 60, từng số cách ly nhau về điện,

từng cột ABCDE và FGHIJ được nối thông với nhau về điện. Hàng X,Y thường nối với

+Vcc và đất.

Các đầu nối ADAPTER được sử dụng để nối với các thiết bị bên ngoài khi cần thiết.

Cuối cùng tùy theo yêu cầu của mạch cần nghiên cứu, thử nghiệm mà ta sử dụng các tín

hiệu đầu ra và mức nguồn hợp lý.

II. MÁY HIỆN SÓNG OSCILLOSCOPE SS-7810A:




4

1. Công dụng: SS-7810 là loại hiện sóng 3 kênh dùng để nghiên cứu dạng tín hiệu quan sát bằng mắt,

trong dải tần số từ 0 đến 100 MHz, đo biên độ và tần số của tín hiện theo thang màn hình và

theo phương pháp hiển thị số.

Tín hiệu cần đo có thể là DC (max ±400V) hoặc AC (không vượt quá 400VAC đỉnh).

2. Hướng dẫn sử dụng:

Trước khi sử dụng máy SS-7810A để đo ta cần thực hiện các bước sau:

- Nối đất an toàn cho máy.

- Kiểm tra dây nguồn AC nối với ổ cắm điện, kiểm tra công tắt nguồn ở vị trí ON chưa.

- Nếu không thấy điểm sáng trên màn hình thì vặn INTEN theo chiều kim đồng hồ đến khi

quan sát được.

- Đặt SWEEP MODE ở vị trí AUTO.

- Nếu khắc độ trên màn hình không được chiếu sáng thì điều chỉnh nút SCALE.

- Nếu các ký tự trên màn hình không hiển thị được thì vặn nút READOUT đến khi quansát được.

- Điều chỉnh nút FOCUS để độ hội tụ các đường quét và ký tự tốt hơn.

- Khi cần đo với kênh nào thì kênh đó phải ở vị trí ON.

Nếu tín hiệu đo được hiển thị trên màn hình không rõ ràng thì vặn núm điều chỉnh [V/ vạch]

và núm điều chỉnh tỷ lệ quét [ns,ms/vạch] để có tỷ lệ lệch đứng và lệch ngang phù hợp.

Thành phần chính trên màn hình sẽ được hiển thị như sau:




5

Nguồnkhởiđộng A

Tỉ lệ quétA

Nối khởiđộng A

Cực tínhkhởi độngA

Mức khởiđộng A

HOLDOFF TIME

Nguồnkhởiđộng B

Tỉ lệ quétB

Nối khởiđộng B

Cực tínhkhởi độngB

Mức khởiđộng B

Thời gian giữ chậm

Chế độ làm việc

Giá trị đo của ∆t hoặc ∆V Tần số đo được

CH

1

Tỉlệ

Đấu

nối

Cài

đặthoặcADD

CH2 Đảocực Tỉlệ

Đấunối

CH3 Tỉlệ

Đấunối

Giảnquét

Giới hạn băng tần

Ví dụ cụ thể màn hiển thị:

A 10ms CH1 +DC -1.00mV HO: 100%

B 20ms CH2 -DC 3.00mV DLT 5.00µs

A ∆t=5.00µs 1/∆t=200.0kHz f=2000.00kHz

1: 100mV + 2: ↓ 200mV 3:500mV┴ MAG BW




6

2.1. Hiển Thị Đường Quét:

+ Xoay núm INTEN để điều chỉnh độ sáng đường quét.

+ Ấn INTEN để nén (co) tỉ lệ quét đứng và ngang vào tâm màn hình.

+ Xoay núm READOUT để điều chỉnh độ sáng các ký tự. Ấn ON/OF để cho hiển thị

hoặc tắt hiển thị các ký tự.

+ FOCUS để điều chỉnh độ hội tụ của đường quét và các ký tự.

+ SCALE điều chỉnh đèn chiếu sáng vạch khắc độ.

2.2. Điều Chỉnh Vị Trí Tín Hiệu Theo Trục Ngang Và Trục Đứng

Sử dụng để di chuyển hình sóng cho thuận lợi quan sát, hoặc khi so sánh 2 hay 3 hình

sóng bằng cách đặt các hình sóng lên nhau. Cách điều chỉnh:

+ Xoay ▲POSITION▼để dịch chuyển tín hiệu theo trục đứng theo từng kênh tương

ứng

+ Xoay ◄POSITION◄ để dịch chuyển tín hiệu theo trục ngang ở tất cả các kênh. Hiệu

chỉnh tinh khi ấn FINE và đèn chỉ thị sáng

2.3. Hiệu chỉnh Kênh Lệch Đứng 2.3.1. Kênh CH1, CH2




7

+ Khi làm việc với kênh nào thì ấn nút ON/OFF của kênh đó ở chế độ ON.

+ Chọn loại tín hiệu đầu vào cho mỗi kênh bằng nút ấn DC/AC.

+ Nếu cần cộng hoặc trừ tín hiệu 2 kênh CH1, CH2 thì ấn ADD CH1+CH2 trên kênh

CH1 ( nếu “-“ thì ấn ADD CH1+CH2 trên kênh CH1 và INV trên kênh CH2.

+ Xoay núm VOLTS/DIV của CH1 để chọn hệ số lệch kênh đứng từ 2mV đến 5V/vạch(theo tỉ lệ 1-2-5).

2.3.2. Kênh CH3:

+ Ấn nút 50mV-100mV-500mV để chọn 1 trong 3 tỉ lệ lệch kênh CH3, khi này không

thể hiệu chỉnh thay đổi tinh liên tục được.

2.4. Nối đầu vào:

2.4.1. Chế độ đầu vào nối đất GND:

Ấn GND dấu “đất” sẽ hiển thị cạnh số chỉ tỉ lệ lệch đứng ở góc trái phía dưới màn

hình, khi này đầu vào bộ khuếch đaị lệch đứng được nối đất, đường quét ngang trùng với

thế đất. Kênh CH3 không có chế độ đầu vào nối đất.

2.4.2. Chế độ đầu vào nối xoay chiều AC hoặc một chiều DC:

Nhả nút ấn GND, ấn DC/AC để chọn đầu vào DC hoặc AC. Ở chế độ DC cả thành

phần một chiều và xoay chiều của tín hiệu đầu vào được hiển thị trên màn hình, còn ở chế

độ AC chỉ có thành phần xoay chiều của tín hiêụ được hiển thị trên màn hình. 2.5. Chế độ lần lượt ALT và gián đoạn CHOP




8

Chế độ ALT hoặc CHOP được sử dụng khi đồng thời có 2 hoặc 3 kênh cùng hiển thị

tín hiệu để tránh ảnh hưởng lẫn nhau.

+ Nối các kênh cần hiển thị CH1, CH2, CH3.

+ Ấn ALT /CHOP chọn chế độ ALT hoặc CHOP (đèn sáng).

+ Chế độ ALT: 2 hoặc 3 tín hiệu đầu vào được quét lần lượt, chế độ này được sử dụng

khi các tín hiệu cần quan sát có tần số cao.

+ Chế độ CHOP: 2 hoặc 3 tín hiêu đầu vào được quét lần lượt với tần số 555kHz, chế

độ này được sử dụng khi các tín hiệu cần quan sát có tần số thấp.

2.6. Điều Chỉnh Tỉ Lệ Quét Và Kéo Giãn Đường Quét Ngang

2.6.1. Chọn Tỉ Lệ Quét

+ Xoay TIME/DIV để chọn tỉ lệ quét ngang, khi này tín hiệu được kéo ra hoặc co lại so

với điểm đầu đường quét. + Chọn chế độ điều chỉnh tinh (chính xác) tỉ lệ đường quét ngang bằng cách ấn nút

TIME/DIV sau đấy xoay theo chiều mong muốn, chế độ này chỉ sử dụng cho quét A.

Khi vượt quá giới hạn max, min của tỉ lệ quét sẽ hiển thị “VAR LIMIT”.

2.6.2. Chế Độ Kéo Giãn Tia Quét Ngang

Ở chế độ này tỉ lệ (tốc độ) đường quét tăng 10 lần tính từ tâm màn hình

+ Đặt vị trí của phần tín hiệu cần kéo giãn vào tâm màn hình (phần có nét đậm trên

màn hình).

+ Ấn MAG×10 , khi này tỉ lệ quét tăng 10 lần và tín hiệu được kéo giãn về 2 phía

tính từ tâm màn hình, MAG hiển thị góc dưới bên phải màn hình.

2.7. Chế Độ Quét

Có 3 chế độ quét : quét tự động AUTO ,quét đợi NORM, quét đơn SINGLE.

+ Chế độ AUTO: Khi điều chỉnh mức khởi động sẽ đạt được sự ổn định của hình ảnh

tín hiệu, khi đó đèn TRIG D sáng.




9

+ Chế độ NORM : Ở chế độ này khi không có tín hiệu khởi động hoặc tín hiệu vào sẽ

không tồn tại đường quét. Đường quét chỉ xuất hiện khi nguồn khởi động là CH1

hoặc CH2 đồng thời đầu vào tương ứng cũng được nối GND.

+ Chế độ quét đơn SGL/RST: Chọn chế độ quét đơn khi ấn SGL/RST trên SWEEP

MODE, đèn trên SGL/RST sáng. Đường quét chỉ có tác dụng một lần khi tín hiệu

khởi động được tạo ra, để tạo quét đơn tiếp theo khác ấn SGL/RST trở lại.

2.8. Chế độ đo con trỏ

Thiết bị dùng chế độ con trỏ để đo độ lệch thời gian, tần số (∆t, 1/∆t) và độ lệch điện

áp ∆V, chế độ đếm để đo tần số.

+ Ấn ∆V-∆t-OFF để chọn chế độ đo ∆V hoặc∆t.

+ Xoay núm FUNCTION để hiệu chỉnh chính xác (hiệu chỉnh tinh) vị trí các con trỏ.

+ Ấn núm FUNCTION để hiệu chỉnh sơ bộ (hiệu chỉnh thô) vị trí các con trỏ. + Khi ấn TCK/INDEX dấu “ │ “ thể hiện con trỏ có thể di chuyển được sẽ chuyển từ

con trỏ này sang con trỏ khác hoặc cả 2 đều di chuyển được.

2.8.1. Đo Độ Lệch Thời Gian ∆t và Tần Số 1/∆t Bằng Con Trỏ

+ Ấn nút ấn ∆V-∆T-OFF để chọn chế độ ∆t, con trỏ H1 và H2 xuất hiện trên hiện sóng,

chế độ con trỏ được hiển thị trên vị trí hiển thị chức năng f : V -C1(C2, TRACK).

+ Kết quả đo độ lệch thời gian ∆t, tần số 1/∆t được hiển thị ở góc dưới phía trái màn

hình.

+ Di chuyển các con trỏ đến điểm cần đo. Dấu “│” ở đầu con trỏ thể hiện con trỏ đó có

thể di chuyển được.

+ Xoay hoặc ấn núm FUNCTION để di chuyển con trỏ có dấu “│” đến vị trí cần đo.

+ Thoát khỏi chế độ con trỏ chọn OFF khi ấn ∆V -∆T-OFF

2.8.2. Đo Độ Lệch Điện Áp Bằng Con Trỏ

Cách đo như đo độ lệch thời gian, chỉ khác con trỏ ở chế độ này song song với trụcngang (trục X):

+ Ấn ∆V-∆t-OFF để chọn đo ∆V, khi này 2 con trỏ được hiển thị

+ Ấn TCK/INDEX để chọn con trỏ cần di chuyển

+ Di chuyển con trỏ đến vị trí cần đo, sau đó thực hiện đo

+ Giá trị đo được hiển thị tại góc trái phía dưới màn hình

Chú ý: khi cả 3 kênh CH1, CH2, CH3 cùng được nối thì giá trị hiển thị chỉ của

kênh CH1 và CH2.III. DỤNG CỤ ĐO (QUE ĐO) LOGIC LP- 2800




10

Tính năng tác dụng:

“Bút” được dùng để nghiên cứu, phân tích và sửa chữa các mạch logic số dùng để

phát hiện nhanh các mức logic 0 và 1 (đối với hai họ TTL và CMOS), cũng như tín hiệu

xung, trong khi có cấu tạo gọn nhẹ, dễ sử dụng.

Đèn LED đỏ (HI) sáng khi đầu vào bút có mức cao 1

Đèn LED xanh (LO) sáng khi đầu vào bút có mức thấp 0

Đèn vàng (PULSE) nháy hoặc sáng khi đầu vào bút là tín

hiệu xung, khi công tắc ở vị trí MEM đèn vàng sáng liên tục đến

khi khởi động lại bút (nhớ xung), ở vị trí PULSE đèn nháy khi có

xung.

Biên độ xung có thể kiểm tra tới 20V, độ rộng xung ≥ 30ns,

tần số đến 17MHz.

Nguồn cung cấp từ 5-15V, nguồn có thể được lấy từ nguồn

của mạch được kiểm tra

Hướng dẫn sử dụng:

Bước 1: Cắm đầu màu đen vào điểm nối đất (GND) và đầu

màu đỏ vào nguồn nuôi (nguồn 5V tới 15V).

Bước 2: Đưa đầu que đo (đầu nhọn) vào điểm cần đo.

Khi có tín hiệu vào là dãy xung đèn vàng nháy (tồn tại

khoảng 500ms) không phụ thuộc vào độ rộng của xung, điều này

cho phép ta quan sát được các xung có độ rộng rất hẹp mà các




11

LED 0,1 không phát hiện được. Khi bật công tắc S1 về vị trí MEM xung sẽ được lưu lại

(nhớ) khi xuất hiện ở đầu vào (đèn vàng sáng liên tục).

Khi tín hiệu đầu vào là logic 0 cả LED xanh và LED vàng sẽ sáng, nhưng LED vàng

sẽ tắt sau 500ms.

Khi tín hiệu đầu vào là logic 1 chỉ có đèn đỏ sáng.

Chú ý khi sử dụng:

- Lắp đúng cực tính và giá trị nguồn nuôi, không được lớn hơn 20V

- Không được đưa nguồn xoay chiều vào các đầu của bút

IV. Cổng logic.

1. Cổng Đệm (Buffer)

Cổng đệm (Buffer) là cổng có một ngõ vào và một ngõ ra vớ i ký hiệu và bảng trạng

thái hoạt động như hình vẽ.

Phương trình logic mô tả hoạt động của cổng đệm: y = x

2. Cổng Đảo (Not)

Cổng đảo (Not) là cổng logic có 1 ngõ vào và 1 ngõ ra, vớ i ký hiệu và bảng trạng

thái hoạt động như hình vẽ:

Phương trình logic mô tả hoạt động của cổng đảo: y = x

3. Cổng Và (AND)

Cổng AND là cổng logic thực hiện chức năng của phép toán nhân logic các tín hiệu

vào. Cổng AND 2 ngõ có 2 ngõ vào và 1 ngõ ra ký hiệu như hình.




12

Phương trình logic mô tả hoạt động của cổng AND: y = x1.x2

Bảng trạng thái hoạt động của cổng AND 2 ngõ vào:

Từ bảng trạng thái này có nhận xét: Ngõ ra y chỉ bằng 1

(mức logic 1) khi cả 2 ngõ vào đều bằng 1, ngõ ra y bằng 0 (mức

logic 0) khi có một ngõ vào bất k ỳ (x1 hoặc x2) bằng 0.

Xét trườ ng hợ p tổng quát cho cổng AND có n ngõ vào

x1,x2,…,xn.

Vậy, đặc điểm của cổng AND là: ngõ ra y bằng 1 khi tất cả các ngõ vào đều bằng 1,

ngõ ra y bằng 0 khi có ít nhất một ngõ vào bằng 0.

Sử dụng cổng AND để đóng mở dữ liệu:

Cho cổng AND có hai ngõ vào x1 và x2. Ta chọn: x1 đóng vai trò ngõ vào điều khiển

(control), x2 đóng vai trò ngõ vào dữ liệu (data). Xét các trườ ng hợ p cụ thể sau:

- Khi thấy x1 = 0 thì y = 0 bất chấp trạng thái của x2, ta nói cổng AND

khóa lại không cho dữ liệu đưa vào ngõ vào x2 qua cổng AND đến ngõ ra.

- Khi2

1 2

2

x = 0 y = 0x = 1 y = x

x = 1 y = 1

⇒⇒

⇒

Ta nói cổng AND mở cho dữ liệu đưa vào ngõ vào x2 qua cổng AND đến ngõ ra.

Vậy có thể sử dụng một ngõ vào bất k ỳ của cổng AND đóng vai trò tín hiệu điều khiển cho

phép hoặc không cho phép luồng dữ liệu đi qua cổng AND.

4. Cổng Hoặc (OR)

Cổng OR là cổng thực hiện chức năng của phép toán cộng logic các tín hiệu vào.

Trên hình vẽ là ký hiệu của cổng OR 2 ngõ vào:

Phương trình logic cổng OR 2 ngõ vào: y = x1 + x2

Bảng trạng thái hoạt động:

i

And

i

0 x = 0y =

1 x = 1 (i = 1,n)

∃

∀




13

x1 x2 y = x1 + x2

0 0 0

0 1 1

1 0 1

1 1 1

Xét trườ ng hợ p tổng quát đối vớ i cổng OR có n ngõ vào

Phương trình logic:

i

OR

i

1 x = 1y =0 x = 0 (i = 1,n)∃∀

Đặc điểm của cổng OR là: Tín hiệu ngõ ra chỉ bằng 0 khi và chỉ khi tất cả các ngõ

vào đều bằng 0, ngượ c lại tín hiệu ngõ ra bằng 1 khi có có ít nhất một cổng vào bằng 1.

5. Cổng NAND

Đây là cổng thực hiện phép toán nhân đảo, về sơ đồ logic cổng NAND gồm 1 cổng

AND mắc nối tầng vớ i 1 cổng NOT, ký hiệu và bảng trạng thái cổng NAND được cho như

hình 2.11

Phương trình logic mô tả hoạt động của cổng NAND 2 ngõ vào:

1 2y = x x

Xét trườ ng hợ p tổng quát: Cổng NAND có n ngõ vào

i

NAND

i

1 x = 0y =

0 x = 1 (i = 1,n)

∃

∀

Vậy đặc điểm của cổng NAND là: tín hiệu ngõ ra chỉ bằng 0 khi tất cả các ngõ vào

đều bằng 1, và tín hiệu ngõ ra sẽ bằng 1 khi chỉ cần ít nhất một tín hiệu ngõ vào bằng 0.

Sử dụng cổng NAND để tạo các cổng logic khác:

x1 x2 y

0 0 1

0 1 1

1 0 1

1 1 0




14

- Dùng cổng NAND tạo cổng NOT:

- Dùng cổng NAND tạo cổng AND:

- Dùng cổng NAND tạo cổng OR:

6. Cổng NOR

Cổng NOR còn gọi là cổng Hoặc-Không, là cổng thực hiện chức năng phép toán

cộng đảo logic, là cổng có hai ngõ vào và một ngõ ra có ký hiệu như hình.

Phương trình logic mô tả hoạt động của cổng:

1 2y = x +x

Bảng trạng thái mô tả hoạt động của cổng NOR:

x1 x2 y

0 0 1

0 1 0

1 0 0

1 1 0

Xét trườ ng hợ p tổng quát cho cổng NOR có n ngõ vào

i

NOR

i

0 x = 1y =

1 x = 0 (i = 1,n)∃∀




15

Vậy đặc điểm của cổng NOR là: Tín hiệu ngõ ra chỉ bằng 1 khi tất cả các ngõ vào

bằng 0, tín hiệu ngõ ra bằng 0 khi có ít nhất một ngõ vào bằng 1.

Sử dụng cổng NOR để thực hiện chức năng các cổng logic khác:

- Dùng cổng NOR làm cổng NOT:

- Dùng cổng NOR làm cổng OR:

- Dùng cổng NOR làm cổng AND:

- Dùng cổng NOR làm cổng NAND:

7. Cổng XOR (EX – OR)

Đây là cổng thực hiện chức năng của mạch cộng module 2 (cộng không nhớ ), là

cổng có 2 ngõ vào và một ngõ ra.

Phương trình logic mô tả hoạt động của cổng XOR:

XOR 1 2 1 2 1 2y = x x + x x = x x⊕




16

Cổng XOR được dùng để so sánh hai tín hiệu:

- Nếu hai tín hiệu vào bằng nhau thì tín hiệu ra bằng 0

- Nếu hai tín hiệu vào khác nhau thì tín hiệu ra bằng 1

D. KHẢO SÁT CỔNG LOGIC

D.1. Khảo sát cổng đảo:

1. Hình thức tổ chức:

Chia nhóm thực hành, mỗi nhóm 4 ngườ i làm một bàn Lab.

2. Tiến trình:

Bước 1: Nối mạch như hình:

Bước 2: Thay đổi mức logic tại ngõ vào cổng đảo lần lượt ở 2 vị trí 0 và 1, quan sát

sự thay đổi ở ngõ ra trên LED. Ghi nhận vào bảng 1.1.

Bước 3: Dùng đồng hồ (đặt chế độ đo DC) đo mức điện áp ngay sau cổng NOT

(điểm B). Ghi kết quả vào bảng 1.1

3. Ghi nhận k ết quả:

Bảng 1.1

Nguồn Trạng thái LED (0 hoặc 1) VB Ký hiệu mức logic

0

1

4. Trả lờ i câu hỏi.

Cổng NOT thay đổi tín hiệu như thế nào?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

x1 x2 y

0 0 0

0 1 1

1 0 1

1 1 0

1

0

74LS04

R LED

B A




17

D.2. Khảo sát cổng NAND:

1. Tiến trình:

Bước 1: Nối mạch như hình

Bước 2: Giữ nguyên N1 = 0, thay đổi ngõ vào N2 lần lượt ở 2 vị trí 0 và 1, quan sát

sự thay đổi ở ngõ ra trên LED. Ghi nhận cho từng trường hợp.

Bước 3: Dùng đồng hồ (đặt chế độ đo DC) đo mức điện áp tại C, Ghi kết quả vào bảng 1.2

Bước 4: Giữ nguyên ngõ vào N1 = 1, thay đổi ngõ vào N2 lần lượt ở 2 vị trí 0 và 1,

quan sát sự thay đổi ở ngõ ra trên LED. Ghi nhận cho từng trường hợp.


Bảng 1.2

N1 N2 Trạng thái LED (0 hoặc 1) VC Ký hiệu mức logic

0 00 1

1 0

1 1


Khi N1 hoặc N2 bằng 0 thì ngõ ra thế nào?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

Tương tự, thay cổng AND (74LS08) vào hình trên và ghi kết quả vào bảng 1.3

74LS00




18

Bảng 1.3


0 0

0 1

1 0

1 1

Tương tự, thay cổng OR (74LS32) vào hình trên và ghi kết quả vào bảng 1.4

Bảng 1.4


0 0

0 1

1 0

1 1

Tương tự, thay cổng XOR (74LS136) vào hình trên và ghi kết quả vào bảng 1.5

Bảng 1.5


0 0

0 1

1 0

1 1

Tương tự, thay cổng NOR (74LS02) vào hình trên và ghi kết quả vào bảng 1.6

Bảng 1.6


0 0

0 1

1 0

1 1

D.3. Sử dụng cổng AND và NAND để đóng/mở tín hiệu:

1. Tiến trình:

Bước 1: Nối mạch như hình

Bước 2: Cho ngỏ vào N2 dạng xung

vuông

Bước 3: Lần lượt thay đổi vị trí của công

tắc để thay đổi mức logic của ngõ vào tín hiệuđiều khiển N1 và quan sát các tín hiệu ngõ ra:

Y1 của cổng AND, và Y2 của cổng NAND bằng cách sử dụng 2 kênh vào của dao động ký.

N1

N2




19


N1 N2 Y1 Y2

0 Data

1 Data

3. Tr

ảl

ờ i câu h

ỏi.

• Cổng AND cho tín hiệu đi qua khi ngõ vào N1 = ................................................................

....................................................................................................................................................

• Cổng AND không cho tín hiệu đi qua khi ngõ vào: N1 = ...................................................

....................................................................................................................................................

• Cổng NAND cho tín hiệu đi qua khi ...................................................................................

....................................................................................................................................................

• Cổng NAND không cho tín hiệu đi qua khi ........................................................................

....................................................................................................................................................

• Sự khác nhau của Y1

và Y2

khi sử dụng cổng AND và NAND để đóng mở tín hiệu xung

clock ?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................




20

BÀI 2

BỘ GIẢI MÃ VÀ BỘ MÃ HÓA


Giúp sinh viên nắm bắt một số bộ giải mã và mã hóa bằng cổng logic.

Nắm bắt được cách hoạt động của IC giãi mã và mã hóa.

B. THIẾT BỊ




Que đo logic LP-2800

Một số IC cần thiết.


C.1. Mạch mã hóa

C.1.1 Mạch mã hóa nhị phân

Xét mạch mã hóa nhị phân 8 sang 3 đường (8 ngõ vào và 3 ngõ ra)

Trong đó:

- 0 1 7x , x ,..., x là 8 đường tín hiệu vào

- A, B, C là 3 ngõ ra

Mạch mã hóa nhị phân thực hiện biến đổi tín hiệu vào thành một từ mã nhị phântương ứng ở ngõ ra, cụ thể như sau:

0 → 000 3 → 011 6 → 100

1 → 001 4 → 100 7 → 111

2 → 010 5 → 101

Chọn mức tác động (tích cực) ở ngõ vào là mức logic 1, ta có bảng trạng thái mô tả

hoạt động của mạch:




21

x0 x1 x2 x3 x4 x5 x6 x7 C B A

1 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 1 0 0

0 0 0 0 0 1 0 0 1 0 1

0 0 0 0 0 0 1 0 1 1 0

0 0 0 0 0 0 0 1 1 1 1

Giải thích bảng trạng thái: Khi một ngõ vào ở trạng thái tích cực (mức logic 1) và các

ngõ vào còn lại không được tích cực (mức logic 0) thì ngõ ra xuất hiện mã tương ứng. Cụ

thể là khi ngõ vào x0 = 1 và các ngõ vào còn lại bằng 0 thì từ mã ở ngõ ra là 000, khi ngõ

vào x1 = 1 và các ngõ vào còn lại bằng 0 thì từ mã nhị phân ở ngõ ra là 001,…

Phương trình logic tối giản:

A = x1 + x3 + x5 + x7

B = x2 + x3 + x6 + x7

C = x4 + x5 + x6 + x7

Sơ đồ logic thực hiện mạch mã hóa nhị phân từ 8 sang 3

C.1.2 Mạch tạo mã BCD cho số thập phân

Mạch gồm 10 ngõ vào tượ ng trưng cho 10 số thập phân và 4 ngõ ra là 4 bit của

số BCD. Khi một ngõ vào (tượ ng trưng cho một số thập phân) đượ c tác động bằng cách đưa

lên mức cao các ngõ ra sẽ cho số BCD tương ứng.




22

Bảng sự thật của mạch:

x0 x1 x2 x3 x4 x5 x6 x7 x8 x9 D C B A

1 0 0 0 0 0 0 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0 0 0 0 0 0 1

0 0 1 0 0 0 0 0 0 0 0 0 1 0

0 0 0 1 0 0 0 0 0 0 0 0 1 1

0 0 0 0 1 0 0 0 0 0 0 1 0 0

0 0 0 0 0 1 0 0 0 0 0 1 0 1

0 0 0 0 0 0 1 0 0 0 0 1 1 0

0 0 0 0 0 0 0 1 0 0 0 1 1 1

0 0 0 0 0 0 0 0 1 0 1 0 0 0

0 0 0 0 0 0 0 0 0 1 1 0 0 1

Phương trình logic tối giản:

1 3 5 7 9

2 3 6 7

4 5 6 7

8 9

A = x + x + x + x + x

B = x + x + x + x

C = x + x + x + x

D = x + x

Biểu diễn bằng sơ đồ logic

C.2 Mạch giải mã

C.2.1 Giải mã n đường sang 2n đường




23

Giải mã 2 đường sang 4 đường:

Thiết kế mạch Giải mã 2 đường sang 4 đường có ngõ vào cho phép (cũng được dùng

để nối mạch). Để đơn giản, ta xét mạch giải mã 2 đường sang 4 đường có các ngõ vào và ra

đều tác động cao .

Bảng sự thật, các hàm ngõ ra và sơ đồ mạch:

C.2.2 Giải mã BCD sang 7 đoạna. Đèn 7 đoạn

Đây là lọai đèn dùng hiển thị các số từ 0 đến 9, đèn gồm 7 đoạn a, b, c, d, e, f, g, bên

dướ i mỗi đọan là một led (đèn nhỏ) hoặc một nhóm led mắc song song (đèn lớ n). Qui ướ c

các đọan cho bởi hình dướ i.

Khi một tổ hợp các đọan cháy sáng sẽ tạo đượ c một con số thập phân từ 0 – 9

Vào Ra

G A1 A0 Y0 Y1 Y2 Y3

0 X X 0 0 0 0

1 0 0 1 0 0 0

1 0 1 0 1 0 0

1 1 0 0 0 1 0

1 1 1 0 0 0 1




24

Đèn 7 đoạn cũng hiển thị đượ c một số chữ cái và một số ký hiệu đặc biệt. Có hai loại

đèn 7 đoạn:

- Loại catod chung, dùng cho mạch giải mã có ngõ ra tác động cao.

- Loại anod chung, dùng cho mạch giải mã có ngõ ra tác động thấp.

D. BỘ GIẢI MÃ VÀ BỘ MÃ HÓA

D.1. Bộ giải mã 2 đường thành 4 đườ ng:

1. Tiến trình:

Hình 2.1 a,b




25

Bướ c 1: Nối dây như hình 2.1a

Bướ c 2: Ghi nhận k ết quả vào bảng 2.1

Bướ c 3: Nối dây như hình 2.1b



Bảng 2.1

Lối vào Lối ra

A B LED1 LED2 LED3 LED4

0 0

0 1

1 0

1 1

Bảng 2.2

Lối vào Lối ra

E A B LED1 LED2 LED3 LED4

1 X X

0 0 0

0 0 1

0 1 0

0 1 1


Dựa vào hình 2.1a, tín hiệu ngõ ra LED1,2,3,4 phụ thuộc vào gì?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

Dựa vào hình 2.1b, khi nào LED2 sáng?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................




26

D.2. Khảo sát việc phân kênh dữ liệu đầu vào của Bộ giải mã 2 đường thành 4 đườ ng

1. Tiến trình:


Bướ c 2: Đặt xung vuông vào chân E

Bướ c 3: Thay đổi trạng thái các ngõ vào A, B theo bảng 2.3, ghi nhận k ết quả vào

bảng (nếu ngõ ra Yx thay đổi theo DATA, ghi nhận là: Yx = DATA)


Bảng 2.3

Dữ liệu (E) Điều khiển Lối ra Y0 đến Y3

A B Yx = DATA

DATA 0 0

DATA 0 1

DATA 1 0DATA 1 1


Khi AB = 10 thì sóng Y2 và E thế nào? Sóng Y0, Y1, Y3 thế nào? (quan sát trên dao

động ký)

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.3. Bộ giải mã 3 bit thành 8 đường điều khiển

1. Tiến trình:

Bướ c 1: Nối dây như hình 2.2

Bước 2: Đặt các chân G2A = 0, G2B = 0, G1 = 1




27

Hình 2.2


Bảng 2.4

Điều khiển Lối ra

G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

1 0 0 0 0 0

1 0 0 0 0 1

1 0 0 0 1 01 0 0 0 1 1

1 0 0 1 0 0

1 0 0 1 0 1

1 0 0 1 1 0

1 0 0 1 1 1


LED5 sáng khi nào?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

Tại sao không thể có nhiều hơn 1 LED cùng sáng 1 lúc?




28

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.4. Khảo sát việc dùng vi mạch giải mã 74LS138 để phân kênh dữ liệu đầu vào của

Bộ giải mã 3 bit thành 8 đường điều khiển

1. Tiến trình:


Bướ c 2: Đặt xung vuông vào chân G2A

Bướ c 3: Đặt chân G2B = 0, G1=1.

Bướ c 4: Thay đổi trạng thái các ngõ vào A, B, C của 74LS138 theo bảng 2.5, ghi

nhận k ết quả vào bảng (nếu ngõ ra Yx thay đổi theo DATA, ghi nhận là: Yx = DATA).


Bảng 2.5

Điều khiển Lối ra từ Y0 đến Y7

G1 G2A G2B C B A Yx = DATA

1 DATA 0 0 0 0

1 DATA 0 0 0 1

1 DATA 0 0 1 0

1 DATA 0 0 1 1

1 DATA 0 1 0 0

1 DATA 0 1 0 1

1 DATA 0 1 1 0

1 DATA 0 1 1 1


Ngõ ra Yx có tín hiệu khi G2A thay đổi như thế nào?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................




29

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.5. Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch điều khiển LED 7 đoạn

1. Tiến trình:

Bướ c 1: Nối dây như hình 2.3a


Hình 2.3 a,b




30

a. Khảo sát chân LAMPTEST

Bước 1: Đặt các ngõ vào A, B, C, D của 74LS47 ở mức logic 0, RBI ở mức 1

Bước 2: Thay đổi trạng thái của LAMPTEST ở mức logic 0 và 1, Ghi nhận k ết quả ở

ngõ ra từ A đến G vào bảng 2.7 (LED sáng là logic 0, LED tắt là logic 1)

b. Khảo sát chế độ giải mã BCD sang LED 7 đoạn


Bướ c 2: Đặt ngõ RBI của 74LS47 ở mức logic 1

Bướ c 3: Thay đổi trạng thái của các chân A, B, C, D. Ghi nhận k ết quả ở ngõ ra từ A

đến G vào bảng 2.7 (LED sáng là logic 0, LED tắt là logic 1)


Bảng 2.6

Ngõ vào Ngõ raLAMPTEST a b c d e f g

0

1

Bảng 2.7

SốTP

Điều khiển Lối vào Lối ra

LT RB1 D C B A g f e d c b a Trạng thái LED 7

0 1 1 0 0 0 0

1 1 1 0 0 0 1

2 1 1 0 0 1 0

3 1 1 0 0 1 1

4 1 1 0 1 0 0

5 1 1 0 1 0 1

6 1 1 0 1 1 0

7 1 1 0 1 1 1

8 1 1 1 0 0 0

9 1 1 1 0 0 1

10 1 1 1 0 1 011 1 1 1 0 1 1

12 1 1 1 1 0 0

13 1 1 1 1 0 1

14 1 1 1 1 1 0

15 1 1 1 1 1 1


Chân LAMPTEST có ý nghĩa gì?

....................................................................................................................................................

....................................................................................................................................................




31

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

Khi DCBA = 0110 thì LED lối ra thế nào?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

So sánh trạng thái LED vớ i bảng sau:

Nhận xét:

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.6. Bộ mã hoá 4 đường điều khiển thành 2 bit

1. Tiến trình:

Hình 2.4


Bước 2: Đặt trạng thái của các ngõ vào Y0 đến Y3 tương ứng vớ i các trạng thái ghi

trong bảng 2.82. Ghi nhận k ết quả:

Bảng 2.8




32

Lối vào Lối ra Y0 Y1 Y2 Y3 A B1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1


AB bằng 11 khi nào?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.7. Bộ mã hoá 8 đường điều khiển thành 3 bit loại vi mạch1. Tiến trình:

a. Khảo sát chế độ mã hóa

Hình 2.5


Bước 2: Đặt trạng thái của các ngõ vào IN0 đến IN7, EI tương ứng vớ i các trạng thái

ghi trong bảng 2.9. Ghi nhận trạng thái LED chỉ thị. Ghi k ết quả vào bảng 2.9

b. Khảo sát chế độ ưu tiên




33

Bước 1: Đặt trạng thái của các ngõ vào I0 đến I7, EI tương ứng vớ i các trạng thái ghi

trong bảng 2.10


Bảng 2.9

Lối vào Lối ra EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A01 X X X X X X X X

0 1 1 1 1 1 1 1 1

0 X X X X X X X 0

0 X X X X X X 0 1

0 X X X X X 0 1 1

0 X X X X 0 1 1 1

0 X X X 0 1 1 1 1

0 X X 0 1 1 1 1 1

0 X 0 1 1 1 1 1 10 0 1 1 1 1 1 1 1

Bảng 2.10

Trường hợp Ngõ ra A2, A1, A0I1 = I2 = I3 = 0, Các ngõ còn lại bằng 1

I6 = I5 = 0, các ngõ còn lại bằng 1


LED lối ra phụ thuộc vào gì?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

Nhận xét về mã hóa ưu tiên?

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................




34

BÀI 3

FLIP FLOP VÀ THANH GHI


Tìm hiểu các yếu tố nhớ bán dẫn cơ bản có hai trạng thái bền, sử dụng rộng rãi trongcác thiết bị logic.

Làm quen với các Flip-Flop chuyên dụng như: 74LS74, 74LS374, 74LS166…

Tìm hiểu nguyên tắc chốt dữ liệu bằng vi mạch chuyên dụng chứa 8 trigger D.

Thí nghiệm kiểm tra các bảng sự thật của các vi mạch, các mạch ứng dụng như mạch

đếm, thanh ghi chuyển dữ liệu, thanh ghi chốt dữ liệu…

B. THIẾT BỊ







C.1 FLIP FLOP

C.1.1 Chốt RS

a. Chốt RS tác động mức cao:

Hình sau là chốt RS có các ngõ vào R và S tác động mức cao.

(Đối với mạch chốt vì không có tác động của xung đồng hồ nên ta có thể hiểu trạng

thái trước là trạng thái giả sử, còn trạng thái sau là trạng thái khi mạch ổn định).

R S Q+

0 0 Q

0 1 1

1 0 0

1 1 Cấm

b. Chốt RS tác động mức thấp:




35

hình sau là chốt RS có các ngõ vào R và S tác động mức thấp. Các trạng thái logic

cho bởi Bảng 4.3

C.1.2 Flip Flop RS

Trong các phần dưới đây, ta luôn sử dụng chốt RS tác động mức cao dùng cổng

NAND. Khi thêm ngõ vào xung CK cho chốt RS ta được FF RS. Hình sau là FF RS có các

ngõ vào R, S và xung đồng hồ CK đều tác động mức cao. Hầu hết các hệ thống số đều dựa

vào nguyên lý đồng bộ vì mạch đồng bộ dễ thiết kế.

Vào Ra

CK S R Q+0 X X Q

1 0 0 Q

1 0 1 0

1 1 0 1

1 1 1 Cấm

Flipflop RS có ngõ vào Preset và Clear:




36

Pr Cl CK S R Q+

0 0 X X X Cấm

0 1 X X X 1

1 0 X X X 0

1 1 0 X X Q

1 1 1 0 0 Q

1 1 1 0 1 0

1 1 1 1 0 1

1 1 1 1 1 Cấm

C.1.3. Flipflop JK:

FF JK được tạo ra từ FF RS theo sơ đồ sau

J K CK Q+

0 0 ↓ Q

0 1 ↓ 0

1 0 ↓ 11 1 ↓ Q

C.1.4 FlipFlop D

Thiết kế từ FF RS (hoặc JK) bằng cách nối một cổng đảo từ S qua R (hoặc từ J qua

K). Dữ liệu được đưa vào ngõ S (J) mà bây giờ gọi là ngõ vào D cho thấy các trạng thái của

FF, cụ thể là mỗi khi có xung CK tác động dữ liệu từ ngõ vào sẽ xuất hiện ở ngõ ra.

D CK Q+

0 ↓ 0

1 ↓ 1

T CK Q+

0 ↓ Q

1 ↓ Q




37

C.1.5 FlipFlop T

Nối chung hai ngõ vào J và K của FF JK ta được FF T.

- Khi T = 0, FF không đổi trạng thái dù có tác động của CK.

- Khi T = 1, FF đổi trạng thái mỗi lần có xung CK tác động.

C.2 Mạch ghi dịch Vào nối tiếp/ ra song song

Vào RaCl CK DA QA QB QC QD

0 X X 0 0 0 0

1 ↓ 1 1 0 0 0

1 ↓ 1 1 1 0 0

1 ↓ 1 1 1 1 0

1 ↓ 0 0 1 1 1

1 ↓ 0 0 0 1 1

1 ↓ 1 1 0 0 1

1 ↓ 0 0 1 0 0

D. FLIP FLOP VÀ THANH GHI

D.1. Cổng RS dùng cổng NAND:

1. Tiến trình:

Hình 3.1

Nối dây như hình 3.1. Ghi nhận kết quả vào bảng





38

Bảng 3.1

R S Q Q

1 1

1

1

0 03. Trả lờ i câu hỏi.

Nhận xét hoạt động chốt RS trên:

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.2. Cổng RS điều khiển bằng xung: 1. Tiến trình:

Hình 3.2

Nối dây như hình 3.2 và ghi kết quả vào bảng


Bảng 3.2

S R A Q Q

X X 0

0 0 ↑

1 0 ↑

0 1 ↑

1 1 ↑

Chú ý: ↑ là ký hiệu tác động xung A 3. Trả lờ i câu hỏi.

Nhận xét hoạt động của chốt và trạng thái SR = 11:

....................................................................................................................................................




39

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.3. Cổng FF D

1. Tiến trình:

Hình 3.3

Nối dây như hình 3.3 và ghi kết quả vào bảng


Bảng 3.3

D CK Q Q

0 ↑

1 ↑ 0 ↑

1 ↑


Nhận xét hoạt động của FF D:

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.4. Cổng D loại vi mạch 74LS74

1. Tiến trình:




40

Hình 3.4

Nối dây như hình 3.4, nhấn công tắc CLK và ghi kết quả vào bảng


Bảng 3.4

D PR CLR CLK Q Q

X 0 1 X

X 1 0 X

0 1 1 ↑

1 1 1 ↑

0 1 1 ↑

1 1 1 ↑


So sánh trườ ng hợ p này vớ i mục thí nghiệm trên. (FF sử dụng vi mạch 74LS74 vớ i sử dụng

cổng logic)

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.5. Thanh ghi dịch vào song song, ra song song

1. Tiến trình:




41

Hình 3.5

Nối dây như hình 3.5, nhấn công tắc CLK và ghi kết quả vào bảng


Bảng 3.5

LỐI VÀO LỐI RA

OC D7 D6 D5 D4 D3 D2 D1 D0 CK Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0

1 0 0 0 0 0 0 0 0 ↑

0 0 1 0 1 0 1 0 1 ↑

0 1 0 1 0 1 0 1 0 ↑

0 1 1 0 0 1 1 0 0 ↑

0 1 1 1 1 1 1 1 1 ↑


Nhận xét trườ ng hợ p thanh ghi vào song song ra song song:




42

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................




43

BÀI 4

MẠCH ĐẾM


Tìm hiểu cấu trúc và nguyên tắc hoạt động của sơ đồ mạch đếm.

Tìm hiểu hoạt động của bộ đếm 4 bit và các sơ đồ ứng dụng.

Tìm hiểu nguyên tắc hoạt động của vi mạch đếm mười với mã BCD.

B. THIẾT BỊ







Mạch đếm đồng bộ

Trong mạch đếm đồng bộ các FF chịu tác động đồng thời của xung đếm CK.

a. Mạch đếm đồng bộ n tầng, đếm lên

Để thiết kế mạch đếm đồng bộ n tầng (lấy ví dụ n = 4), trước tiên lập bảng trạng thái,quan sát bảng trạng thái suy ra cách mắc các ngõ vào JK của các FF sao cho mạch giao hoán

tạo các ngõ ra đúng như bảng đã lập. Giả sử ta dùng FF tác động bởi cạnh xuống của xung

CK (Thật ra, kết quả thiết kế không phụ thuộc vào chiều tác động của xung CK, tuy nhiên

điều này phải được thể hiện trên mạch nên ta cũng cần lưu ý). Với 4 FF mạch đếm được 24=

16 trạng thái và số đếm được từ 0 đến 15. Ta có bảng trạng thái:




44

CK QD QC QB QA Số đếm

Xóa 0 0 0 0 0

1↓ 0 0 0 1 1

2↓ 0 0 1 0 2

3↓ 0 0 1 1 3

4↓ 0 1 0 0 4

5↓ 0 1 0 1 5

6↓ 0 1 1 0 6

7↓ 0 1 1 1 7

8↓ 1 0 0 0 8

9↓ 1 0 0 1 9

10↓ 1 0 1 0 10

11↓ 1 0 1 1 11

12↓ 1 1 0 0 12

13↓ 1 1 0 1 1314↓ 1 1 1 0 14

15↓ 1 1 1 1 15

16↓ 0 0 0 0 0

Nhận thấy:

- FF A đổi trạng thái sau từng xung CK, vậy: TA = JA = KA = 1

- FF B đổi trạng thái nếu trước đó QA = 1, vậy TB = JB = KB = QA

- FF C đổi trạng thái nếu trước đó QA = QB = 1, vậy: TC = JC = KC = QA.QB

- FF D đổi trạng thái nếu trước đó QA = QB = QC = 1, vậy:

TD = JD = KD = QA.QB.QC = TC.QC

Đồ hình trạng thái

b. Mạch đếm đồng bộ n tầng, đếm xuống

0000 0001 0010 0011 0100 0101 0110 0111

1111 1110 1101 1100 1011 1010 1001 1000




45

Bảng trạng thái:

CK QD QC QB QA Số đếm

Xóa 0 0 0 0 0

1↓ 1 1 1 1 15

2↓ 1 1 1 0 14

3↓ 1 1 0 1 13

4↓ 1 1 0 0 125↓ 1 0 1 1 11

6↓ 1 0 1 0 10

7↓ 1 0 0 1 9

8↓ 1 0 0 0 8

9↓ 0 1 1 1 7

10↓ 0 1 1 0 6

11↓ 0 1 0 1 5

12↓ 0 1 0 0 4

13↓ 0 0 1 1 3

14↓ 0 0 1 0 2

15↓ 0 0 0 1 1

16↓ 0 0 0 0 0

Nhận thấy:

- FF A đổi trạng thái sau từng xung CK, vậy: TA = JA = KA = 1

- FF B đổi trạng thái nếu trước đó QA = 0, vậy: TB = JB = KB = AQ

- FF C đổi trạng thái nếu trước đó QA= QB = 0, vậy: TC = JC = KC = A BQ .Q

- FF D đổi trạng thái nếu trước đó QA = QB = QC = 0, vậy:

TD = JD = KD = A B CQ .Q .Q = TC. CQ

Đồ hình trạng thái

c. Mạch đếm 10:

0000 0001 0010 0011 0100 0101 0110 0111

1111 1110 1101 1100 1011 1010 1001 1000




46

HA = 1 = QA + AQ → JA = KA = 1

D. MẠCH ĐẾMD.1. Mạch đếm MOD 2n JK FF:

1. Tiến trình:

Hình 4.1

Nối dây như hình 4.1. Ghi nhận kết quả vào bảng





47

Bảng 4.1

Bước thực hiện Ngõ vào Ngõ ra Mã thập phân

tương ứng CLR CK QD QC QB QA

0 1 ↓

1 1 ↓

2 1 ↓ 3 1 ↓

4 1 ↓

5 1 ↓

6 1 ↓

7 1 ↓

8 1 ↓

9 1 ↓

10 1 ↓

11 1 ↓

12 1 ↓ 13 1 ↓

14 1 ↓

15 1 ↓

16 1 ↓

17 1 ↓


Nhận xét hoạt động mạch đếm trên: ....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.2. Khảo sát chân CLR

1. Tiến trình:

Bước 1: Như hình 4.1. Nối ngõ vào CLR với công tắc, đặt các ngõ vào CLR ở mức 0

Bước 2: Tác động xung CK ở ngõ vào, Ghi nhận kết quả tại các ngõ ra QA, QB, QC,

QD vào bảng


Bảng 4.2

CLR CK QD QC QB QAMã thập phân

tương ứng 0 ↓

1 ↓




48


Nhận xét ý nghĩa chân CLK:

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.3. Khảo sát chân PR :

a. Xét PR của FF 1

1. Tiến trình:

Bước 1: Đặt ngõ vào PR của JK FF 1 bằng 0, ngõ vào PR các FF khác = 1

Bước 2: Tác động xung CK ở ngõ vào, Ghi nhận kết quả tại các ngõ ra QA, QB, QC,QD vào bảng


Bảng 4.3

CLR PR PR PR PR CK QD QC QB QAMã thập phân

tương ứng

1 0 1 1 1 ↓

b. Xét PR của FF 2

1. Tiến trình:

Bước 3: Đặt ngõ vào PR của FF 2 = 0, ngõ vào PR các FF khác = 1


QD vào bảng


Bảng 4.4


tương ứng

1 1 0 1 1 ↓

1 1 0 1 1 ↓

1 1 0 1 1 ↓

c. Xét PR của FF 3

1. Tiến trình:





49


QD vào bảng


Bảng 4.5

CLR PR PR PR PR CK QD QC QB QA Mã thập phântương ứng

1 1 1 0 1 ↓

1 1 1 0 1 ↓

1 1 1 0 1 ↓

1 1 1 0 1 ↓

1 1 1 0 1 ↓

d. Xét PR của FF 4

1. Tiến trình:



QD vào bảng


Bảng 4.6


tương ứng

1 1 1 1 0 ↓

1 1 1 1 0 ↓

1 1 1 1 0 ↓

1 1 1 1 0 ↓

1 1 1 1 0 ↓

1 1 1 1 0 ↓

1 1 1 1 0 ↓

1 1 1 1 0 ↓ 1 1 1 1 0 ↓


Nhận xét ý nghĩa chân PR và hoạt động của từng FF:

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................




50

....................................................................................................................................................

....................................................................................................................................................

D.4. Bộ đếm 4 bit

a. Khảo sát mạch đếm 2n dùng vi mạch 74LS163

1. Tiến trình:

Hình 4.2

Bước 1: Đặt chân CLR = 1

Bước 2: Kích xung vào ngõ CK, Xác định trạng thái lối ra QA, QB, QC, QD. Ghi kết

quả vào bảng





51

Bảng 4.7

Bướcthực hiện

Ngõ vào Ngõ ra Mã thập phântương ứng CLR CK QD QC QB QA

0 1 ↑

1 1 ↑

2 1 ↑

3 1 ↑ 4 1 ↑

5 1 ↑

6 1 ↑

7 1 ↑

8 1 ↑

9 1 ↑

10 1 ↑

11 1 ↑

12 1

↑

13 1 ↑

14 1 ↑

15 1 ↑

16 1 ↑

17 1 ↑


Nhận xét hoạt động của mạch đếm trên

dùng vi mạch 74LS163:

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

b. Khảo sát ngõ vào xóa CLR của vi mạch 74LS163

1. Tiến trình:

Bước 1: Đặt CLR = 0 và không tác động CK. Quan sát trạng thái ngõ ra QA, QB,

QC, QD. Ghi vào bảng

Bước 2: Cấp CK, quan sát sự thay đổi ở ngõ ra, Ghi kết quả vào bảng





52

Bảng 5.8

Trạng thái CLR CK QD QC QB QA

0 Không tác động

0 Tác động


Nhận xét hoạt động ngõ vào CLR

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

D.5. Khảo sát mạch đếm MOD 10 dùng vi mạch 74LS901. Tiến trình:

Bước 1: Đặt ngõ vào START như hình

Bước 2: Tác động xung kích CK cho mạch đếm 74LS90, Quan sát và ghi trạng thái

các LED sau mỗi lần tác động CK vào bảng

Hình 4.3





Bảng 4.9


Ngõ vào Ngõ ra Mã thập phântương ứng START IN QD QC QB QA

0 0 ↑

1 1 ↑

2 1 ↑

3 1 ↑ 4 1 ↑

5 1 ↑

6 1 ↑

7 1 ↑

8 1 ↑

9 1 ↑

10 1 ↑

11 1 ↑

12 1 ↑

Bước 3: Tác động xung RESET cho mạch đếm 74LS90, quan sát trạng thái ngõ ra,

ghi kết quả vào bảng

Bảng 5.10


Ngõ vào Ngõ ra Mã thập phântương ứng RESET QD QC QB QA

0 1


Nhận xét hoạt động ngõ mạch đếm MOD 10 dùng vi mạch 74LS90

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

....................................................................................................................................................

thuc hanh ky thuat so

Documents