transistor de efecto de campo. - fets_2002

8/2/2019 Transistor de Efecto de Campo. - Fets_2002

1/34

UNIVERSIDAD TECNOLOGICANACIONAL

FACULTAD REGIONAL ROSARIO

EEE LLL EEE CCC TTT RRR OOO NNN III CCC AAA III

TRANSISTORES DE EFECTO DE CAMPO

Ao 2002


2/34

UTN FRRO

LECTRONICA I

Ao 200 2 TRANSISTORES DE EF ECTO DE

CAMPO - PAG.

1

INTRODUCCION

Los diferentes tipos de transistores que existen pueden agruparse en dos grandes grupos ofamilias: a) Transistores bipolares y b) Transistores unipolares.

Los transistores bipolares (Bipolar Junction Transistor) , reciben la denominacin bipolar

debido a que basan su funcionamiento en dos tipos de portadores de carga: electrones (-) y

huecos (o lagunas) cuya carga es (+), mientras que los transistores unipolares (Unipolar

Junction Transistor) se denominan as porque para su funcionamiento utilizan un slo tipo de

portadores de carga: electrones huecos (o lagunas).

Un tipo de transistor perteneciente al grupo de los unipolares, es el denominado transistor deefecto de campo (Field Effect Transistor ). Dicho transistor, es particularmente adecuado

para ser utilizado en circuitos integrados debido a su reducido tamao.

El trmino efecto de campo se debe, a que el control de la corriente a travs de dicho

transistor, se ejerce (como veremos al analizar su funcionamiento) mediante un campo elctrico

exterior, por lo que el control de los mismos es por tensin y no por corriente como ocurre en

los transistores bipolares.

Los F.E.T. pueden ser de dos tipos:

1. J.F.E.T. (Junction Field effect Transistor) : Transistor uniunin de efecto de campo.

2. M.O.S.F.E.T. (Metal Oxide Semiconductor Transistor): Transistor metal xido

semiconductor de efecto de campo.

1.-TRANSISTOR UNIUNION DE EFECTO DE CAMPO (JFET)

1.1-Caractersticas

Vulgarmente se los llama simplemente FET , pudiendo ser de dos tipos:

1. JFET de canal N

2. JFET de canal P


3/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

2

Ambos tipos presentan tres electrodos o terminales: Puerta (Gate), Surtidor o fuente(Source) y

Drenador (Drain).

Fuente o surtidor (S): terminal por donde entran los portadores provenientes de la fuenteexterna de polarizacin.

Drenador (D): terminal por donde salen los portadores procedentes de la fuente y que

atraviesan el canal.

Puerta (G): terminal constituido por regiones altamente impurificadas (zona de dopado) a

ambos lados del canal y que controla la cantidad de portadores que atraviesan dicho canal.

Los JFET de canal N estn constituidos por una barra de material semiconductor tipo N,

denominada canal, con dos regiones de material semiconductor tipo P; mientras que en losJFET de canal P , la barra o canal es de material semiconductor tipo P, rodeada por dos

regiones de material N como puede apreciarse en la figura 1.

En un JFET de canal N, la corriente se debe a electrones, mientras que en un JFET de canal P,

se debe a huecos o lagunas.

1.2- Diferencias con el transistor bipolar

Constructivamente, el JFET, slo tiene una unin P-N en vez de dos, como ocurre con el BJT. Al

comparar al JFET con el BJT se aprecia que el drenador o drenaje (D) es anlogo al colector,

en tanto que la fuente o surtidor (S) es anloga al emisor, por ltimo la puerta o compuerta (G),

es anloga a la base.

La fuente y el drenaje de un JFET se pueden intercambiar sin afectar el funcionamiento del

mismo.

La diferencia fundamental que existe entre el transistor bipolar y el JFET en cuanto al control,

radica en que en el primero, el control de la corriente entre colector y emisor se hace por medio

de la base, es decir se trata de un control por corriente, mientras que en el JFET el pasaje de la

corriente del drenador al surtidor es controlado por el gate y es un control por tensin.

Otra diferencia notable entre ambos esta dada en las impedancias de entrada, siendo mucho

mayor la del JFET (Zi = 10 8 a 10 12 ) comparada con la de un transistor bipolar (Zi = 10 2 a 10 6).

La elevada impedancia de entrada del JFET constituye su principal ventaja, y se debe a que la

unin P-N se encuentra polarizada en forma inversa. La corriente (I G) que circula por la

compuerta equivale a una corriente de fuga, siendo su magnitud del orden de los nanoamperes.


4/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

3

1.3- Polarizacin

En los JFET la polaridad del potencial de puerta debe ser tal, que mantenga la unin P-N deentrada polarizada en forma inversa como puede apreciarse en la figura 2.

La corriente de la compuerta (I G), es despreciable debido a que se trata de una corriente

inversa de fuga, por lo tanto tiene un valor sumamente bajo.

1.4- Funcionamiento

El anlisis del funcionamiento de este tipo de transistores, lo haremos a partir un JFET de canal

N, sin embargo el funcionamiento de un JFET de canal P puede hacerse siguiendo la mismametodologa.

Su principio de funcionamiento se basa fundamentalmente en los efectos producidos por la

regin agotada que se crea en las proximidades de toda unin P-N cuando esta se polariza

inversamente.

Supongamos en primera instancia que aplicamos una diferencia de potencial V GS entre G y

S,haciendo V DS = 0; como se observa en la figura 3a. La unin P-N queda polarizada en forma

inversa, originndose una circulacin de una corriente de fuga (I G) despreciable.Mientras la diferencia de potencial aplicada V GS sea pequea, las regiones agotadas sern de

pequeo espesor, luego y a medida que esta tensin aumenta, tambin aumenta el espesor de

dichas regiones. Este proceso contina as hasta que se produce la unin de ambas regiones;

se dice entonces que el canal se ha cortado o estrangulado.

Esto ocurre para un valor de V GS determinado que se denomina tensin de

estrangulamiento , en ingls tensin pinch off, y que la simbolizaremos V(P)GS.

A continuacin, hacemos V GS = 0 y aplicamos una V DS entre D y S com se ve en la figura 3b.

Se produce entonces la circulacin de una corriente I D a travs del canal, que depende de la

VDS aplicada, de la resistencia intrnseca del canal y de su geometra.

La unin P-N tambin se polariza en forma inversa, pero ahora las regiones agotadas

presentan la forma de cua debido a que en su parte superior la unin est ms inversamente

polarizada que en la parte inferior, debido a que all el gradiente del potencial es mayor, es

decir la tensin va cayendo a lo largo del canal en forma progresiva (debido a la resistencia

propia del canal). A medida que V DS aumenta, las regiones agotadas se hacen cada vez ms


5/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

4

grandes, haciendo que las junturas tiendan a tocarse cerca del D. Esto hace que el canal se

vaya estrechando, restringiendo as el paso de portadores (en este caso electrones pues se

trata de un JFET de canal N).Cuando V DS alcanza un determinado valor, se produce el estrangulamiento del canal,

cerrndolo casi por completo y provocando la disminucin de la corriente. Esto ocurre para una

VDS , VDSsat , sensiblemente igual a la de estrangulamiento. Dicha coincidencia no debe

sorprender ya que en ambos casos se ha aplicado una polarizacin inversa a la unin, aunque

en cada uno se haya producido una geometra distinta de las regiones agotadas.

Sin embargo en este caso y a pesar de la casi total obstruccin del canal, sigue circulando la

corriente I D , debido al efecto del campo elctrico generado por la tensin V DS aplicada, capazde inyectar electrones en las zonas de vaciamiento y recogerlos en el drenador.

Generalmente los dos procesos analizados anteriormente, se presentan de forma simultnea,

sin embargo, es usual mantener V DS = cte. y provocar el estrechamiento del canal variando V GS

(control por compuerta).

Conclusiones:

Observamos que al variar la tensin V DS , aumenta o disminuye el ancho del canal, con lo que

tambin aumenta o disminuye la corriente de drenador I D debido al cambio de la resistencia

efectiva del canal. Entonces al contrario de lo que ocurre en los transistores bipolares, si

consideramos a la I D como corriente de salida, sta es controlada por cambios de tensin en

vez de por cambios de corriente.

Como se desprende del anlisis realizado, los JFET deben su nombre al efecto de control,

sobre la corriente de salida, que ejerce el campo elctrico creado en las proximidades de la

unin P-N inversamente polarizada.

1.4-Caracterstica de drenador o de salida de un JFET

Consideremos ahora el circuito de la figura 4, por medio del cual vamos a analizar como vara

la corriente de drenador I D , en funcin de la tensin V DS , tomando a la tensin V GS como

parmetro; es decir:

ID = f(VDS ) para V GS = cte.


6/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

5

Como resultado obtendremos una familia de curvas de la corriente I D (figura 5) que se conoce

como caracterstica de drenador o de salida del JFET; todo esto nos servir para obtener

importantes conclusiones acerca del funcionamiento de los mismos.Con la tensin V GS polarizamos en forma inversa a la puerta del JFET (condicin de

funcionamiento) y variamos dicha tensin por medio del potencimetro P, realizando el ajuste

de V GG al valor deseado observando al voltmetro V1.

Variando V DD controlamos el valor de I D (midiendo V DD con el voltmetro V2 y la I D con el

ampermetro A1).

Procedimiento:Ajustamos V GG y VDD de forma tal que V GS = VDS = 0, en este caso no circular corriente (I D) por

el canal entre S y D.

Aumentamos ligeramente V DD, esto origina la circulacin de una corriente I D proporcional a ella.

En estas condiciones, el canal se comporta como una resistencia comn, por lo que la corriente

crece linealmente con la tensin aplicada.

A medida que se sigue aumentando la tensin V DS , la seccin transversal promedio del canal

se va reduciendo a causa del incremento de polarizacin inversa de las junturas de la

compuerta, lo que provoca la modificacin de las pendientes de la caracterstica.

Cuando V DS alcanza el valor V DS0 , las variaciones de I D a partir de I D0 dejan de ser

proporcionales a las variaciones de V DS y la ID se hace prcticamente constante.

En ese momento se alcanza el estrangulamiento del canal y a ello se debe la estabilizacin de

la corriente I D.

En estas condiciones un incremento de la V DS no produce un aumento apreciable de la

corriente I D.

Pero si se sigue aumentando la tensin V DS hasta el valor V DS(B) , se alcanza la regin de

ruptura, donde la corriente I D crece en forma incontrolada provocando la destruccin del JFET

por efectos trmicos.

Ajustando el valor de V GS a un nuevo valor V GS1 < VGS0 y repitiendo el proceso anterior, se

encuentra un nuevo valor de I D1 < ID0 , a partir del cual la corriente del drenador se estabilizar

nuevamente.


7/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

6

Este nuevo valor de corriente de drenador, I D1 , ser menor que el anterior (I D0) ya que ahora

cooperan V GS1 y VDS1 al estrechamiento del canal.

Si seguimos dando nuevos valores a V GS , tales que V GS4 < VGS3 < VGS2 < VGS1 , obtendremoslos correspondientes valores de I D a partir de los que se produce nuevamente la estabilizacin

de la corriente del drenador.

Se alcanzar un valor de V GS , VGS4 = V(P)GS para el que , aunque V DS aumente hasta valores

prximos a la tensin de ruptura, I D permanecer en valores mnimamente apreciables, debido

a que el canal se cierra casi por completo, al haberse alcanzado la tensin V (P)GS , llamada

tensin de estrangulamiento o de pinch off.

Nuevos valores de V GS , sin alcanzar la V GS mxima, darn resultados anlogos, ya que no sehace ms que reforzar la condicin de estrangulamiento o corte del canal.

Conclusiones: Haciendo V GS cada vez mayor en valores negativos, se reduce el valor de la I D en el punto de

estrangulamiento o de pinch off. Si V GS se hace suficientemente grande (en valores

negativos) el pinch off tiene lugar casi con I D = 0.

El JFET estar cortado cuando la polarizacin inversa V GS sea suficiente para que I D = 0. Al igual que en los transistores bipolares se pueden distinguir tres regiones o zonas de

trabajo:

saturacin : o zona hmica, que est determinada por los valores de V DS comprendidos entre

el origen y el correspondiente al codo de la caracterstica de salida o de drenador.

activa o lineal: es la porcin horizontal de la caracterstica. En esta zona se comporta como un

dispositivo de corriente cte.

corte : determinada por valores de V GS menores o iguales a V (P)GS . En esta zona, el JFET se

comporta como un dispositivo de tensin cte., similar a un diodo Zener.

1.5-Curva de transconductancia o caracterstica de transferencia del JFET

Esta curva (figura 6) no es ms que otra forma distinta de representar la misma informacin

anterior. La caracterstica de transferencia se define como:


8/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

7

ID = f(VGS ) con V DS = cte. donde V DS > VDSsat

Esta caracterstica puede aproximarse a la parbola:

ID = IDSS . [1 - (V GS / V(P)GS )]2

para valores de V GS comprendidos entre cero y V (P)GS .

Por lo tanto, conociendo la corriente I DSS (correspondiente al parmetro V DS ) y la tensin V (P)GS

se puede predecir con facilidad el valor de la I D correspondiente a una tensin V GS

determinada.Debido a la ligera pendiente que presentan las curvas de drenador a partir del codo, lo que

representa no es totalmente independiente de V DS en dicha regin, existir una caracterstica

de transferencia para cada valor particular de V DS .

Generalmente,en los catlogos de informacin tcnica de los FET se ofrece una sola curva

para un valor determinado de V DS

1.6-Transconductancia o conductancia mutua

Un parmetro tambin importante del JFET es la llamada transconductancia o conductanciamutua ( gm), que nos muestra una medida de la amplificacin posible del JFET.

Este parmetro es similar a la ganancia de corriente ( hfe) para un BJT; el valor de gm, es un

medida del cambio en la corriente de drenaje para un cambio en la tensin compuerta-fuente,

Es usual encontrar el parmetro g m en las hojas de datos expresado como yfs .Dicho

parmetro representa la tangente a la curva en un punto determinado y, como tal curva, en cada

uno de sus puntos ofrecer una tangente distinta o pendiente diferente, lo que implica que g m

no es constante (ver figura 6), siendo en este caso g m1 > g m2 .

gm = (di d / dVgs) VDS = cte .(ID / VGS ) VDS = cte .

recordando que I D = IDSS . [1 - (V GS / V(P)GS )]2 , entonces:

gm = dIDS / dVGS = -2 . (I DSS / V(P)GS ) . [1 - (V GS / V(P)GS )]2


9/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

8

Se define: g m0 = -2 . (I DSS / V(P)GS ), transconductancia para V GS = 0 , luego:

gm = g m0 . [1 - (V GS / V(P)GS )]

Como I DSS y V(P)GS son de signo opuesto, g m0 es siempre positivo.

Ntese que cualquiera de las dos expresiones anteriores son la inversa de una resistencia,

siendo sus unidades:

A(amperio) / V(voltio) = S (siemens) o Mho (mohmio)

y comunmente empleados sus submltiplos mS y S.

1.7-Dependencia del JFET con la temperatura

El JFET se ve afectado de la siguiente forma por la temperatura:

ID = f (1/T) si la Temperatura aumenta, la I D disminuye

La ID depende directamente de la movilidad de los portadores. Al aumentar T, la agitacin de

los iones de la red cristalina del canal hace que la movilidad disminuya; g m tiene la misma

variacin con la temperatura, esto es, si T aumenta implica que g m disminuya.

Notemos que esta corriente de portadores mayoritarios disminuye con la temperatura,

contrariamente a lo que ocurre en un BJT, cuya corriente de portadores minoritarios aumenta

con la temperatura.

1.8-Polarizacin de un JFET

Una forma sencilla de polarizar un JFET es mediante el empleo de dos fuentes de alimentacin

VDD y VGG como vimos anteriormente, pero evidentemente no es la ms prctica por el hecho

de tener que usar dos fuentes y porque adems las caractersticas de todo JFET ofrecen

variaciones entre sus valores mximos y mnimos.

Por estas razones, se procura emplear circuitos cuya polaridad sea vlida para JFETs del

mismo tipo, pero con diferencias en sus caractersticas.


10/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

9

En general, cualquier forma de polarizacin, deber hacer (+) al Drenador frente al Surtidor, y (-

) a la fuente frente al mismo terminal, para un JFET de canal N; para uno de canal P deber

cumplirse lo inverso.Autopolarizacin por resistencia de fuente

En la figura 7 podemos ver un JFET de canal N polarizado de esta manera. Como hemos

despreciado la corriente de puerta, la cada de tensin en R G vale cero, luego:

VS = ID . RS

VGS = VG- VS = 0 - V S = - VS = -ID . Rs

por lo que la polarizacin efectiva puerta-fuente es igual a la cada de tensin en la resistencia

de fuente y dicho voltaje depende de la corriente de drenador, por lo tanto una variacin de I D

implica una correccin de la polarizacin puerta-surtidor.

El principal inconveniente radica en que la variacin de la caracterstica de transferencia de un

JFET a otro provoca variaciones importantes del punto Q de polarizacin, como se muestra en

la figura 8 a) , donde la curva inferior corresponde a los valores mnimos y la superior a los

mximos de los garantizados por el fabricante, para un mismo tipo de JFET; luego, cualquiera

comprendida entre ellas ser vlida.

La recta de polarizacin viene determinada por el valor de R S , as en la figura 8 b), tenemos

que: R S1 < R S2 < R S3 , cada valor de R S determina una recta de polarizacin y, por tanto, puntos

estticos de polarizacin Q distintos.

A la hora de calcular el circuito de polarizacin se habr de proceder eligiendo sobre la curva

de transferencia el valor de V GS correspondiente a la I D requerida por las condiciones de

diseo. Posteriormente se busca R S de la forma:

RS = - VGS / ID

Cuando se trata de situar el punto esttico en las proximidades del punto medio de la curva, es

vlida la ecuacin:

RS = - V (P)GS / IDSS

Polarizacin por divisor de tensin


11/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

10

Este tipo de polarizacin reduce el efecto de variacin del punto de polarizacin esttica

cuando vara la caracterstica de transferencia, es decir, es ms estable que el anterior y puede

apreciarse en la figura 9.La tensin de polarizacin puerta-surtidor ser:

VGS = VG - VS = VR2 - VRS

o tambin

VGS = [VDD / (R 1 + R2)] . R 2 - ID . RS

lo que ofrece una recta de polarizacin como la de la figura 10, pudindose trazar mediante ladeterminacin de los puntos:

A de coordenadas (V GS = VR2 ; ID = 0) B de coordenadas (V GS = 0 ; ID = VR2 / RS ).

Como se puede apreciar, la variacin de la condicin de reposo para ambas curvas es mucho

menor, ya que la pendiente de la recta es muy pequea.

1.9-El JFET como amplificadorAl igual que los BJT , cuando el JFET se emplea como amplificador, se puede disponer en

cualquiera de las tres configuraciones determinadas por la forma de conectarlo, esto es: fuente

o surtidor comn (S.C.), drenador comn (D.C.) y puerta comn (G.C.).

Sus caractersticas son similares, teniendo en cuenta las peculiaridades que los hacen distintos

a las ofrecidas en disposiciones anlogas por los transistores bipolares. Se puede relacionar

de la siguiente forma:

Fuente comn con Emisor comn. Drenador comn con Colector comn. Puerta comn con Base comn.

A modo de ejemplo, en la figura 11 a), se muestra la configuracin de fuente comn (S.C.),

siendo los circuitos equivalentes para el anlisis en continua, y en seal los de las figuras 11 b)

y c), respectivamente.

El circuito equivalente para c.c. es el ya estudiado de polarizacin por divisor de tensin, queda

para el lector el anlisis para el de c.a.


12/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

11

Impedancia de entrada

Debido a que la entrada de seal al JFET es aplicada a una unin inversamente polarizada,su

impedancia de entrada (Z IT) es muy elevada, y la de entrada al circuito ser:

ZI = R1 // R2 // ZIT

y como generalmente,

R1 // R2


13/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

12

Ganancia de tensin

La tensin de salida vendr determinada por:

vo = - id . RD ya que,

gm = id / vgs id / vi

entonces,

id = g m . vi

luego:

vo = - g m . vi . RD

la ganancia ser:Av = vo / vi = - g m . vi . RD / vi = - g m . RD

donde el signo menos representa la inversin de fase de la salida respecto a la entrada.

Ntese que la ganancia de tensin es realmente pobre frente a la configuracin anloga para

transistores bipolares; ello es debido a que v i es del orden de algn voltio, mientras que l d es de

mA y, por tanto, v o representa solamente algunos voltios. A la misma conclusin se llega

analizando las unidades de g m y RD. Relacin de fase

Las grficas 13 a) y b), muetran los efectos de la seal de entrada sobre la corriente y la

tensin de salida.

En ambos casos se puede observar que la tensin de salida est desfasada 180 o con

respecto a v i . Un aumento de v i provoca una mayor corriente de drenador y por lo tanto una

menor tensin drenador-surtidor, ocurriendo lo contrario para disminuciones de v i.

Distorsin

Los diferentes tipos de distorsin que se pueden presentar, son similares a las de los

transistores bipolares, por dos casos:

1- Seal de entrada excesiva , lo que puede provocar que la curva de transconductancia haga

presente su no linealidad y, adems, que lleve al JFET a las regiones de corte y saturacin.


14/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

13

2- Desplazamiento del punto Q , ofreciendo v o recortes en las crestas positivas o negativas, en

funcin de que Q se desplace en sentido descendente o ascendente a lo largo de la recta de

carga.Nota:

Omitiremos el anlisis de amplificadores en las configuraciones drenador comn (DC) y puerta

comn (GC), ya que este es anlogo a lo visto en transistores bipolares para la configuracin

emisor comn (EC).

La obtencin de la recta de carga, tambin se obtiene de manera similar a lo expuesto en

transistores bipolares.

1.10-El JFET en conmutacin

Los requisitos son los mismos que los expuestos para transistores bipolares, por lo tanto, basta

recordar que en este modo de trabajo se evita la regin activa si no es para lograr las

transiciones de corte a saturacin o viceversa, y dichas transiciones han de ser lo ms rpidas

posible.

1.11-Parmetros caractersticos del JFET

Los fabricantes, suelen ofrecer las siguientes especificaciones y caractersticas de un JFET en

su hoja de datos:

1. Idmx : Mxima corriente permitida de drenador.

2. IGmx : Mxima corriente permitida de compuerta.

3. VDSmx : Mxima tensin permitida drenador-surtidor.

4. VGSOmx : Mxima tensin permitida compuerta-surtidor con drenador abierto.

5. VDGOmx : Mxima tensin permitida drenador-puerta con surtidor abierto.

6. IDSS : Corriente de drenador con la G en c.c. con el S y para una V DS determinada.

7. V(P)GS : Tensin de estrangulamiento G y S para una V DS y ID dadas con el canal cortado.

8. Ptot :Potencia total mxima disipable a una temperatura dada.

9. gm o yfs : transconductancia o transadmitancia.

1.12-AplicacionesSe los utiliza en las siguientes aplicaciones:


15/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

14

1. Amplificador de tensin

2. Conmutador analgico

3. Compuerta digital4. Resistencia variable con la tensin

5. Amplificador de VHF con baja distorsin

6. En medidores de PH

7. En electroencefalgrafos

8. En electrocardigrafos

9. Etc.


16/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

15

2.-TRANSISTOR METAL-OXIDO-SEMICONDUCTOR (MOSFET)

2.1-Caractersticas

Una de las caractersticas ms importantes del MOSFET es su tamao; es tan pequeocomparado con un transistor bipolar (BJT), que slo ocupa el 20 o 30 % del rea del chip que

ocupara un BJT tpico. Por lo tanto, los MOSFET pueden alcanzar densidades de

empaquetamiento muy elevadas en un circuito integrado, de all que se los utilice ampliamente

en ellos.

Adems tienen la capacidad de disipar altas potencias y conmutar grandes corrientes en

menos de un nanosegundo: mucha ms rapidez que la actualmente alcanzable utilizando un

BJT, es por esta razn que se lo utiliza como interruptor de alta potencia y alta frecuencia.Su funcionamiento es similar al del JFET, sin embargo hay diferencias bsicas de las que

resulta que el MOSFET tiene una impedancia de entrada mucho ms alta que la del JFET, y

que es del orden de 10 14 .

Existen dos tipos constructivos de MOSFET:

1. MOSFET de empobrecimiento

2. MOSFET de enriquecimiento

a su vez estos pueden ser de canal N de canal P.

2.2-MOSFET de empobrecimiento

En las figuras 14 y 15 se muestran la estructura interna, el smbolo, la caracterstica de

transferencia y las caractersticas de drenador de los dos tipos de mosfet de empobrecimiento

El MOSFET de empobrecimiento de canal N consiste en un sustrato de material tipo P (silicio

contaminado o dopado con impurezas tipo P) en el que se han difundido dos regiones de

material tipo N. Estas dos regiones forman la fuente o surtidor (S) y el drenaje o drenador (D),

constituyendo conexiones de baja resistencia entre los extremos del canal N y los contactos de

aluminio de la fuente y el drenador.

La puerta se forma cubriendo la regin comprendida entre el drenador y la fuente con una capa

de dixido de silicio (SiO2), encima de la cual se deposita una placa metlica.

La denominacin metal- xido -semiconductor proviene de esta formacin de la puerta con

metal, xido y un semiconductor.


17/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

16

El funcionamiento del MOSFET de empobrecimiento, es similar al del JFET, como puede verse

en las figuras 14 a), b) y c).

Al aplicar una tensin V DS entre el drenador y el surtidor, se originar la circulacin de unacorriente I D entre ambos terminales.

Si se aplica una tensin negativa V GS entre la puerta y el surtidor , se produce la salida de los

electrones de la regin del canal empobrecindolo. Cuando V GS alcanza el valor V P , el canal

se estrangula, provocando que cese la circulacin de la corriente I D.

Por el contrario si la V GS aplicada fuese positiva, los valores positivos de esta tensin

aumentaran el tamao del canal, dando por resultado un aumento de la corriente I D.

Todo esto puede apreciarse en la caracterstica de transferencia mostrada en la figura anterior.Ntese que el MOSFET de empobrecimiento puede operar tanto para valores positivos como

negativos de la V GS ., sin embargo la caracterstica de transferencia contina para valores

positivos de la tensin V GS .

Como la compuerta est aislada del canal por la capa de dixido de silicio, la corriente de

compuerta es sumamente baja (10 -12 A) y VGS puede ser de cualquier polaridad.

Como puede verse en las figuras anteriores, el smbolo para el MOSFET posee un cuarto

terminal, el sustrato . La flecha apunta hacia adentro para uno de canal N y hacia afuera parauno de canal P. La fuente, el drenador y el sustrato forman un transistor bipolar; por lo general

siempre se lo conecta a la tensin ms negativa existente en el circuito.

La tensin del sustrato afecta a la tensin inicial V P y a la caracterstica corriente de drenador-

tensin de puerta del MOSFET. La figura 16, muestra dicha variacin.

La corriente drenador-fuente tambin vara al variar la tensin del sustrato, ya que cuando

cambia la tensin fuente-sustrato, cambia la tensin umbral V T.

El MOSFET de empobrecimiento de canal P , que se muestra en la figura 15 , se construye

igual al de canal N, salvo que ahora se invierten los materiales N y P al igual que las

polaridades de las tensiones y corrientes.; su funcionamiento es anlogo teniendo en cuenta las

salvedades mencionadas.

2.3-MOSFET de enriquecimiento

El MOSFET de enriquecimiento, que al igual que el anterior, puede ser de canal N de canal

P, se muestra en las figuras 17y 18.


18/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

17

La construccin comienza con un material de sustrato (de tipo P para canal N y de tipo N para

canal P) sobre el cual se difunde material de tipo opuesto para formar la fuente y el drenador.

El smbolo para el MOSFET de enriquecimiento, muestra una lnea quebrada entre fuente ydrenador para indicar que no existe un canal inicial.

El MOSFET de enriquecimiento de canal N difiere constructivamente del de empobrecimiento

de canal n en que no tiene capa de material N, sino que requiere de una tensin positiva entre

la puerta y la fuente para establecer un canal. Este canal se forma por la accin de una tensin

positiva compuerta-fuente (V GS ) ,que atrae electrones de la regin del sustrato ubicada entre el

drenador y la compuerta que estan formados por material semiconductor tipo P. Es decir que el

canal no tiene existencia fsica como ocurre con el mosfet de empobrecimiento, sino que seforma a partir de una tensin aplicada V GS .

Una V GS positiva, provoca que los electrones se acumulen en la superficie inferior de la capa de

xido, producindose el enriquecimiento de la regin del canal.

Cuando la tensin alcanza el valor umbral ,V T , han sido atrados a esta regin los electrones

suficientes para que se comporte como canal N conductor.

No habr una corriente apreciable I D hasta que V GS exceda el valor V T.

Para el MOSFET de enriquecimiento, no existe un valor de I DSS ya que la corriente de drenajees cero hasta que el canal se ha formado.

El MOSFET de enriquecimiento de canal P tiene caractersticas similares pero opuestas a las

del MOSFET de enriquecimiento de canal N.

Aunque se halla ms restringido en su intervalo de operacin que el MOSFET de

empobrecimiento, el MOSFET de enriquecimiento se emplea en circuitos integrados debido a

su reducido tamao y construccin simple.

2.4-VMOSFET (VMOS)

Este tipo de MOSFET fue desarrollado para aumentar la capacidad de manejo de potencia en

dispositivos de estado slido; en ellos el canal de conduccin se ha modificado para formar

una V, como puede verse en la figura 19 en lugar de la lnea recta convencional entre fuente y

drenador. Se aade una capa de semiconductor adicional.


19/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

18

El trmino VMOS se deriva del hecho de que la corriente entre fuente y drenador sigue un

trayecto vertical debido a la construccin. El drenaje est ahora localizado en una pieza de

material semiconductor adicional.Los FETS convencionales estan limitados a corrientes del orden de miliamperes, pero los FET

VMOS se encuentran disponibles para corrientes del orden de los 100 A. Esto proporciona un

gran incremento de potencia respecto a los FETS convencionales.

Otras ventajas adicionales de los VMOS son las siguientes:

coeficiente de temperatura negativo para prevenir fallas trmicas baja corriente de fuga

alta velocidad e conmutacin posibilidad de ser utilizados como BJT para amplificadores lineales de alta potencia

2.5-MOSFET de simetra complementaria (CMOS)

El MOSFET de simetra complementaria, denominado CMOS est fabricado como muestra la

figura 20 a).

Consiste en un mosfet de canal P (PMOSFET) y uno de canal N (NMOSFET), ambos del tipo

de enriquecimiento.Se trata de un circuito inversor representado en la figura 20 b), donde T 2 es el PMOSFET y T 1

es el NMOSFET. Los dos drenajes estn conectados entre s por lo que la corriente fluye desde

la alimentacin V SS hasta masa; la figura 20 c) muestra las conexiones del sustrato.

La operacin del inversor es la siguiente: cuando V i < VT1 , el transistor T 1 est en corte y, como

usualmente ocurre, V SG2 = VSS - Vi > VT2 , por lo que el transistor T 2 conduce.

Estando T 1 en corte, no fluye corriente en T 2 aunque est en el estado de conduccin; as la

salida del inversor es V o = VSS .

Cuando aumenta la tensin de entrada V i por encima de V T1 , T1 y T2 conducen y la tensin de

salida disminuye.

Finalmente, cuando V i aumenta lo suficiente para que T 2 pase al estado de corte, es decir:

VSS - Vi < VT2 , entonces, como T 1 est en conduccin, la tensin de salida V = 0 volt.

Entre el PMOSFET y el NMOFET se emplean otras conexiones cuando el CMOS ha de ser

utilizado en aplicaciones diferentes.


20/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

19

Una de las aplicaciones ms importantes de los circuitos CMOS, tal vez la ms importante, es

su utilizacin como compuertas lgicas en circuitos integrados. Esto se debe a elevada

velocidad de conmutacin, consumo extremadamente pequeo de potencia de c.c. y tamaoextremadamente pequeo, lo que lo hace particularmente apto para la denominada integracin

en muy alta escala ( VLSI).

NOTA:

Adems de los FET analizados existen otros transistores de efecto de campo tales como

DMOS, MESFET, etc., que no han sido tratados en el presente trabajo. Se invita a aquellos

lectores que estn interesados en profudinzar ms en el tema a recurrir a la bibliografa citadaal final del apunte.

- GRAFICOS -


21/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

20


22/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

21


23/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

22


24/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

23


25/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

24


26/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

25


27/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

26


28/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

27


29/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

28


30/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

29

- INFORMACION TECNICA DE ALGUNOS JFETs Y MOSFETs -


31/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

30


32/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

31


33/34

UTN FRRO

LECTRONICA I


CAMPO - PAG.

32


34/34

UTN FRRO

LECTRONICA I

-BIBLIOGRAFIA- 1. SEMICONDUCTORES AVANZADOS Y OP-AMP- J. P. Garca, A. Robles y C. Otero - Edit.

Mc Graw - Hill - 1992.

2. DISEO ELECTRONICO, CIRCUITOS Y SISTEMAS- Savan, Rover y Carpenter.- Edit.

Addison Wesley Iberoamericana - 1995.

3. CIRCUITOS ELECTRONICOS DISCRETOS E INTEGRADOS- D. Schiling, C. Belove, T.

Apelewicz y R. Saccardi.- Edit. Mc Graw - Hill - 1993.

A.H.J.B.

transistor de efecto de campo. - fets_2002

Documents