repository.usd.ac.id · tugas akhir pemancar modulasi amplitudo dengan 4 frequency hopping diajukan...
TRANSCRIPT
TUGAS AKHIR
PEMANCAR MODULASI AMPLITUDO DENGAN
4 FREQUENCY HOPPING Diajukan untuk memenuhi salah satu syarat
memperoleh gelar Sarjana Teknik pada
Program Studi Teknik Elektro
Jurusan Teknik Elektro
Fakultas Sains dan Teknologi Universitas Sanata Dharma
disusun oleh :
YOHANES DEDEO INDRA
NIM : 045114060
PROGRAM STUDI TEKNIK ELEKTRO JURUSAN TEKNIK ELEKTRO
FAKULTAS SAINS DAN TEKNOLOGI UNIVERSITAS SANATA DHARMA
YOGYAKARTA 2009
i
FINAL PROJECT
AMPLITUDE MODULATION TRANSMITTER WITH 4
FREQUENCY HOPPING In partial fulfilment of requirements
for the degree of Sarjana Teknik
Electrical Engineering Study Program
Electrical Engineering Department
Science and Tecnology Faculty Sanata Dharma University
YOHANES DEDEO INDRA
NIM : 045114060
ELECTRICAL ENGINEERING STUDY PROGRAM ELECTRICAL ENGINEERING DEPARTMENT SCIENCE AND TECHNOLOGY FACULTY
SANATA DHARMA UNIVERSITY YOGYAKARTA
2009
ii
HALAMAN PERSEMBAHAN DAN MOTTO HIDUP Tugas akhir ini dipersembahkan untuk :
Yesus Kristus dan Bunda Maria atas karuniaNya
Kedua orang tuaku tercinta (Agustinus Wuryanto (Alm) dan Rohana Pandiangan)
Kedua adikku tercinta (Bernat dan Wira) , Eyang putri Atas semangat, doa, serta dukungan secara moril maupun materiil
Teman-temanku semua, khususnya almamaterku Teknik Elektro 2004
Janganlah hendaknya kamu kuatir tentang apapun juga, tetapi nyatakanlah
dalam segala hal keinginanmu kepada Allah dalam doa dan permohonan dengan
ucapan syukur. Damai sejahtera Allah, yang melampaui segala akal, akan
memelihara hati dan pikiranmu dalam Kristus Yesus. ( Filipi 4 : 6 – 7 )
vi
INTISARI
Teknik frequency hopping (FH) merupakan salah satu teknik spread spectrum pada sistem komunikasi. Frequency hopping mempunyai kelebihan dalam aplikasinya, meliputi kemampuan antijam, penekanan interferensi dari luar, kemampuan melawan multipath fading, dan keamanan komunikasi. Penelitian ini bertujuan untuk menghasilkan pemancar AM dengan frequency hopping. Pemancar AM dengan frequency hopping ini terdiri tiga bagian utama yaitu phase-locked loop, driver dan booster. Phase-locked loop berfungsi sebagai pembangkit sinyal carrier. Komponen utama phase-locked loop adalah pembangkit frekuensi referensi, phase detector, low pass filter, voltage-controlled oscillator, pembagi terprogram dan pengendali data masukan pembagi terprogram.
Hasil dari penelitian ini adalah pemancar AM dengan frequency hopping yang dapat bekerja secara efektif dan dapat digunakan baik di dalam ruangan maupun di luar ruangan dalam radius 5 meter. Pemancar bekerja dengan frekuensi carrier yang bergantian pada empat frekuensi yang berbeda yaitu 900 kHz, 950 kHz,1000 kHz, dan 1050 kHz.
Kata kunci : frequency hopping, phase-locked loop, AM
viii
ABSTRACT
Frequency hopping technique is one off the spread spectrum technique in communication system. Frequency hopping have several advantages in its application, that are antijam ability, repression of interferensi from the outside, ability to combat multipath fading, and communication security. This research goal is to produce AM transmitter with frequency hopping.
The transmitter consists of three main parts that are phase-locked loop as a carrier signal generator, driver, and booster. The main component of phase-locked loop are reference frequency generator, phase detector, low pass filter, voltage controlled oscillator, programmed divider, and programmed divider input data controller.
The result of the research is that the AM transmitter with hopping frequency can work effectively and can be used both indoor and outdoor in the range of 5 meters. The transmitter operates at four carrier frequencies, 900 kHz, 950 kHz, 1000 kHz, and 1050 kHz.
Keyword : frequency hopping, phase-locked loop, AM.
ix
DAFTAR ISI
Halaman
Halaman Judul…………………………………………………………………….i
Halaman Persetujuan..............................................................................................iii
Halaman Pengesahan..............................................................................................vi
Pernyataan Keaslian Karya.....................................................................................v
Halaman Persembahan dan Motto Hidup..............................................................vi
Lembar Pernyataan Persetujuan Publikasi Karya Ilmiah Untuk Kepentingan
Akademis...............................................................................................................vii
Intisari...................................................................................................................viii
Abstract..................................................................................................................ix
Kata Pengantar........................................................................................................x
Daftar Isi...............................................................................................................xii
Daftar Gambar......................................................................................................xv
Daftar Tabel.......................................................................................................xviii
Daftar Lampiran..................................................................................................xix
BAB I PENDAHULUAN.....................................................................................1
1.1 Judul................................................................................................1
1.2 Latar Belakang ..............................................................................1
1.3. Batasan Masalah.............................................................................2
1.4 Tujuan dan Mamfaat ......................................................................2
1.5 Motodologi Penulisan.....................................................................3
1.6 Siatematika Penulisan.....................................................................3
xii
BAB II DASAR TEORI.......................................................................................5
2.1 Modulasi Amplitudo ..................................................................... 5
2.2 Blok diagram pamancar AM………………………………….......7
2.3 Phase Locked Loop…………...…………………….......................8
2.3.1 Operasi Phase Locked Loop..............................................10
2.3.2 Detektor Fasa....................................................................11
2.3.3 Voltage Controlled Oscillator...........................................12
2.3.4 Low Pass Filter.................................................................13
2.4 Osilator..........................................................................................14
2.5 Frequency Hopping.......................................................................17
2.6 Penguat Kelas A............................................................................19
2.7 Penguat Tertala..............................................................................24
2.7.1 Rangkaian Tala……………....…………………………...25
2.7.2 Penguat RF yang Ditala………………..………………....26
BAB III PERANCANGAN ……………………….………………..…………31
3.1 Diagram Blok Sistem Komunikasi Radio AM Frequency
Hopping………………………………………………….….…...31
3.2 Diagram Blok Perancangan Pemancar AM
Frequency Hopping .....................................................................32
3.3 Rancangan Rangkaian Tiap Blok……………………….…..…..33
3.3.1 Osilator dengan Menggunakan PLL……………………33
3.3.1.1 Rangkaian Osilator Referensi.………………….33
xiii
3.3.1.2 Rangkaian Detektor Fasa, Filter, dan Voltage
Controlled Oscillator......................................... 35
3.3.1.3 Rangkaian Pembagi Terprogram..........................37
3.4 Rangkaian Driver……………………........................................40
3.5 Rangkaian Booster.......................................................................43
3.6 Modulator AM………………………………………………….43
BAB IV HASIL DAN PEMBAHASAN
4.1 Perangkat Keras Hasil Perancangan…………………………….47
4.2 Hasil Pengujian Alat Secara Keseluruhan………………………48
4.2.1 Pengujian Transmisi Pemancar…………………………..48
4.2.2 Pengujian Saat Hopping……............................................52
4.3 Pengujian Setiap Blok…………………………………………...54
4.3.1 Frekuensi Pembagi 10 kHz……………………………….54
4.3.2 Frekuensi Referensi 1 kHz………………………………..55
4.3.3 Voltage Controlled Oscillator……………………………56
4.3.4 Pembagi Terprogram……………………………………..58
4.3.5 Driver dan Booster……………………………………….60
BAB V KESIMPULAN DAN SARAN
5.1 Kesimpulan………………………………………………………63
5.2 Saran……………………………………………………………..63
DAFTAR PUSTAKA.......................................................................................64
LAMPIRAN .....................................................................................................L
xiv
DAFTAR GAMBAR
Halaman
Gambar 2.1 Bentuk gelombang carrier …….…………............................ 6
Gambar 2.2 Bentuk gelombang pemodulasi ……………………………. 6
Gambar 2.3 Bentuk gelombang termodulasi.............................................. 7
Gambar 2.4 Diagram blok sistem pemancar AM.......…………………… 7
Gambar 2.5 Diagram blok umum PLL.....................……………………. 9
Gambar 2.6 Operasi phase-locked loop…………………………………. 10
Gambar 2.7 Dua gelombang sinus dengan fasa berbeda.……………...... 11
Gambar 2.8 Karakteristik VCO........……………………………………. 13
Gambar 2.9 Tanggapan frekuensi low pass filter (LPF).………………… 14
Gambar 2.10 Low pass filter (LPF) pasif RC........................................….. 14
Gambar 2.11 Diagram blok osilator............................................................. 15
Gambar 2.12 Pemodelan amplifier untuk kondisi sinyal kecil.............…… 16
Gambar 2.13 Teknik frequency hopping...........................................……… 17
Gambar 2.14 Interferensi pada transmisi frequency hopping....................... 19
Gambar 2.15 Garis beban AC dan DC penguat kelas A………………….. 20
Gambar 2.16 Rangkaian Penguat Kelas A………………………………... 21
Gambar 2.17 Rangkaian Ekivalen AC……………………………………. 23
Gambar 2.18 Rangkaian tertala seri ………………….……..………... 25
Gambar 2.19 Rangkaian tertala paralel..………………………………. 26
Gambar 2.20 Rangkaian Penguat Common Emitter (CE) Tertala........... 27
Gambar 2.21 Grafik Ic-hfe transistor 2N2222A ………………………. 28
Gambar 2.22 Rangkaian ekivalen hybrid-π untuk BJT.. ……............... 28
xv
Gambar 3.1 Blok diagram umum sistem komunikasi radio AM FH ……. 31
Gambar 3.2 Diagram blok pemancar AM FH.………................................ 32
Gambar 3.3 Tampak atas IC pembagi 1.000 CD4060B ………….……... 34
Gambar 3.4 Tampak atas IC pembagi 10 74LS90……………………….. 34
Gambar 3.5 Rangkaian pembangkit frekuensi referensi 1kHz................... 35
Gambar 3.6 Blok diagram IC CD4046..............…………………............ 36
Gambar 3.7 Rangkaian Detektor Fasa dan VCO dengan IC4046.............. 37
Gambar 3.8 IC TC9122P.……….............................................................. 38
Gambar 3.9 Diagram blok IC TC9122P ………….……………………. 38
Gambar 3.10 Rangkaian lengkap pembagi terprogram…………………… 39
Gambar 3.11 Rangkaian Driver…………………………………………… 43
Gambar 3.12 Rangkaian penguat tertala RF................................................ 46
Gambar 3.13 Rangkaian Modulator............................................................. 46
Gambar 4.1 Blok Pemancar AM Hopping……………………………….. 47
Gambar 4.2 Pengujian Transmisi Pemancar…………………………….. 49
Gambar 4.3 Sinyal Informasi 1 kHz yang dikirim………………………. 49
Gambar 4.4 Modulasi Amplitudo dengan Gelombang Carrier 900 kHz.. 50
Gambar 4.5 Modulasi Amplitudo dengan Gelombang Carrier 950 kHz.. 50
Gambar 4.6 Modulasi Amplitudo dengan Gelombang Carrier 1000 kHz. 50
Gambar 4.7 Modulasi Amplitudo dengan Gelombang Carrier 1050 kHz. 50
Gambar 4.8 Spektrum Frekuensi dengan Frekuensi Carrier 900 kHz…... 51
Gambar 4.9 Spektrum Frekuensi dengan Frekuensi Carrier 950 kHz…... 51
Gambar 4.10 Spektrum Frekuensi dengan Frekuensi Carrier 1000 kHz…. 52
Gambar 4.11 Spektrum Frekuensi dengan Frekuensi Carrier 1050 kHz…. 52
xvi
Gambar 4.12 Pengujian kestabilan Pemancar saat hopping ……………. 53
Gambar 4.13 Gelombang keluaran IC 4060 Frekuensi pembagi 10 kHz.. 54
Gambar 4.14 Gelombang keluaran IC 74LS90 frekuensi referensi 1 kHz.. 55
Gambar 4.15 Sinyal keluaran Rangkaian VCO 900 kHz……………….. 56
Gambar 4.16 Sinyal keluaran Rangkaian VCO 950 kHz ………………. 56
Gambar 4.17 Sinyal keluaran Rangkaian VCO 1000 kHz ……………... 57
Gambar 4.18 Sinyal keluaran Rangkaian VCO 1500 kHz ……………... 57
Gambar 4.19 Sinyal keluaran pembagi terprogram ……………………. 59
Gambar 4.20 Grafik perbandingan frekuensi dengan penguatan rangkaian
booster…………………………………………………….. 61
xvii
DAFTAR TABEL
Halaman
Tabel 3.1 Pembagian frekuensi dalam bentuk BCD.................................. 39
Tabel 4.1. Keterangan dan fungsi umum blok – blok rangkaian pemancar
AM…………………………………………………………….. 48
Tabel 4.2. Data Pengamatan kestabilan Frekuensi Hopping........................ 53
Tabel 4.3. Galat Frekuensi Carrier pada Rangkaian VCO.......................... 58
Tabel 4.4. Penguatan Tegangan (Av) masing - masing Frequency Hopping
dengan perubahan amplitudo masukan dengan frekuensi
tetap (1 kHz)........................................................................................ 60
Tabel 4.5. Jarak Pancar Maksimum masing-masing Sinyal termodulasi
pada Pemancar AM…………………………………………………. 61
xviii
DAFTAR LAMPIRAN
Rangkaian lengkap pemancar AM dengan 4 frequency hopping……… L1
Datasheet CD4060B …………………………………………………… L2
Datasheet SN74LS90………………………………………………….. L3
Datasheet CD4046……………………………………………………… L4
Datasheet TC9122P ……………………………………………............. L5
Datasheet 2SC2026…………………………………………………….. L6
xix
BAB I
PENDAHULUAN
1.1 Judul
Pemancar Modulasi Amplitudo dengan 4 Frequency Hopping (Amplitude
Modulation Transmitter with 4 Frequency Hopping).
1.2 Latar Belakang
Beberapa tahun terakhir, perkembangan sistem komunikasi berbasis
spread spectrum sangat pesat [1]. Sistem komunikasi dengan teknik spread
spectrum mempunyai kelebihan dalam aplikasinya, meliputi kemampuan antijam,
penekanan interferensi dari luar, kemampuan melawan multipath fading, dan
keamanan komunikasi.
Pada teknik spread spectrum, lebar bidang transmisi yang digunakan jauh
lebih besar dari pada bandwidth minimum yang dibutuhkan untuk mentrasmisikan
informasi. Salah satu teknik spread spectrum adalah Frequency Hopping Spread
Spectrum (FHSS).
Frequency hopping merupakan perpindahan atau lompatan dari satu
frekuensi yang satu ke frekuensi yang lain dalam satu pita frekuensi. Frekuensi-
frekuensi yang berada dalam satu bandwidth akan menempati frekuensi-frekuensi
tersebut secara acak ataupun yang telah ditentukan sebelumnya secara otomatis
per satuan detik [2]. Teknik frequency hopping sangat bagus digunakan dalam
sistem komunikasi wireless seperti pada sistem komunikasi radio AM broadcast.
1
2
Bandwidth yang padat karena semakin banyak stasiun radio AM yang beroperasi
sehingga beresiko muncul permasalahan-permasalahan diatas.
Penelitian sebelumnya telah menghasilkan sistem komunikasi AM
broadcast yang hanya menggunakan dua frekuensi carrier dan tidak ada
sinkronisasi antara pemancar dan penerima. Oleh karena itu penulis
mengembangkan suatu perangkat pemancar AM dengan empat frequency hopping
yang tersinkronisasi dengan penerima. Pengembangan ini dilakukan agar
diperoleh mamfaat yang lebih efektif dalam mengatasi resiko masalah.
1.3 Batasan Masalah
Perangkat pemancar AM dengan frequency hopping yang dibuat memiliki
spesifikasi sebagai berikut:
1. Menggunakan frekuensi carrier 900 kHz, 950 kHz, 1000 kHz, dan 1050 kHz.
2. Periode perpindahan tiap frekuensi carrier (frequency hopping period) yang
terjadi sebesar 0,25 detik.
1.4 Tujuan dan Manfaat
Tujuan yang ingin dicapai dalam penelitan ini adalah merancang dan
membuat suatu perangkat pemancar AM dengan frequency hopping.
Penelitian ini dapat menjadi bahan pertimbangan bagi pembaca dalam
memanfaatkan teknologi komunikasi serta sebagai referensi yang dapat
mendukung penelitian selanjutnya yang berkaitan dengan komunikasi termodulasi
amplitudo dan frequency hopping.
3
1.5 Metodologi Penelitian
Penyusunan Tugas Akhir ini dilakukan beberapa metodologi penelitian
yang terdiri dari :
1. Studi pustaka dengan mengumpulkan dan mempelajari berbagai informasi,
baik dari buku, makalah maupun internet mengenai hal-hal yang berkaitan
dengan pemancar AM dan frequency hopping.
2. Merealisasikan pengetahuan yang diperoleh dalam bentuk perancangan dan
pembuatan hardware.
3. Melakukan pengujian terhadap hasil perancangan agar dapat diketahui hasil
secara realistis. Pengujian dilakukan dengan menggunakan penerima AM
dengan 4 frekuensi hopping. Sinyal keluaran dari pemancar akan
disinkronisasi oleh sebuah perangkat sinkronisasi. Penerima harus bisa
menerima sinyal yang telah disinkronisasi pada empat frekuensi berbeda
secara bergantian. Jika pada pengujiannya tidak terdapat penerima, maka
menggunakan empat contoh frekuensi radio broadcast yang sama.
4. Menganalisis hasil pengujian dan membandingkan dengan teori yang ada.
5. Mengambil kesimpulan terhadap perancangan dan pengujian yang telah
dilakukan.
1.6 Sistematika Penulisan
Sistematika penulisan pada tugas akhir ini adalah:
BAB I PENDAHULUAN
4
Bab ini berisi judul, latar belakang masalah, batasan masalah, tujuan dan
manfaat penelitian, metodologi penelitian, dan sistematika penulisan.
BAB II DASAR TEORI
Bab ini berisi dasar teori yang berhubungan dengan pemancar AM dan
frequency hopping.
BAB III PERANCANGAN
Bab ini berisi penjelaskan tentang alur perancangan pemancar AM dengan
frequency hopping.
BAB IV HASIL DAN PEMBAHASAN
Bab ini berisi data hasil pengujian alat dan analisa pembahasan dari hasil
penelitian.
BAB V KESIMPULAN DAN SARAN
Bab ini berisi tentang kesimpulan dan saran dari hasil penelitian.
BAB II
DASAR TEORI
Pemancar AM (Amplitude Modulation) merupakan alat yang digunakan
untuk memancarkan sinyal yang telah dimodulasi amplitudo. Penulis mencoba
untuk menerapkan teknik frequency hopping dalam pemancar AM ini. Frequency
hopping diterapkan dengan mengubah-ubah frekuensi carrier secara periodis yang
diatur dengan urutan tertentu. Pengaturan perubahan frekuensi carrier
menggunakan PLL (phase locked loop). PLL memberi kemudahan dalam
mengatur frekuensi carrier secara periodis.
2.1 Modulasi Amplitudo
Modulasi adalah proses penumpangan sinyal-sinyal informasi yang
berfrekuensi rendah pada sinyal pembawa (carrier) [3]. Modulasi amplitudo
merupakan salah satu jenis modulasi yang mengubah amplitudo sinyal carrier
dengan frekuensi tetap. Dalam modulasi amplitudo, suatu tegangan yang
sebanding dengan sinyal modulasi ditambahkan kepada amplitudo sinyal carrier.
Sinyal carrier dinyatakan dengan [3]
( ) ( ) ec t = Ec max cos ωc t + φc (2.1)
5
6
dengan
Ec max merupakan amplitudo sinyal carrier,
ωc adalah frekuensi sudut
carrier, dan
φc adalah fasa carrier. Bentuk gelombang pembawa ditunjukkan
pada Gambar 2.1.
Sedangkan sinyal pemodulasi dinyatakan dengan
( ) ( ) em t = Em max cos ωm t + φm (2.2)
dengan
Em max merupakan amplitudo sinyal pemodulasi,
ωm adalah frekuensi
sudut pemodulasi, dan φm adalah fasa pemodulasi. Bentuk gelombang pemodulasi
ditunjukkan pada Gambar 2.2.
Proses modulasi menghasilkan sinyal termodulasi yang dinyatakan dengan
e(t ) = [E c max
t ] (ωt + φ ) e+ m ( ) cos
(2.3)
Bentuk gelombang termodulasi ditunjukkan pada Gambar 2.3.
Gambar 2.1 Bentuk Gelombang Carrier [3]
Gambar 2.2 Bentuk Gelombang Pemodulasi [3]
7
Gambar 2.3 Bentuk Gelombang Termodulasi [3]
2.2 Blok diagram pemancar AM
Bentuk dasar pemancar AM ditunjukkan pada Gambar 2.4.
Osilator
Driver Booster
Modula tor
Gambar 2.4 Diagram Blok Sistem Pemancar AM [3]
Keterangan dari setiap blok sistem adalah sebagai berikut [3]:
1. Osilator digunakan sebagai penghasil sinyal carrier yang akan
dimodulasi oleh sinyal informasi.
2. Driver berfungsi untuk menguatkan tegangan karena amplitudo sinyal
keluaran osilator masih kecil.
3. Booster berfungsi sebagai penguat akhir untuk menguatkan daya sinyal
termodulasi ke antena.
8
4. Modulator adalah pengubah parameter sinyal carrier agar informasi
yang akan ditumpangkan pada sinyal carrier lewat sebuah trafo
modulator mempunyai daya yang cukup. Modulator AM digunakan
sebagai alat untuk memodulasi sinyal informasi dengan sinyal dari
osilator, sehingga menghasilkan gelombang termodulasi.
5. Antena pemancar digunakan untuk memancarkan sinyal termodulasi
yang berupa sinyal elektromagnetik.
2.3 Phase Locked Loop
Phase Locked Loop (PLL) adalah suatu sistem dengan sinyal umpan balik
yang digunakan untuk menghasilkan fasa sinyal keluaran yang tersinkronisasi
(lock) dengan fasa sinyal masukan[4]. Bentuk sinyal masukan bisa berupa sinyal
sinus atau digital. PLL dapat digunakan sebagai filter, sintesa frekuensi, kontrol
kecepatan motor, modulasi-demodulasi dan beragam aplikasi lain. Kemampuan
self-correcting membuat PLL mampu untuk melacak perubahan frekuensi dari
sinyal masukan.
Dua parameter penting dalam operasi PLL adalah Capture Range dan
Lock Range. Capture Range ± fC adalah jangkauan/range frekuensi di sekitar
frekuensi pusat saat PLL mulai terjadi sinkronisasi. Lock range ± fL adalah
jangkauan/range frekuensi di sekitar frekuensi pusat saat PLL dapat
mempertahankan sinkronisasi, dari sejak mulai terjadi. Secara umum lock range
lebih lebar dari capture range. Jadi PLL dapat mempertahankan sinkronisasi pada
9
jangkauan frekuensi yang lebih lebar dari jangkauan saat terjadi sinkronisasi.
Diagram blok PLL terlihat pada Gambar 2.5.
Gambar 2.5 Diagram Blok Umum PLL [5]
Sinyal masukan dapat berupa gelombang sinus atau kotak yang memiliki
frekuensi radian ωi dan fasa θi. Keluaran dari phase detector diumpankan ke filter
dan dikuatkan untuk mengontrol frekuensi osilator (VCO). Keluaran VCO adalah
gelombang sinus atau kotak dengan frekuensi ωo dan menjadi masukan kedua
phase detector. Pada dasarnya PLL memiliki dua kegunaan utama, yaitu
menghasilkan tegangan V3 yang mengontrol VCO dan frekuensi ωo sebagai
masukan VCO. Secara sederhana fasa dan frekuensi sudut dapat dirumuskan
dengan [5]
ω = dθi (2.4) i dt
ω = dθo (2.5)
o dt
10
2.3.1 Operasi Phase Locked Loop
Gambar 2.6a menunjukkan jika kedua masukan detektor fasa adalah sinyal
sinusoida dengan frekuensi ωFR dengan fasa sama, maka beda fasa akan sama
dengan nol dan tegangan v1, v2, v3 pada Gambar 2.5. juga sama dengan nol.
Tegangan v3 menjadi masukan VCO agar keluaran tetap pada frekuensi ωFR yang
sama dengan ωi, sehingga loop terjaga atau yang sering disebut equilibrium loop.
Jika frekuensi naik maka ωi berubah naik dan θi semakin besar, sehingga θi
dengan θo yang menyebabkan terjadi bada fasa seperti pada Gambar 2.6 b [5].
Gambar 2.6 (a) Kedua masukan memiliki frekuensi dan fasa yang sama, beda fasa konstan. (b) Peningkatan frekuensi masukan menyebabkan kesalahan positif fasa
∆θ [5]
Dengan adanya beda fasa (∆θ), maka muncul tegangan v1 yang ditapis dan
dikuatkan sehingga tegangan v3 semakin tinggi. Kecepatan sudut ωo akan naik
mencapai ωo yang sama dengan ωi, sehingga kedua vektor berotasi pada
kecepatan yang sama. Loop yang baru terjadi dan terjaga (new equilibrium loop).
11
Saat kondisi lock tercapai, tegangan v3 proposional terhadap frekuensi VCO. Jika
ωi sama dengan ωo, maka
3v = ωi − ωFR
ko
(2.6)
dengan ωFR adalah kecepatan radian frekuensi running, ko adalah konstanta.
2.3.2 Detektor Fasa
Detektor fasa adalah rangkaian pendeteksi perbedaan sudut fasa dan beda
frekuensi antara dua gelombang masukan dan membangkitkan suatu keluaran
berupa tegangan koreksi dari perbedaan fasa yang terjadi [6]. Gambar 2.7
menunjukkan ada perbedaan fasa pada dua gelombang sinus
f 1 sebagai sinyal
referensi dan
f 2 sebagai sinyal dari VCO dengan perbedaan sudut sebesar sudut
θe (phase error).
Gambar 2.7 Dua Gelombang Sinus dengan Fasa berbeda [6]
Sinyal referensi pembanding fasa dianggap gelombang sinus, dengan
persamaan
)( sin[
( )] u1 t = U1 ωn t + θ1 t (2.7)
12
dengan sudut fasa θ1 merupakan bagian dari fungsi waktu (t) dan dianggap θ1 = 0
untuk t < 0. Sedangkan pada t ≥ 0 nilai θ1 = ∆φ
θ1 (t) = ∆ uφ
(t)
(2.8)
dengan u( )t
adalah fungsi unit step. Fungsi merupakan bagian dari modulasi fasa
(modulasi berbeda), sedang untuk perubahan frekuensi (frekuensi dan fasa
berbeda) yaitu pada modulasi frekuensi, maka persamaan sinyal referensi menjadi
( ) u1 = U1 sin(ωo t + ω∆ t ) = U1 sin ωo t + θ1 (2.9)
Sudut fasa θ1 dapat ditulis sebagai
θ (t ) = ∆ tω
1 (2.10)
Sinyal yang akan dibandingkan ( f 2 ), yaitu sinyal dari osilator VCO,
adalah sinyal keluaran dengan persamaan
2u (t )
[ U= 2 cos ωo t + θ 2
(t )]
(2.11)
Jika pembanding fasa digunakan pada sistem PLL linier dan bekerja pada
π frekuensi tengahnya, maka terdapat beda fasa sebesar ( ) antara sinyal
2 90
o
referensi dengan sinyal keluaran. Jika dua sinyal adalah sinyal fungsi sinus dan
fungsi kosinus, maka beda fasa θ e = θ1 − θ 2 menjadi bernilai 0.
2.3.3 Voltage Controlled Oscillator Voltage controlled oscillator (VCO) adalah suatu osilator elektronik yang
frekuensi keluarannya diatur oleh suatu tegangan masukan DC yang diberikan[4].
Pada saat tegangan masukan pada VCO sama dengan nol, VCO akan
menghasilkan frekuensi free running pada nilai frekuensi (fo). Pada saat tegangan
13
yang masuk ke dalam VCO bernilai positif, frekuensi VCO akan lebih besar dari
pada fo. Saat tegangan yang masuk ke dalam VCO bernilai negatif, maka
frekuensi VCO akan bernilai lebih kecil daripada fo. Hal ini ditunjukkan pada
Gambar 2.8.
Gambar 2.8 Karakteristik VCO [14]
2.3.4 Low Pass Filter
Filter adalah rangkaian yang menghasilkan karakteristik tanggapan
frekuensi yang telah ditentukan dengan tujuan melewatkan rentang frekuensi
tertentu dan menekan/menolak rentang frekuensi yang lain[7]. Sedangkan low
pass filter (LPF) adalah filter yang mampu melewatkan frekuensi rendah saja.
Penapisan diperlukan agar tegangan kendali pada VCO berupa tegangan dc murni.
Untuk itu diperlukan filter pelewat rendah. Filter pelewat rendah ini dapat
dibangun dengan kombinasi resistor dan kapasitor. Tanggapan frekuensi untuk
low pass filter (LPF) dapat dilihat pada Gambar 2.9 Gambar 2.10
memperlihatkan low pass filter (LPF) pasif RC.
14
Gambar 2.9 Tanggapan Frekuensi Low Pass Filter (LPF)
R1
input
C1 output
Gambar 2.10 Low Pass Filter (LPF) Pasif RC
Frekuensi cut off filter (fc) dihitung menggunakan persamaan (2.12)
dengan fc adalah frekuensi cut off filter, R1 adalah resistor filter dan C1 adalah
kapasitor filter.
= 1 f c π
(2.12) 2 1R 1C
2.4 Osilator
Rangkaian osilator merupakan rangkaian yang dapat membangkitkan
gelombang sendiri. Pada dasarnya osilasi dapat dibangkitkan dengan adanya
umpan balik untuk berosilasi dan adanya pembangkitan sendiri (self-excitation).
Osilator juga dapat dimodelkan sebagai amplifier berumpan balik positif. Hal ini
ditunjukkan pada Gambar 2.11[3]. Setiap gangguan kecil pada masukan terhadap
amplifier akan diperkuat dan sebagian sinyal yang diperkuat diumpanbalikkan
15
kepada masukan. Jika sinyal umpan balik mempunyai amplitudo yang cukup dan
fasanya tepat, maka proses dapat menghasilkan pembentukan suatu sinyal yang
menopang sendiri atau osilasi.
Pada Gambar 2.11 masukan dikalikan penguatan depan A untuk
memberikan keluaran . Keluaran dari B diumpan balikan untuk memberikan
masukan . Jadi, AB = atau AB=1 adalah kondisi yang diperlukan untuk
menopang osilasi. Hal ini dikenal sebagai kriteria Barkausen.
Gambar 2.11 Diagram Blok Osilator [3]
Dalam praktek, biasanya penguatan A tidak bergantung pada frekuensi dan
mendapatkan suatu pergeseran fasa 180°. Dalam kondisi close-loop, besarnya A
harus sama dengan besarnya 1/B agar dapat mempertahankan osilasi. Jaringan
umpan balik B terdiri atas komponen pasif yang merupakan elemen penentu
frekuensi dan memberikan pergeseran fasa 180°, sehingga total pergeseran fasa
saat close-loop menjadi 360°.
Analisis sinyal kecil pada umumnya digunakan untuk memantapkan
kondisi start bagi osilasi dan frekuensi saat osilasi itu terjadi. Analisis sinyal kecil
memanfaatkan konsep impedansi dan admitansi yang ditetapkan untuk bentuk
gelombang sinusoidal sehingga menghasilkan frekuensi osilasi sinusoidal. Osilasi
16
akan melewati tahapan transient dari keadaan awal permulaan hingga keadaan
steady akhir. Dalam steady state akhir, transistor biasanya bekerja dalam kondisi
sinyal besar, sehingga parameter sinyal kecil tidak berpengaruh. Sinyal kecil
menghasilkan kondisi minimum yang diperlukan agar osilasi dapat dipertahankan
dan menunjukkan ketergantungan frekuensi pada parameter rangkaian.
Rangkaian umpan balik harus dalam kondisi close-loop sehingga
persamaan Barkhausen AB=1 selalu berlaku. Jaringan umpan baliknya merupakan
suatu rangkaian pasif, oleh karena itu amplifier gain harus berubah secara
otomatis untuk mempertahankan A=1/B seiring dengan meningkatnya osilasi
sampai kepada kondisi steady state.
Gambar 2.12 (a) Rangkaian amplifier sinyal kecil ekivalen dengan
generator arus bergantung tegangan dan (b) Generator tegangan bergantung
tegangan [3]
Gambar 2.12(a) menunjukkan pemodelan amplifier untuk kondisi sinyal
kecil yang didasarkan pada model hybrid-π sinyal sinyal kecil. Impedansi
masukan merupakan impedansi masukan transistor yang peralel dengan
komponen bias masukan. Impedansi keluaran adalah impedansi keluaran
17
transistor yang paralel dengan komponen bias keluaran. Impedansi umpan balik
adalah yang ada di dalam amplifier seiring dengan yang diberikan oleh
jaringan umpan balik eksternal B. Gambar 2.12(b) diperoleh dari Gambar 2.12(a)
dengan mengubah sumber arus Norton menjadi sumber tegangan ekivalen
Thevenin.
2.5 Frequency Hopping
Frequency hopping (FH) atau lompatan frekuensi adalah perubahan
frekuensi sinyal pembawa secara periodis yang diatur oleh algoritma tertentu.
Frekuensi ini akan membawa informasi selama periode tertentu dan berpindah ke
frekuensi yang lain , begitu seterusnya seperti diperlihatkan Gambar 2.13[9].
Gambar 2.13 Teknik Frequency Hopping [9]
Anak panah pada Gambar 2.13 menunjukkan urutan lompatan (hop)
frekuensi f1Æf4Æf2Æf1, demikian secara berulang-ulang[9]. Perpindahan
frekuensi terjadi beberapa ratus sampai beberapa ribu kali dalam satu detik.
18
Stasiun penerima juga harus melakukan perpindahan frekuensi dengan lompatan
yang sama supaya informasi yang dikirimkan dapat diperoleh kembali.
Frequency hopping (FH) merupakan salah satu dari teknik spektrum
tersebar (spread spectrum). Bandwidth yang digunakan jauh lebih lebar dari
bandwidth minimum yang diperlukan untuk mengirimkan informasi yang sama
jika menggunakan frekuensi pembawa tunggal.
Pemancar FH hanya dapat mengirimkan data pada setiap frekuensi dalam
jumlah yang sangat terbatas, karena perioda antar lompatan frekuensi sangat
singkat (400µs – 577 µs) berbeda untuk setiap sistem komunikasi digital. Perioda
antar lompatan ini disebut chip atau time slot.
Lompatan dari satu frekuensi ke frekuensi yang lain diatur secara
berurutan atau secara acak dengan menggunakan sandi pseudorandom. Sandi
pseudorandom adalah sandi acak yang mempunyai deretan sandi yang akan
terulang secara periodis dalam perioda yang cukup lama. Dengan mengacak pola
lompatan, sinyal pengganggu (interfering signal) diharapkan dapat dihindari. Jika
interferensi muncul dan mengganggu salah satu kanal berfrekuensi, misal f2, maka
sinyal pembawa akan selalu mengalami gangguan tetapi hanya saat berada pada
frekuensi f2. Hal ini diperlihatkan pada Gambar 2.14.
19
Gambar 2.14 Interferensi pada Transmisi Frequency Hopping [9]
Sinkronisasi merupakan hal yang sangat penting dalam FH karena waktu
dan frekuensi harus terdeteksi secara benar pada penerima. Pemancar harus selalu
melakukan sinkronisasi dengan penerima. Untuk sinkronisasi awal, pemancar
akan berada pada frekuensi tertentu (parking frequency) sebelum komunikasi
dimulai. Jika interferensi muncul pada frekuensi ini, maka pemancar akan
kesulitan dalam melakukan FH dan melakukan sinkronisasi dengan penerima.
2.6 Penguat Kelas A
Driver dibangun dari penguat kelas A karena lebih efisien dalam
penguatan sinyal kecil. Gambar 2.15 menunjukkan garis beban AC dan DC
beserta titik kerja penguat kelas A. Garis yang dibatasi oleh titik A dan B
merupakan garis beban AC dan garis yang dibatasi oleh titik C dan D merupakan
garis beban DC. Titik A merupakan titik jenuh AC, dan titik B merupakan titik
20
putus AC. Penguat kelas A mempunyai titik kerja sepanjang garis beban antara
titik A dan titik B atau daerah aktif transistor.
Pada saat transistor mencapai titik jenuh, VCE sama dengan nol sehingga
diperoleh [10]
(I C sat )
=
T
CQ
I
CEQV+ T
rC
(2.13)
Sedangkan pada saat transistor mencapai titik putus, IC sama dengan nol, sehingga
tegangan putus AC sebesar
CEV
( cut ) = CEQV
+ I CQ Cr
T T
(2.14)
dengan IC(sat) adalah arus jenuh AC, VCE(sat) adalah tegangan putus AC, ICQT
adalah arus kolektor DC, VCEQT adalah tegangan kolektor emitor DC dan rC
merupakan resistansi AC.
Gambar 2.15 Garis Beban AC dan DC Penguat Kelas A [10]
Penguatan tegangan penguat kelas A dapat dinyatakan dengan
A = − Cr (2.15) V r e
21
dengan AV adalah penguatan tegangan dan re merupakan resistansi dalam
transistor. Resistansi dalam transistor merupakan resistansi yang dihasilkan
dengan adanya arus DC yang mengalir dalam transistor. Harga resistansi dalam
dapat dinyatakan dengan
r = mV25 Ie
TCQ (2.16)
dengan ICQT adalah arus kolektor DC. Gambar 2.16 merupakan rangkaian penguat
kelas A.
Vcc
R1 L
C3
C1 RL
Input
R2 RE C2
Gambar 2.16 Rangkaian Penguat Kelas A [10]
Persamaan loop tegangan yang melingkari basis adalah
VBE + I E RE − VBQ + I B RBQ = 0
VB = VBE + VE
Karena I E I B β , maka persamaan 2.17 dapat disederhanakan menjadi
( )
(2.17) (2.18)
VBE = VBQ − RE + RBQ β I E (2.19)
22
dengan I E I C adalah arus kolektor, β adalah penguatan arus transistor, RBQ
adalah resistansi thevenin, RE adalah resistansi emitor, VBQ adalah tegangan
thevenin dan VBE merupakan tegangan basis emitor. Resistansi thevenin dari
Gambar 2.16 adalah
R
= 1R 2R BQ +
1R 2R (2.20)
Sedangkan tegangan thevenin diperoleh dengan
VBQ =
R2
R1 + R2
CCV
(2.21)
Tegangan kolektor ke emitor sebesar
CEQ
V
= CCV
− I EQ RE ; IEQRE = VE
(2.22)
Agar menjadi penguat kelas A yang baik, rangkaian harus mempunyai
faktor kualitas rangkaian Q dan faktor kualitas kumparan QL yang tinggi. Secara
praktis harga minimum faktor kualitas rangkaian sebesar 10, sedangkan faktor
kualitas induktor sebesar 50. Harga faktor kualitas induktor adalah
Q = X L L
R S
(2.23)
dengan XL adalah reaktansi induktif dan RS merupakan resistansi kumparan seri
Reaktansi induktif dapat dinyatakan dengan
X L = π2
f r L
(2.24)
dengan XL adalah reaktansi induktif, fr adalah frekuensi sinyal masukan dan L
merupakan induktor. Sesuai dengan teorema kumparan, persamaan 2.23 dapat
diubah menjadi
RP = QL X L
(2.25)
23
dengan RP adalah resistansi paralel kumparan.
Gambar 2.17 Rangkaian Ekivalen AC [10]
Pada Gambar 2.17 terdapat kapasitor gandeng masukan (C1) dan kapasitor
gandeng keluaran (C3). Dengan menggunakan rangkaian ekivalen AC seperti
ditunjukkan Gambar 2.17 dapat ditentukan impedansi masukan (Rin) sebesar
inR = R1 // R2 // β er
(2.26)
Jaringan masukan mempunyai frekuensi sebesar
= 1 fin π
(2.27) 2 (Rin ) 1C
dengan fin adalah frekuensi masukan. Demikian pula jaringan keluaran
mempunyai frekuensi keluaran
f = 1 out + 2π (Rp RL )C3
(2.28)
dengan fout adalah frekuensi keluaran, Rp adalah resistansi kumparan, RL adalah
resistansi beban dan C3 adalah kapasitor gandeng keluaran.
Secara praktis sering kapasitor pintas emitor (C2) dianggap hubung singkat
dalam rangkaian ekivalen AC. Jika rangkaian penggerak C2 diganti dengan
rangkaian thevenin, maka resistansi thevenin yang menghadap kapasitor sebesar
24
Rout
re + 1R // 2R (2.29) β
Frekuensi pada jaringan emitor (fE) adalah
= 1 (2.30) f E π 2 Rout C2
dengan Rout adalah resistansi keluar yang menghadap kapasitor emitor dan C2
merupakan kapasitor emitor.
Daya pada penguat berkaitan erat dengan tegangan catu yang diberikan
[10]
iP dc) = VccICQ(
(2.31)
Daya output AC diberikan ke beban (RL) dengan persamaan
P (ac) = V
2
CE ( p)
(2.32)
o R2 L
Efisiensi daya maksimum (ηMAX) adalah
ηMAX =
Po (ac) Pi (dc)
(2.33)
dengan Po(ac) adalah daya output dan Pi(dc) adalah daya input [10].
2.7 Penguat Tertala
Penguat tertala adalah penguat yang mempunyai bandwidth sangat sempit,
karena memiliki Quality Factor (Faktor Q) yang besar [3]. Faktor Q disebut juga
dengan faktor kualitas yang dapat didefinisikan sebagai perbandingan reaktansi
induktif pada resonansi terhadap resistansi pada rangkaian yang ditala.
25
2.6.1 Rangkaian Tala
Rangkaian ini biasa dipakai dalam tapis ( filter), osilator, dan penguat
radio. Rangkaian tala terdiri induktor dan kapasitor baik secara seri seperti
ditunjukkan pada Gambar 2.18 maupun paralel seperti ditunjukkan pada Gambar
2.19[3].
C1 r L1
V1
1 2
SIGNAL AC
Gambar 2.18 Rangkaian tertala Seri [3]
Persamaan rangkaian tertala seri adalah [3]
Zs = r + jX (2.34)
Zs = r + j ( ωL - 1 ) (2.35)
Cω
dengan adalah impedansi sumber, r adalah resistor, ω adalah kecepatan radian,
L adalah lilitan, dan C adalah kapasitor.
Besarnya impedansi adalah
Karena
Zs =
r 2 + X 2
(2.36)
ωL = 1 (2.37)
ωC
26
maka
ω = 1 (2.38) LC
sehingga frekuensi tala/resonansi dapat dihitung dengan
fo =
1 (2.39) 2π LC
R L
C
1 2
SIGNAL AC
Gambar 2.19 Rangkaian tertala Paralel [3]
Frekuensi resonansi pada rangkaian tertala paralel adalah
1 2 fo = 1
− R (2.40)
Jika L2 >> R2 , maka
fo =
π2 LC 2L 1 (2.41) 2π LC
2.6.2 Penguat RF Yang Ditala
Gambar 2.20 menunjukkan rangkaian penguat common emitter (CE)
dengan rangkaian keluaran dan masukan tertala. C3 dan C4 adalah kapasitor
pemblokir dc dengan reaktansi yang dapat diabaikan pada frekuensi tinggi.
Resistor bias (RB) memasok arus bias ke base. Resistor ini dapat diabaikan pada
frekuensi tinggi[3].
27
Gambar 2.20 Rangkaian Penguat Common Emitter (CE) Tertala [3]
Penguat-penguat tertala untuk frekuensi radio (radio frequency, RF)
digunakan untuk memberikan penguatan dan selektivitas ujung depan (front end)
pada pesawat penerima radio untuk memisahkan sinyal masuk dari antena,
sehingga didapatkan penyaringan (filtering) bandpass yang tepat yang diperlukan
penguat intermediated frequency (IF).
Analisis DC pada rangkaian tertala CE adalah sebagai berikut[11]
a. Bagian Keluaran
Vcc = Ic.Rc + Vce + Ie.Re (2.42)
dengan Vcc adalah sumber tegangan, Ic adalah arus pada collector, Vce adalah
tegangan antara collector dan emitter, dan Ie adalah arus pada emitter.
b. Bagian Masukan
Vcc = .Ib Rb + Vbe + .Ie Re
(2.43)
Nilai Ic dan β dapat diperoleh dengan grafik Ic-hfe (pada suhu kamar) yang
diperoleh dari datasheet transistor yang digunakan, seperti ditunjukkan pada
Gambar 2.21.
28
Gambar 2.21 Grafik Ic-hfe Transistor 2N2222A [12]
Analisis AC Pada Rangkaian Tertala CE Menggunakan Rangkaian
hybrid-π Untuk BJT[3]. Rangkaian ekivalen hybrid-π adalah konfigurasi
rangkaian berbentuk π, dan unit-unitnya campuran (hybrid) yang mengandung
pembangkit arus yang tergantung tegangan. Rangkaian ekivalen hybrid-π untuk
transistor bipolar junction (sambungan dua kutub) yang disederhanakan
ditunjukkan Gambar 2.22.
Gambar 2.22 Rangkaian ekivalen hybrid-π untuk BJT[3]
29
Terminal B,E, dan C adalah terminal base, emitter, dan collector. Terminal
B' adalah internal bagi transistor dan ditunjukkan karena extrinsic base resistance
( ) harus diperhitungkan pada frekuensi tinggi.
Rangkaian pada Gambar 2.19 memiliki elemen yang berpengaruh pada
tanggapan frekuensi tinggi. Elemen-elemen tersebut adalah :
a. Transkonduktans yang dirumuskan dengan
= (2.44)
dengan = 26 mV pada suhu ruang.
b. Resistansi keluaran
= (2.45)
dengan sebagai tegangan awal.
c. Resistansi masukan adalah
= (2.46)
dengan βo adalah penguatan arus pada frekuensi rendah.
d. Kapasitansi keluaran collector ( ) adalah kapasitansi deplesi sambungan
isolasi collector ke substrate yang terjadi pada bias terbalik (reverse-biased).
Biasanya bernilai kecil dibanding kapasitansi lain.
e. Kapasitansi collector ke-base ( ) adalah kapasitansi deplesi sambungan
collector ke-base pada bias terbalik. Nilai ( ) dapat diperbesar dengan efek
Miller.
30
f. Kapasitansi base-to-base ( ) adalah kapasitansi dari sambungan base ke
emitter pada bias maju ( forward bias) yang terdiri dari
• adalah fungsi bias maju pada sambungan dan dispesifekasikan
untuk kondisi tertentu.
• adalah kapasitansi difusi dengan fungsi terkonduktans
= (2.47)
dengan adalah waktu untuk pembawa minoritas melalui basis.
g. Resistansi bulk base material ( ) adalah resistansi yang muncul antara
terminal luar dan bagian aktif sambungan base-emitter. Biasanya ( ) diabaikan
karena ada yang hanya sebesar 100Ω.
BAB III
PERANCANGAN
3.1 Diagram Blok Sistem Komunikasi Radio AM Frequency
Hopping
Sistem komunikasi radio AM Frequency Hopping (FH) mempunyai blok-
blok utama penyusun sistem seperti yang ditunjukkan pada Gambar 3.1 Pada
bagian pemancar (Transmitter, Tx) terdapat blok tone generator yang berfungsi
untuk membangkitkan sinyal sinkronisasi dari empat frekuensi carrier. Empat
frekuensi carrier yang telah tersinkronisasi tersebut kemudian diterima oleh
penerima AM (Receiver, Rx) secara bergantian sesuai waktu yang telah
ditentukan. Rx mempunyai blok tone detector untuk menerima sinyal sinkronisasi
yang berfungsi untuk mendeteksi sinyal yang diterima sesuai dengan sinyal yang
ditransmisikan dari tone generator.
Gambar 3.1 Blok Diagram Umum Sistem Komunikasi Radio AM FH
31
32
3.2 Diagram Blok Perancangan Pemancar AM Frequency
Hopping
Sistem perangkat pemancar AM FH terdiri dari osilator referensi, detektor
fasa, Low Pass Filter, Voltage Controlled Oscillator, pembagi terprogram, dan
komponen-komponen pendukung lainnya. Diagram blok dari sistem pemancar
AM FH yang akan dirancang ditunjukkan pada Gambar 3.2.
Gambar 3.2 Diagram Blok Pemancar AM FH
Pemancar AM ini bekerja pada empat frekuensi carrier yaitu 900 kHz,
950 kHz, 1000 kHz, 1050 kHz. Sinyal informasi yang digunakan berasal dari
AFG (Audio Function Generator), sedangkan untuk osilator referensi
menggunakan osilator kristal yang akan dibandingkan dengan sinyal keluaran
pembagi terprogram yang masuk ke detektor fasa. Keluaran pembagi terprogram
ini akan dibandingkan dengan frekuensi referensi di detektor fasa, sehingga
menghasilkan level tegangan untuk mengatur VCO dan menghasilkan frekuensi
33
carrier yang diinginkan. Keluaran detektor fasa merupakan sinyal dengan
tegangan rata-rata sesuai karakteristik detektor fasa. LPF berfungsi untuk
meloloskan komponen frekuensi rendah dan menghilangkan komponen frekuensi
tinggi dari keluaran detektor fasa.
Waktu tunda perpindahan antar frekuensi carrier yang direncanakan
sebesar 0,25 detik. Driver dan booster digunakan untuk menguatkan tegangan
sinyal agar dapat ditransmisikan menuju perangkat penerima AM. Sinkronisasi
tidak dibahas pada penelitian ini dan akan dibahas pada penelitian lain.
3.3 Rancangan Rangkaian Tiap Blok
3.3.1 Osilator Dengan Menggunakan PLL
Penentuan spesifikasi sistem perlu dilakukan untuk memberikan batasan
dalam menentukan ukuran dan kemampuan alat yang akan dibuat. PLL yang
dirancang mempunyai frekuensi keluaran 900 kHz, 950 kHz, 1000 kHz, dan 1050
kHz , frequency step 1 kHz, dan waktu 0.25 detik. Frekuensi keluaran merupakan
frekuensi carrier yang diharapkan. Frequency steps adalah perubahan frekuensi
tiap clock. Waktu 0.25 detik adalah waktu perpindahan antar frekuensi carrier.
3.3.1.1 Rangkaian Osilator Referensi
Osilator referensi akan menentukan besar langkah frekuensi (frequency
step) yang terjadi. Osilator kristal dipilih agar frekuensi yang dihasilkan
stabil. Osilator referensi menggunakan kristal berfrekuensi 10,245 MHz.
Frekuensi ini
34
digunakan untuk masukan IC CD4060B. Frekuensi dari osilator referensi adalah
1kHz namun tidak ada osilator kristal dengan frekuensi 1 kHz, sehingga
digunakan osilator kristal 10.245 MHz. Oleh karena itu perlu ada IC pembagi dan
kapasitor variabel.
IC CD4060B digunakan sebagai pembagi 1000 sehingga keluaran dari IC
ini adalah 10,245kHz. Tampak atas IC CD4060B ditunjukkan pada Gambar 3.3
Sinyal keluaran IC CD4060B diumpankan ke IC 74LS90 yang berfungsi sebagai
pembagi 10 sehingga frekuensi yang dihasilkan nantinya adalah 1 kHz. Tampak
atas IC 74LS90 ditunjukkan pada Gambar 3.4 Rangkaian pembangkit frekuensi
referensi 1 kHz ditunjukkan pada Gambar 3.5
Gambar 3.3 Tampak Atas IC pembagi 1.000 CD4060B [12]
Gambar 3.4 Tampak Atas IC pembagi 10 74LS90 [13]
35
vcc 5volt
R17
9 10 11
12
16
CD4060B/SO
U10
Ø0 Ø0 Ø1
RST
VDD
Q4 7 Q5 5 Q6 4 Q7 6
Q8 14 13 Q9
Q10 15 Q12 1 Q13 2 3
U5 14 A 1 B
2 R0(1) 3 R0(2) 6 R9(1) 7 R9(2)
12 QA 9 QB 8 QC 11 QD
ke VCO
100K
Q14 74LS90
10.240Mhz Y1
C20 100pF
C15 39pF
DIV 10
DIV 1000
Gambar 3.5 Rangkaian pembangkit frekuensi referensi 1 kHz [12]
3.3.1.2 Rangkaian Detektor Fasa, Filter dan Voltage Controlled
Oscilaltor
Perancangan VCO dan detektor fasa menggunakan IC CD4046. Blok
diagram IC CD4046 ditunjukkan pada Gambar 3.6 VCO pada IC CD4046
menggunakan komponen eksternal resistor dan kapasitor yang menentukan
frekuensi kerja osilator.
36
Gambar 3.6 Blok diagram IC CD4046 [14]
Gambar 3.7 merupakan rangkaian VCO dan detektor fasa dengan IC
CD4046 dan rangkaian eksternal. Tegangan yang akan diberikan pada masukan
VCO akan mengendalikan frekuensi yang dibangkitkan. Frequency range
ditentukan oleh kapasitor trimmer yang terhubung ke pin 6 dan pin 7. Pada pin 13
dan pin 9 terdapat resistor (R3) dan kapasitor (C2) yang berfungsi sebagai filter.
Jika menggunakan tegangan Vcc 5 volt, maka nilai C2 ≥ 100 pF dan
R3 ≥ 5k Ω [14].
37
vcc 5volt
output pembagi terprogram input pembagi terprogram
output osilator referensi
C1 100pF
U12
3 CIN 4 VCOUT
14 SIN
6 CX
7 5 CX
INH 11 R1 12 R2
1 PP
P1 2
P2 13
9 VCOIN DEMO 10 15 ZEN
R3 10K C2
74HC4046/SO 0.1uF
R1
10K
VCO
RS 10K
R4 10K
Gambar 3.7 Rangkaian Detektor Fasa dan VCO dengan IC4046 [14]
3.3.1.3 Rangkaian Pembagi Terprogram
Pembagi terprogram (programmable divider) menggunakan IC TC9122P.
Sistem ini menggunakan pembagian langsung, yaitu 4 digit bilangan bagi yang
terdiri dari N1, N2, N3, dan N4. Masing-masing adalah pembagi ribuan, ratusan,
puluhan, dan satuan.
Logika pembagi ini adalah logika TTL dengan tegangan Vdd = 5 volt. IC
ini akan membagi sinyal masukan sesuai dengan bilangan desimal yang
diumpankan pada masukan IC. Masukan berasal dari keluaran VCO dan keluaran
diumpankan ke masukan rangkaian detektor fasa sebagai masukan yang akan
dibandingkan dengan VCO. Gelombang dengan Vpp max = 5 V diumpankan ke
masukan IC TC9122P pada pin 2. Arus yang dibutuhkan IC sekitar 5 mA[15]. IC
38
TC9122P ditunjukkan pada Gambar 3.8 Diagram blok IC TC9122P ditunjukkan
pada Gambar 3.9.
Gambar 3.8 IC TC9122P [15]
Gambar 3.9 Diagram blok IC TC9122P [15]
Pembagian bilangan ditunjukkan pada Tabel 3.1. dengan frekuensi yang
digunakan adalah
f1 = 900 kHz,
2f = 950 kHz, = 1000 kHz, = 1050 kHz.
Frekuensi yang diharapkan dari keluaran pembagi terprogram adalah 1kHz untuk
dibandingkan dengan frekuensi dari osilator referensi. Keluaran dari VCO 900
kHz dibagi 900, 950 kHz dibagi 950, 1000 kHz dibagi 1000, 1050 kHz dibagi
1050 untuk menghasilkan frekuensi 1 kHz. Tabel 3.1. menunjukkan pembagian
frekuensi dalam bentuk BCD.
39
Tabel 3.1. Pembagian Frekuensi dalam Bentuk BCD [15]
Frekuensi Ribuan
(N1)
Ratusan
(N2)
Puluhan
(N3) Satuan (N4)
900kHz 00 1001 0000 0000
950kHz 00 1001 0101 0000
1000kHz 01 0000 0000 0000
1050kHz 01 0000 0101 0000
Rangkaian lengkap pembagi terprogram ditunjukkan pada Gambar 3.10.
out v co
v cc
gnd
in v co
J20
1
1050
D5
DIODE
D2
DIODE
D3
J16
1 18 2 17 3 16 4 15 5 14 6 13 7 12
1
1000 1
1
950
DIODE
8 11 9 10
TC9122P
900
D1
DIODE
Gambar 3.10 Rangkaian Lengkap Pembagi Terprogram
40
3.4 Rangkaian Driver
Driver dirancang dengan penguat kelas A dengan menggunakan transistor
2SC2026[16]. Pada datasheet arus kolektor IC yang dibutuhkan untuk
mengaktifkan transistor adalah sebesar 50 mA. Dalam penguat kelas A yang
ideal, arus kolektor sama dengan arus DC yang mengalir pada emitor dan
tegangan VCE bernilai ½ Vcc, sehingga dengan persamaan (2.22) tegangan emitter
diperoleh sebesar
VE = Vcc − VCE = 12 − 6 = V6
Menurut hukum Ohm arus dan tegangan, resistansi RE adalah
R = VE = 6 = Ω 120
50 10− E I x 3
C
Tegangan basis dihitung dengan persamaan (2.18)
VB = 0 7,
+ VE = 0 7,
+ 6 = ,6 V7
Dengan tegangan catu (Vcc) 12 V, tegangan basis 6,7 V dan R2 sebesar 20 KΩ
maka R1 adalah
( ) 3
1R = Vcc − VB VB
R2 = 12(
− ,6 7)20 x10 = 15 8, ,6 7 x103 = 15 8,
KΩ ≈ 15KΩ
Dalam rangkaian AC setiap induktor mempunyai reaktansi. Sehingga
dengan nilai induktor 33 uH, frekuensi kerja 900 kHz, 950 kHz, 1000kHz, dan
41
1050 kHz dan dengan menggunakan persamaan (2.24), reaktansi induktor
diperoleh sebesar
X L = 2 fπ r L
X L (900)
= 2π
900.
103 33.x
10−6 = ,186 Ω6x
X L (950)
= 2π
950.
103 33.x
10−6 = .196 Ω9x
X L
1000(
) = 2π
1000.
103 33.x
10−6 = ,207 Ω3x
X L
1050(
) = 2π
1050.
103 33.x
10−6 = 217 7,x Ω
Secara praktis harga faktor kualitas induktor minimal adalah 50, sehingga
resistansi paralel dari hasil konversi resistansi induktor didapat dari persamaan
(2.25) sebesar
RP = LQ X L
RP (90) = 50 186.
,6 = Ω9330
RP (95) = 50 196.
,9 = Ω9845
RP
1000(
= ) 50 207.
,3 = Ω10365
RP
1050(
= ) 50 217.
,7 = Ω10885
Penguat bekerja pada frekuensi 900 kHz, 950 kHz, 1000kHz, dan 1050
kHz pada beban nol, sehingga kapasitor gandeng keluaran (C1) harus
42
disesuaikan. Dengan menggunakan persamaan (2.28), nilai kapasitor gandeng
keluaran adalah
C 1 1 18 95, pF (1 90) = π = =
π+ 3 + 2 f 90 (RP (90) RL (90) ) 2 900. x10 9330.( )0
C 1 1 17 01, pF (1 950) = π = =
π+ 3 + 2 f 950 (RP (950) RL (950) ) 2 950. x10 9845.( )0
C 1 1 15 35, pF 1 1000(
=) π = = π+ 3 + 2 f1000 (RP 1000( ) RL 1000( ) ) 2 1000. x10 10365.( )0
C 1 1 13 92, pF 1 1050(
=) π = = π+ 3 + 2 f1050 (RP 1050( ) RL 1050( ) ) 2 1050. x10 10885.( )0
Dari perhitungan di atas nilai kapasitor C1 dipilih sebesar 39 pF.
Kapasitor pintas emitter digunakan untuk melewatkan arus AC dan
menahan arus DC. Dengan persamaan (2.29) dan β sebesar 200, resistansi
theveninya adalah
r = 25mV
3−
= 25 10x = 0 5, Ie
TCQ 50 10x −3
R re + 1R // 2R =
0 5,
+ 15KΩ // 20KΩ = ,43 Ω355
out β 200
Dengan persamaan (2.30) nilai kapasitor pintas emitor didapatkan sebesar
C 1 1 ,4 07nF 2(900 ) = π =
π =
3
2 f r Rout 2 .900 x10 .43 355,
43
C 1 1 3 86, nF 2(950 ) = π =
π =
3 2 f r Rout 2 .950 x10 .43 355,
C 1 1 3 67, nF 2 1000(
=) π =
π =
3 2 f r Rout 2 .1000x10 .43 355,
C 1 1 .3 49nF 2 1050(
=) π =
π =
3 2 f r Rout 2 .1050x10 .43 355,
Dengan perbandingan perhitungan di atas, nilai kapasitor C2 dipilih
sebesar 10nF. Gambar 3.11 menunjukkan rangkaian lengkap driver.
Gambar 3.11 Rangkaian Driver
3.5 Rangkaian Booster
Rangkaian booster yang digunakan adalah penguat RF (Radio Frequency)
yang berfungsi sebagai penguat sinyal yang dipancarkan ke antena dan juga
berfungsi sebagai pembatas frekuesi-frekuensi lain selain yang diinginkan.
Penguat RF berupa rangkaian penguat common emitter (CE) tertala LC.
44
Perancangan penguat RF tertala untuk pemancar AM ini memiliki spesifikasi
frekuensi tengah 975 kHz dengan bandwidth sebesar 25 kHz.
Penentuan nilai-nilai komponen dilakukan dengan perhitungan-
perhitungan berikut:
1. Perancangan untuk sinyal AC:
Dengan menggunakan persamaan (2.39) diperoleh
Jika kita mengasumsikan nilai L adalah 1µH, maka
1 × 10 −6 × C = 0.02665 × 10 −12
2. Perancangan bias DC:
• Bagian keluaran:
Transistor yang digunakan adalah 2SC2026. Dari datasheet bisa diketahui
nilai β dan nilai Ic yang digunakan adalah 50 mA. Diasumsikan nilai hambatan
dalam induktor adalah 2 Ω, sehingga menggunakan persamaan (2.42) diperoleh
45
Nilai IB adalah
Maka, nilai Re dapat dihitung sebagai berikut:
• Bagian masukan :
Dengan menggunakan persamaan (2.43) akan dihitung nilai-nilai
komponen lain,
12 = 6,599
5.4 =
46
Rangkaian penguat tertala RF ditunjukkan Gambar 3.12.
26.65n C1
21600 RB
1u 33u L1 C3
vo
12V 33u
C2
V2
Q1 117.4
R2
100u C4
200 R3
Gambar 3.12 Rangkaian Penguat tertala RF
3.6 Modulator AM
Modulator adalah sebuah penguat suara yang berguna untuk menghasilkan
sinyal informasi yang akan dimodulasi pada sinyal frekuensi radio. Modulator
AM digunakan sebagai alat untuk memodulasi sinyal informasi dengan sinyal
carrier, sehingga menghasilkan gelombang termodulasi. Dalam perancangan ini
rangkaian modulator dibangun oleh sebuah penguat suara yang memiliki daya
keluaran sebesar 1W. Pada keluaran penguat ini disambung dengan masukan
transformator (OT 426). Rangkaian modulator ditunjukkan pada Gambar 3.13.
Gambar 3.13 Rangkaian Modulator
BAB IV
HASIL DAN PEMBAHASAN
4.1 Perangkat Keras Hasil Perancangan
Hasil perangkat keras yang dirancang terdiri dari satu bagian perangkat
keras pemancar AM. Gambar 4.1 merupakan perangkat pemancar AM frequency
hopping yang telah dibuat. Keterangan pada blok rangkaian dari pemancar AM
berdasarkan nomor – nomor yang tertera pada Gambar 4.1 ditunjukkan pada
Tabel 4.1.
1 5
4
3 2
6
Gambar 4.1 Blok Pemancar AM Hopping
47
48
Tabel 4.1. Keterangan dan fungsi umum blok – blok rangkaian pemancar AM
No Nama Bagian Fungsi Umum
1. Power supply Sumber catu daya pada pemancar AM.
2. Osilator referensi dan VCO Pembangkit frekuensi referensi dan
mengendalikan frekuensi yang
dibangkitkan.
3. Pembagi Terprogram Pengatur pembangkit frekuensi carrier.
4. Driver dan Booster Penguat sinyal modulasi sebelum
dipancarkan.
5. Modulator Memodulasi sinyal informasi dengan sinyal
carrier.
6. Switcht frekuensi carrier Pembangkit frekuensi carrier 900 kHz
sampai 1050 kHz.
4.2 Hasil Pengujian Alat Secara Keseluruhan
4.2.1 Pengujian Transmisi Pemancar
Pengujian transmisi sinyal termodulasi dilakukan dengan model sistem
yang ditunjukkan pada Gambar 4.2 Pengambilan data transmisi menggunakan
satu pemancar AM FH serta satu penerima AM FH. Pemancar mengirimkan
sinyal informasi dengan empat frekuensi carrier 900 kHz, 950 kHz, 1000 kHz,
1050 kHz. Sinyal yang dikirim akan diterima oleh pesawat penerima AM yang
tertala secara bergantian pada frekuensi 900 kHz, 950 kHz, 1000 kHz, 1050 kHz.
49
Gambar 4.2 Pengujian Transmisi Pemancar
Pemancar juga diuji untuk membuktikan bahwa pemancar bekerja dengan
modulasi amplitudo. Dengan sinyal informasi sinusoida berfrekuensi 1 kHz yang
terlihat pada Gambar 4.3 didapat bentuk gelombang seperti yang ditunjukkan
pada Gambar 4.4 sampai Gambar 4.7. Dari keempat gambar tersebut terlihat
bahwa pemancar bekerja dengan modulasi amplitudo.
Gambar 4.3 Sinyal Informasi 1 kHz yang dikirim
50
Gambar 4.4 Modulasi Amplitudo dengan Gelombang Carrier 900 kHz
Gambar 4.5 Modulasi Amplitudo dengan Gelombang Carrier 950 kHz
Gambar 4.6 Modulasi Amplitudo dengan Gelombang Carrier 1000 kHz
Gambar 4.7 Modulasi Amplitudo dengan Gelombang Carrier 1050 kHz
Gambar 4.8 sampai Gambar 4.11 menunjukkan spektrum frekuensi
pemancar yang diambil secara bergantian. Terlihat bahwa pemancar dengan
51
frekuensi 900 kHz, 950 kHz, 1000 kHz, 1050 kHz memiliki spektrum frekuensi
yang baik. Hal ini dapat dilihat dari frekuensi yang stabil di 900 kHz, 950 kHz,
1000 kHz, 1050 kHz. Pengamatan spektrum frekuensi pada pemancar bertujuan
mengetahui ketepatan penalaan sinyal modulasi yang dipancarkan.
Gambar 4.8 Spektrum Frekuensi dengan Frekuensi Carrier 900 kHz
Gambar 4.9 Spektrum Frekuensi dengan Frekuensi Carrier 950 kHz
52
Gambar 4.10 Spektrum Frekuensi dengan Frekuensi Carrier 1000 kHz
Gambar 4.11 Spektrum Frekuensi dengan Frekuensi Carrier 1050 kHz
4.2.2 Pengujian Saat Hopping
Pengujian saat hopping dilakukan dengan sistem yang ditunjukkan pada
Gambar 4.12 Sinyal keluaran blok pemancar diukur dengan menggunakan
frequency counter dari 0 - 180 detik, pengambilan data dilakukan sebanyak 6 kali
dengan kelipatan waktu tiap 30 detik. Data yang didapat ketika proses hopping
berlangsung terlihat pada Tabel 4.2.
53
PEMANCAR AM DENGAN HOPPING
frequency counter
Gambar 4.12 Pengujian kestabilan Pemancar Saat Hopping
Dari Tabel 4.2. nilai rata-rata dan prosentase rata-rata error dari empat
frekuensi carrier dapat dihitung. Nilai rata-rata dihitung dengan persamaan
X = ∑ frekuensi N
(4.1)
dengan X adalah nilai rata-rata, ∑ frekuensi adalah penjumlahan seluruh nilai
frekuensi yang diuji, dan N adalah banyaknya data yang diuji. Prosentase rata-rata
error dapat dihitung dengan persamaan.
Prosentase error =
NilaiPerancangan − X
NilaiPerancangan
100x %
(4.2)
Tabel 4.2. Data Pengamatan kestabilan Frequency Hopping
Waktu (detik)
Frekuensi 1
(kHz)
Frekuensi 2
(kHz)
Frekuensi 3
(kHz)
Frekuensi 4
(kHz) 30 899.092 950.583 1000.94 1051.37
60 899.094 950.628 1000.95 1051.29
90 899.051 950.652 1001.26 1051.47
120 899.111 950.682 1004.85 1052.23
150 899.061 950.693 10001.07 1021.11
180 898.965 950.760 1001.25 1053.88
X 899.1 950.667 1001.72 1051.89
% Galat 0.104 0.07 0.173 0.18
54
Dari Tabel 4.2. terlihat bahwa persen rata-rata error (%) frekuensi carrier kecil
yaitu 0.104 % untuk frekuensi carrier 900 kHz, 0,07 % untuk frekuensi carrier
950 kHz, 0,173 % untuk frekuensi carrier 1000 kHz dan 0,18 % untuk frekuensi
carrier 1050 kHz. Prosentase error tersebut menunjukkan bahwa pemancar
memiliki frekuensi carrier yang stabil saat hopping berlangsung.
4.3 Pengujian Setiap Blok
4.3.1 Pembagi Frekuensi 10 kHz
Pengujian ini bertujuan untuk mendapatkan data mengenai tingkat
kestabilan frekuensi pembagi. Gambar 4.13 menunjukkan gelombang keluaran
rangkaian pembangkit frekuensi referensi 10 kHz dari IC 4060.
Gambar 4.13 Gelombang keluaran IC 4060 Frekuensi pembagi 10 kHz
Berdasarkan Gambar 4.13 nilai frekuensi yang terukur dapat dihitung
dengan menggunakan persamaan
55
f = 1 (4.3) T2 − 1T
Nilai pembangkit frekuensi pembagi adalah
f = 1 = 1 = 10kHz
− 150 ×10 −6 − 50(
×10 −6 ) 100 ×10 −6
Jadi rangkaian pembangkit frekuensi pembagi yang dibuat telah bekerja sesuai
dengan perancangan yaitu 10 kHz.
4.3.2. Frekuensi referensi 1KHz
Pengujian ini bertujuan untuk mendapatkan data mengenai frekuensi
referensi. Keluaran osilator referensi menentukan frekuensi keluaran yang
digunakan sebagai step frekuensi 1kHz. Gambar 4.14 menunjukkan gelombang
keluaran rangkaian pembangkit frekuensi referensi 1 kHz dari IC 74LS90. Nilai
frekuensi referensi pada Gambar 4.14 memperlihatkan bahwa rangkaian
pembangkit frekuensi pembagi yang dibuat telah bekerja sesuai dengan
perancangan yaitu 1 kHz.
Gambar 4.14 Gelombang keluaran IC 74LS90 frekuensi referensi 1 kHz
56
4.3.3. Voltage Controlled Oscillator
Pengamatan yang dilakukan menunjukkan bahwa VCO mampu
menghasilkan 4 frekuensi carrier yang berbeda tanpa sinyal informasi. Frekuensi
yang dihasilkan sesuai dengan perancangan yaitu 900 kHz, 950 kHz, 1000 kHz,
1050 kHz yang ditunjukkan pada Gambar 4.15 sampai Gambar 4.18.
Gambar 4.15 Sinyal keluaran Rangkaian VCO 900 kHz
Gambar 4.16 Sinyal keluaran Rangkaian VCO 950 kHz
57
Gambar 4.17 Sinyal keluaran Rangkaian VCO 1000 kHz
Gambar 4.18 Sinyal keluaran Rangkaian VCO 1050 kHz
VCO menghasilkan tegangan yang sama saat frekuensi bergantian yaitu
sebesar
V = V 1 − V 2 = ,2 V64
− (− ,2 V04
) = ,4 V68
. Tegangan yang dihasilkan
tetap tetapi frekuensi berubah sehingga diperoleh fungsi VCO, yaitu tegangan
mengendalikan frekuensi.
Galat antara perancangan dengan pengamatan dapat dihitung dengan
menggunakan persamaan 4.4.
(4.4)
58
Galat frekuensi antara perancangan dengan pengamatan pada rangkaian VCO
ditunjukkan pada Tabel 4.3.
Tabel 4.3. Galat Frekuensi Carrier pada Rangkaian VCO
Frekuensi
Perancangan (kHz)
Frekuensi Pengamatan (kHz)
Galat Frekuensi
(%)
900 901.03 0,11
950 951.09 0.11
1000 1001.14 0,11
1050 1051.20 0,11
Dilihat dari persen galat yang kecil sehingga tidak mempengaruhi kinerja
VCO, dapat disimpulkan bahwa blok VCO dapat bekerja dengan baik sesuai
dengan perancangan.
4.3.4 Pembagi Terprogram
Pengukuran pembagi terprogram bertujuan untuk mengetahui pembagian
frekuensi yang akan diumpankan ke phase comparator. Pembagi terprogram
menghasilkan frekuensi 1 kHz. Gambar 4.19 menunjukkan sinyal keluaran
pembagi terprogram.
59
Gambar 4.19 Sinyal keluaran pembagi terprogram
Hasil pengamatan menunjukkan sinyal keluaran pada blok pembagi
terprogram mempunyai nilai frekuensi sebesar 1 kHz. Nilai frekuensi tersebut
sama dengan nilai frekuensi pada osilator referensi.
Berdasarkan Gambar 4.19 frekuensi pembagi terprogram yang terukur
dapat dihitung dengan menggunakan persamaan 4.3 adalah
f = 1 = 1 = kHz1 880 ×10 −6 − ( 120−
×10 −6 ) 1×10 −3
Jadi rangkaian pembagi frekuensi terprogram yang telah dibuat telah bekerja
sesuai dengan perancangan yaitu 1 kHz.
60
4.3.5. Driver dan Booster
Rangkaian driver dan booster merupakan bagian yang berfungsi sebagai
penguat sinyal modulasi agar dapat dipancarkan oleh antena. Pengamatan masing
– masing sinyal keluaran pada blok driver dan booster ditunjukkan Tabel 4.4.
Berdasarkan pengamatan sinyal keluaran driver dan booster, maka besar
penguatan tegangan (Av) dan besarnya daya pancar (P) booster dapat dihitung
dengan persamaan
penguatan tegangan (Av) = (4.5)
dan besar daya pancar (P) = (4.6)
Tabel 4.4. Penguatan Tegangan (Av) masing - masing Frequency Hopping dengan perubahan amplitudo masukan dengan frekuensi tetap (1 kHz)
Frekuensi
carrier (kHz)
Variasi
amplitudo
Tegangan driver = Vin (mVpp)
Tegangan booster = Vout (mVpp)
Penguatan tegangan
(Av)
Daya
pancar (mW)
900 1 21.6 560 25.92 9.16 900 2 32 640 20 7.07 900 3 28 600 21.42 7.57 900 4 28 560 20 7.07 950 1 56 1520 27.14 9.59 950 2 60 1440 24 8.48 950 3 58 1240 21.37 7.67 950 4 62 1320 21.29 7.52
1000 1 37 1040 28.11 9.94 1000 2 40 1120 28 9.89 1000 3 40.8 1040 25.49 9.01 1000 4 56 950 16.96 5.99 1050 1 34 850 25 8.83 1050 2 35 820 24.11 8.52 1050 3 38 800 23.52 8.31 1050 4 34 760 22.35 7.90
61
Tabel 4.4 menunjukkan perubahan amplitudo dari sinyal informasi
mempengaruhi penguatan tegangan. Semakin besar amplitudo sinyal informasi
semakin kecil penguatan tegangan pada blok booster, sehingga daya yang
dihasilkan juga semakin kecil. Tabel 4.4 juga menunjukkan penguatan tegangan
(Av) yang dihasilkan blok booster mempunyai nilai Av maksimum pada saat
frekuensi carrier berada mendekati frekuensi tengah sebesar 975 kHz. Rata- rata
penguatan tegangan tiap frekuenci carrier secara berurutan dari 900 kHz, 950
kHz, 1000 kHz, 1050 kHz yaitu 21.83, 23.45, 24.64, dan 23.74. Hal ini juga
ditunjukkan Gambar 4.20. Berdasarkan teori mengenai penguat tertala, maka blok
booster dapat disimpulkan bekerja dengan baik.
Gambar 4.20 Grafik perbandingan frekuensi dengan penguatan rangkaian booster
Daya pancar yang dihasilkan oleh blok booster mempengaruhi jarak
pancar maksimum pemancar AM untuk memancarkan frekuensi termodulasi ke
radio penerima AM. Pengukuran jarak pancar dilakukan dengan cara meletakkan
62
pemancar pada suatu titik dalam ruangan dan penerima AM berpindah-pindah.
Jarak pancar maksimum masing-masing sinyal termodulasi pada pamancar AM
ditunjukkan Tabel 4.5.
Tabel 4.5. Jarak Pancar Maksimum masing-masing Sinyal termodulasi pada Pemancar AM
Jarak(meter) Tone pada
penerima AM (900 kHz)
Tone pada
penerima AM (950 kHz)
Tone pada
penerima AM (1000 kHz)
Tone pada
penerima AM (1050 kHz)
1 baik baik baik baik
2 baik baik baik baik
3 baik baik baik baik
4 kurang baik baik baik baik
5 kurang baik baik baik kurang baik
Keterangan: “Baik” adalah tone pada penerima dapat terdengar dengan
jelas. “Kurang Baik” adalah tone yang diterima terdengar putus-putus. Tabel 4.5
menunjukkan bahwa jarak pancar maksimum yang dihasilkan adalah 5 meter. Hal
ini terjadi karena daya pancar yang dihasilkan pada masing-masing sinyal
keluaran cukup kecil yaitu 7,71 – 8.70 mW. Dari pengujian jarak pancar alat dapat
disimpulkan bahwa pemancar AM frequency hopping yang telah dibuat belum
mampu memancarkan sinyal pada jarak yang cukup jauh.
BAB V
KESIMPULAN DAN SARAN
5.1 Kesimpulan
Berdasarkan hasil pengamatan dan pembahasan pada rangkaian Pemancar
AM frequency hopping, maka dapat diambil beberapa kesimpulan :
1. Alat yang dibuat dapat bekerja dengan baik sesuai dengan perancangan.
2. Pemancar yang dibuat dapat melakukan proses hopping dan dapat bekerja
dengan modulasi amplitudo pada frekuensi 900 kHz, 950 kHz, 1000 kHz,
1050 kHz.
3. Pemancar yang dibuat mampu memancarkan sinyal pada jarak 5 meter.
5.2 Saran
1. Rangkaian Phase Locked Loop (PLL) harus dibuat dengan baik, karena
komponen dan grounding rangkaian berpengaruh terhadap kestabilan
sistem perangkat keras yang dibuat.
2. Pengembangan penilitian ini dapat dilakukan dengan menambah jumlah
frekuensi hopping berbasis mikrokontroler dan proses hopping dilakukan
secara acak (random).
63
DAFTAR PUSTAKA
[1] Rustamaji dan Elan Djaelani, Pemancar Frequency Hopping Spread Spectrum
Untuk Pengamanan Sinyal Informasi.
http://www.informatika.lipi.go.id/pemancar-frequency-hopping-spread-spectrum-
untuk-pengamanan-sinyal-informasi.
[2] Hioki, Warren., Telecommunication, 3rd edition. Prentice Hall, 1998.
[3] Denis Roddy dan John Coolen., 2001, Komunikasi Elektronik, alih bahasa, Tony
Mulia; penyunting, Peter Herman Bachtiar. Edisi 4, 9-16, 193-195, 218-223,
Prenhallindo, Jakarta.
[4] http://nic.unud.ac.id/~wiharta/elkom/materi/Phase%20Locked%20Loop.pdf.
[5] Malik.R, Norbert., Electronic Circuits Analysis, Simulation and Design, Prentice
–Hall international Inc, 1995.
[6] Young, Paul H., 2004, Electronic Communication Techniques, Fifth Edition.,
Pearson Prentice Hall, New Jersey.
[7] Stanley, W.D., Operational Amplifiers With Linier Integrated Circuits, New York,
Macmillan College Publishing Co., 1994.
[8] Jain, R.P, Modern Digital Electronics, 3rd edition, Mcgraw Hill Book Company,
New York, 2004.
[9] Wijaya, Damar, “Peningkatan Kapasitas Sistem dan Kualitas Sinyal Pada
Jaringan GSM dengan Frekuensi Hopping”, Majalah SIGMA., vol 5. No 2, hal.
171-183, Juli 2002.
64
[10] Malvino, Albert Paul, Prinsip-prinsip Elektronika, edisi ketiga jilid pertama,
Erlangga, Jakarta, 1986.
[11] Robert Boylestad dan Louis Nashelsky., 1996, Electronic Devices And Circuit
Theory, Sixth Edition., Prentice Hall, New Jersey.
[12] _____, ______, CD4060B, CMOS 14-stage ripple-carry binary counter/divider
and oscillator, Texas Instrument .
[13] _____, ______, SN74LS90, Decade, Divide-by-twelve and Binary Counter, Texas
Instrument Incorporated, 1988.
[14] _____, ______, CD4046, CMOS Micropower Phase-Lock-Loop, Texas
Instrument.
[15] _____, ______, TC9122P, High-Speed BCD Programmable Counter, Audio
Digital IC.
[16] _____, ________, 2SC2026, NPN silicon transistors, NEC Electron Divice.
65
5 V
2 1
VCC
Rangkaian Lengkap Pemancar AM dengan 4 Frequency Hopping
12V VCC
R1
100K Y1
10.240MHz
J10 1 16 2 15 3 14 4 13 5 12 6 11 7 10 8 9
J11 1 14 2 13 3 12 4 11 5 10 6 9 7 8
J1 Voutosilator
J12
CD4060B 74LS90 OT 426
OUT VCO
IN VCO C5
1 16 2 15 3 14 4 13
Penguat Suara
1 T1
100pF
5 6 7 8 CD4046
12 11 10
9
R2 10k
4 8 10k R4
R3 10k
C4
0,1uF
J4
GROUND
R5 10k
C6 20pF
R6 1k
C2
L1 3.9u
Antena
DIODE
D2
D5
J20 1
R6 15k
L1 33u
C3
C1 10u
Q1 in
R7 5.6
3pf
2
C4
1u Q1 2N2222
OUT
1
950
DIODE
D3
DIODE
IN PT
J16 1 18 2 17 3 16 4 15 5 14 6 13 7 12 8 11 9 10 TC9122P
OUT PT
D1
DIODE
1050 1 1000 1 900
1
R2 20k
2SC2053 C1R3 120
39pf
10u
R5 15k
RE 100 R8 18
R4 C3 10k 1u
June 1989
DM74LS90/DM74LS93 Decade and Binary Counters General Description Each of these monolithic counters contains four master- slave flip-flops and additional gating to provide a divide-by- two counter and a three-stage
count pulses are applied to input A and the outputs are as
binary counter for which the count cycle length is divide-by-five described in the appropriate truth table. A symmetrical di- for the ’LS90 and divide- by-eight for the ’LS93. All of these vide-by-ten count can be obtained from the ’LS90 counters counters have a gated zero reset and the LS90 also has gated by connecting the QD output to the A input and applying the set-to-nine inputs for use in BCD nine’s com- plement applications. To use their maximum count length (decade or four bit bina- ry), the B input is connected to the QA output. The input
input count to the B input which gives a divide-by-ten square wave at output QA. Features Y Typical power dissipation 45 mW Y Count frequency 42 MHz
Connection Diagrams (Dual-In-Line Packages)
TL/F/6381 – 1 Order Number DM74LS90M or DM74LS90N
See NS Package Number M14A or N14A
TL/F/6381 – 2 Order Number DM74LS93M or DM74LS93N
See NS Package Number M14A or N14A
C1995 National Semiconductor Corporation TL/F/6381 RRD-B30M105/Printed in U. S. A.
Absolute Maximum Ratings (Note) If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications. Supply Voltage 7V Input Voltage (Reset) 7V Input Voltage (A or B) 5.5V Operating Free Air Temperature Range DM74LS
0§C to a70§C Storage Temperature Range b65§C to a150§C
Recommended Operating Conditions
Note: The ‘‘Absolute Maximum Ratings’’ are those values beyond which the safety of the device cannot be guaran- teed. The device should not be operated at these limits. The parametric values defined in the ‘‘Electrical Characteristics’’ table are not guaranteed at the absolute maximum ratings. The ‘‘Recommended Operating Conditions’’ table will define the conditions for actual device operation.
Symbol Parameter DM74LS90 Units
Min Nom Max
VCC Supply Voltage 4.75 5 5.25 V
VIH High Level Input Voltage 2 V
VIL Low Level Input Voltage 0.8 V
IOH High Level Output Current b0.4 mA
IOL Low Level Output Current 8 mA fCLK Clock Frequency (Note 1) A to QA 0 32 MHz
B to QB 0 16
fCLK Clock Frequency (Note 2) A to QA 0 20 MHz B to QB 0 10
tW Pulse Width (Note 1) A 15 B 30 ns
Reset 15
tW Pulse Width (Note 2) A 25 B 50 ns
Reset 25
tREL Reset Release Time (Note 1) 25 ns tREL Reset Release Time (Note 2) 35 ns TA Free Air Operating Temperature 0 70 §C Note 1: CL e 15 pF, RL e 2 kX, TA e 25§C and VCC e 5V.
Note 2: CL e 50 pF, RL e 2 kX, TA e 25§C and VCC e 5V. ’LS90 Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Symbol Parameter Conditions Min Typ Max Units (Note 1)
VI Input Clamp Voltage VCC e Min, II e b18 mA b1.5 V VOH High Level Output VCC e Min, IOH e Max 2.7 3.4 V
Voltage VIL e Max, VIH e Min
VOL Low Level Output VCC e Min, IOL e Max
Voltage VIL e Max, VIH e Min 0.35 0.5 V (Note 4)
IOL e 4 mA, VCC e Min 0.25 0.4
II Input Current @ Max VCC e Max, VI e 7V Reset 0.1
Input Voltage VCC e Max A 0.2 mA VI e 5.5V B 0.4
2
’LS90 Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted) (Continued)
Symbol Parameter Conditions Min
Typ
(Note 1)
Max Units
IIH High Level Input VCC e Max, VI e 2.7V Reset 20
Current A 40 mA B 80
IIL Low Level Input VCC e Max, VI e 0.4V Reset b0.4
Current A b2.4 mA B b3.2
IOS Short Circuit VCC e Max (Note 2) b
Output Current 20 b100 mA ICC Supply Current VCC e Max (Note 3) 9 15 mA Note 1: All typicals are at VCC e 5V, TA e 25§C. Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second. Note 3: ICC is measured with all outputs open, both RO inputs grounded following momentary connection to 4.5V and all other inputs grounded. Note 4: QA outputs are tested at IOL e Max plus the limit value of IIL for the B input. This permits driving the B input while maintaining full fan-out capability.
’LS90 Switching Characteristics at VCC e 5V and TA e 25§C (See Section 1 for Test Waveforms and Output Load)
From (Input) RL e 2 kX Symbol Parameter To (Output) CL e 15 pF CL e 50 pF Units
Min Max Min Max
fMAX Maximum Clock A to QA 32 20 MHz Frequency B to QB 16 10
tPLH Propagation Delay Time A to QA 16 20 ns
Low to High Level Output
tPHL Propagation Delay Time A to QA 18 24 ns
High to Low Level Output
tPLH Propagation Delay Time A to QD 48 52 ns
Low to High Level Output
tPHL Propagation Delay Time A to QD 50 60 ns
High to Low Level Output
tPLH Propagation Delay Time B to QB 16 23 ns
Low to High Level Output
tPHL Propagation Delay Time B to QB 21 30 ns
High to Low Level Output
tPLH Propagation Delay Time B to QC 32 37 ns
Low to High Level Output
tPHL Propagation Delay Time B to QC 35 44 ns
High to Low Level Output
tPLH Propagation Delay Time B to QD 32 36 ns
Low to High Level Output
tPHL Propagation Delay Time B to QD 35 44 ns
High to Low Level Output
tPLH Propagation Delay Time SET-9 to 30 35 ns Low to High Level Output QA, QD
tPHL Propagation Delay Time SET-9 to 40 48 ns High to Low Level Output QB, QC
tPHL Propagation Delay Time SET-0 to 40 52 ns High to Low Level Output Any Q
3
Recommended Operating Conditions
Symbol Parameter DM74LS93 Min Nom Max
Units
VCC Supply Voltage 4.75 5 5.25 V
VIH High Level Input Voltage 2 V
VIL Low Level Input Voltage 0.8 V
IOH High Level Output Current b0.4 mA
IOL Low Level Output Current 8 mA
fCLK Clock Frequency (Note 1) A to QA 0 32
B to QB 0 16 MHz fCLK Clock Frequency (Note 2) A to QA 0 20
B to QB 0 10
tW Pulse Width (Note 1) A 15
B 30 ns
Reset 15
tW Pulse Width (Note 2) A 25 B 50 ns
Reset 25
tREL Reset Release Time (Note 1) 25 ns
tREL Reset Release Time (Note 2) 35 ns TA Free Air Operating Temperature 0 70 §C Note 1: CL e 15 pF, RL e 2 kX, TA e 25§C and VCC e 5V.
Note 2: CL e 50 pF, RL e 2 kX, TA e 25§C and VCC e 5V. ’LS93 Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Symbol Parameter Conditions Min
Typ
(Note 1)
Max Units
VI Input Clamp Voltage VCC e Min, II e b18 mA b1.5 V
VOH High Level Output VCC e Min, IOH e Max
Voltage VIL e Max, VIH e Min
VOL Low Level Output VCC e Min, IOL e Max
2.7 3.4 V
Voltage VIL e Max, VIH e Min 0.35 0.5 V (Note 4)
IOL e 4 mA, VCC e Min 0.25 0.4
II Input Current @ Max VCC e Max, VI e 7V Reset 0.1
Input Voltage VCC e Max A 0.2 mA VI e 5.5V B 0.4
IIH High Level Input VCC e Max Reset 20 Current VI e 2.7V A 40 mA
B 80
4
’LS93 Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted) (Continued)
Symbol Parameter Conditions Min
Typ
(Note 1)
Max Units
IIL Low Level Input VCC e Max, VI e 0.4V Reset b0.4
Current A b2.4 mA B b1.6
IOS Short Circuit VCC e Max (Note 2) b
Output Current 20 b100 mA ICC Supply Current VCC e Max (Note 3) 9 15 mA Note 1: All typicals are at VCC e 5V, TA e 25§C. Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second. Note 3: ICC is measured with all outputs open, both RO inputs grounded following momentary connection to 4.5V and all other inputs grounded. Note 4: QA outputs are tested at IOL e max plus the limit value of IIL for the B input. This permits driving the B input while maintaining full fan-out capability.
’LS93 Switching Characteristics at VCC e 5V and TA e 25§C (See Section 1 for Test Waveforms and Output Load)
From (Input) RL e 2 kX Symbol Parameter To (Output) CL e 15 pF CL e 50 pF Units
Min Max Min Max
fMAX Maximum Clock A to QA 32 20 MHz Frequency B to QB 16 10
tPLH Propagation Delay Time A to QA 16 20 ns
Low to High Level Output
tPHL Propagation Delay Time A to QA 18 24 ns
High to Low Level Output
tPLH Propagation Delay Time A to QD 70 85 ns
Low to High Level Output
tPHL Propagation Delay Time A to QD 70 90 ns
High to Low Level Output
tPLH Propagation Delay Time B to QB 16 23 ns
Low to High Level Output
tPHL Propagation Delay Time B to QB 21 30 ns
High to Low Level Output
tPLH Propagation Delay Time B to QC 32 37 ns
Low to High Level Output
tPHL Propagation Delay Time B to QC 35 44 ns
High to Low Level Output
tPLH Propagation Delay Time B to QD 51 60 ns
Low to High Level Output
tPHL Propagation Delay Time B to QD 51 70 ns
High to Low Level Output
tPHL Propagation Delay Time SET-0 to 40 52 ns High to Low Level Output Any Q
5
Function Tables
Count
LS90
BCD Count Sequence (See Note A)
Output QD QC QB QA
Count
LS90
Bi-Quinary (5-2) (See Note B)
Output QA QD QC QB
0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 8 H L L L 9 H L L H
0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 H L L L 6 H L L H 7 H L H L 8 H L H H 9 H H L L
Count
LS93 Count Sequence
(See Note C) Output
QD QC QB QA
LS90 Reset/Count Truth Table
Reset Inputs Output
R0(1) R0(2) R9(1) R9(2) QD QC QB QA
H H L X L L L L 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 8 H L L L 9 H L L H
10 H L H L 11 H L H H 12 H H L L 13 H H L H 14 H H H L 15 H H H H
Note A: Output QA is connected to input B for BCD count. Note B: Output QD is connected to input A for bi-quinary count. Note C: Output QA is connected to input B. Note D: H e High Level, L e Low Level, X e Don’t Care.
H H X L L L L L X X H H H L L H X L
X L COUNT L X L X COUNT L X X L COUNT X L L X COUNT
LS93 Reset/Count Truth Table
Reset Inputs Output
R0(1) R0(2) QD QC QB QA
H H L LL L L X COUNT X L
COUNT
6
Logic Diagrams
LS90 LS93
TL/F/6381 – 3
The J and K inputs shown without connection are for reference only and are functionally at a high level.
TL/F/6381 – 4
7
8
Physical Dimensions inches (millimeters)
14-Lead Small Outline Molded Package (M) Order Number DM74LS90M or DM74LS93M
NS Package Number M14A
9
Physical Dimensions inches (millimeters) (Continued)
14-Lead Molded Dual-In-Line Package (N) Order Number DM74LS90N or DM74LS93N
NS Package Number N14A
LIFE SUPPORT POLICY NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:
1. Life support devices or systems are devices or 2. A critical component is any component of a life
systems which, (a) are intended for surgical implant support device or system whose failure to perform can into the body, or (b) support or sustain life, and whose be reasonably expected to cause the failure of the life failure to perform, when properly used in accordance support device or system, or to affect its safety or with instructions for use provided in the labeling, can effectiveness. be reasonably expected to result in a significant injury to the user.
National Semiconductor National Semiconductor National Semiconductor National Semiconductor Corporation Europe Hong Kong Ltd. Japan Ltd. 1111 West Bardin Road Fax: (a49) 0-180-530 85 86 13th Floor, Straight Block, Tel: 81-043-299-2309 Arlington, TX 76017 Email: cnjwge @ tevm2.nsc.com Ocean Centre, 5 Canton Rd. Fax: 81-043-299-2408 Tel: 1(800) 272-9959 Deutsch Tel: (a49) 0-180-530 85 85 Tsimshatsui, Kowloon Fax: 1(800) 737-7018 English Tel: (a49) 0-180-532 78 32 Hong Kong
Fran3ais Tel: (a49) 0-180-532 93 58 Tel: (852) 2737-1600 Italiano Tel: (a49) 0-180-534 16 80 Fax: (852) 2736-9960
National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.
INTEGRATED CIRCUITS
DATA SHEET
For a complete data sheet, please also download:
• The IC06 74HC/HCT/HCU/HCMOS Logic Family Specifications
• The IC06 74HC/HCT/HCU/HCMOS Logic Package Information
• The IC06 74HC/HCT/HCU/HCMOS Logic Package Outlines
74HC/HCT4046A Phase-locked-loop with VCO
Product specification Supersedes data of September 1993 File under Integrated Circuits, IC06
1997 Nov 25
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
FEATURES
• Low power consumption
• Centre frequency of up to 17 MHz (typ.) at VCC = 4.5 V • Choice of three phase comparators: EXCLUSIVE-OR;
edge-triggered JK flip-flop; edge-triggered RS flip-flop
• Excellent VCO frequency linearity • VCO-inhibit control for ON/OFF keying and for low
standby power consumption
• Minimal frequency drift • Operating power supply voltage range:
VCO section 3.0 to 6.0 V digital section 2.0 to 6.0 V
• Zero voltage offset due to op-amp buffering • Output capability: standard
• ICC category: MSI.
GENERAL DESCRIPTION
The 74HC/HCT4046A are high-speed Si-gate CMOS devices and are pin compatible with the “4046” of the “4000B” series. They are specified in compliance with JEDEC standard no. 7A.
The 74HC/HCT4046A are phase-locked-loop circuits that comprise a linear voltage-controlled oscillator (VCO) and three different phase comparators (PC1, PC2 and PC3) with a common signal input amplifier and a common comparator input.
The signal input can be directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. A self-bias input circuit keeps small
provided at pin 10 (DEMOUT). In contrast to conventional techniques where the DEMOUT voltage is one threshold voltage lower than the VCO input voltage, here the DEMOUT voltage equals that of the VCO input. If DEMOUT is used, a load resistor (RS) should be connected from DEMOUT to GND; if unused, DEMOUT should be left open. The VCO output (VCOOUT) can be connected directly to the comparator input (COMPIN), or connected via a frequency-divider. The VCO output signal has a duty factor of 50% (maximum expected deviation 1%), if the VCO input is held at a constant DC level. A LOW level at the inhibit input (INH) enables the VCO and demodulator, while a HIGH level turns both off to minimize standby power consumption.
The only difference between the HC and HCT versions is the input level specification of the INH input. This input disables the VCO section. The sections of the comparator are identical, so that there is no difference in the SIGIN (pin 14) or COMPIN (pin 3) inputs between the HC and HCT versions. Phase comparators The signal input (SIGIN) can be directly coupled to the self-biasing amplifier at pin 14, provided that the signal swing is between the standard HC family input logic levels. Capacitive coupling is required for signals with smaller swings. Phase comparator 1 (PC1)
This is an EXCLUSIVE-OR network. The signal and comparator input frequencies (fi) must have a 50% duty factor to obtain the maximum locking range. The transfer characteristic of PC1, assuming ripple (fr = 2fi) is
voltage signals within the linear region of the input amplifiers. With a passive low-pass filter, the “4046A” forms a second-order loop PLL. The excellent VCO
suppressed, is: V
VCC
DEMO UT ----------π φSIGIN – φCOMPIN( )
linearity is achieved by the use of linear op-amp techniques.
where VDEMOUT is the demodulator output at pin 10; VDEMOUT = VPC1OUT (via low-pass filter).
VCC The phase comparator gain is: K = ˙ .
The VCO requires one external capacitor C1 (between C1A and C1B) and one external resistor R1 (between R1 and GND) or two external resistors R1 and R2 (between R1 and GND, and R2 and GND). Resistor R1 and capacitor C1 determine the frequency range of the VCO. Resistor R2 enables the VCO to have a frequency offset if required.
The high input impedance of the VCO simplifies the design of low-pass filters by giving the designer a wide choice of resistor/capacitor ranges. In order not to load the low-pass filter, a demodulator output of the VCO input voltage is
p ---------π - V r⁄( ) The average output voltage from PC1, fed to the VCO input via the low-pass filter and seen at the demodulator output at pin 10 (VDEMOUT), is the resultant of the phase differences of signals (SIGIN) and the comparator input (COMPIN) as shown in Fig.6. The average of VDEMOUT is equal to 1⁄2VCC when there is no signal or noise at SIGIN and with this input the VCO oscillates at the centre frequency (fo). Typical waveforms for the PC1 loop locked at fo are shown in Fig.7.
1997 Nov 25 2
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
The frequency capture range (2fc) is defined as the frequency range of input signals on which the PLL will lock if it was initially out-of-lock. The frequency lock range (2fL) is defined as the frequency range of input signals on which the loop will stay locked if it was initially in lock. The capture range is smaller or equal to the lock range.
With PC1, the capture range depends on the low-pass filter characteristics and can be made as large as the lock range. This configuration retains lock even with very noisy input signals. Typical behaviour of this type of phase comparator is that it can lock to input frequencies close to the harmonics of the VCO centre frequency.
Phase comparator 2 (PC2)
This is a positive edge-triggered phase and frequency detector. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIGIN and COMPIN are not important. PC2 comprises two D-type flip-flops, control-gating and a 3-state output stage. The circuit functions as an up-down counter (Fig.5) where SIGIN causes an up-count and COMPIN a down-count. The transfer function of PC2, assuming ripple (fr = fi) is suppressed,
and comparator inputs are equal in both phase and frequency. At this stable point the voltage on C2 remains constant as the PC2 output is in 3-state and the VCO input at pin 9 is a high impedance. Also in this condition, the signal at the phase comparator pulse output (PCPOUT) is a HIGH level and so can be used for indicating a locked condition. Thus, for PC2, no phase difference exists between SIGIN and COMPIN over the full frequency range of the VCO. Moreover, the power dissipation due to the low-pass filter is reduced because both p and n-type drivers are “OFF” for most of the signal input cycle. It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range and is independent of the low-pass filter. With no signal present at SIGIN the VCO adjusts, via PC2, to its lowest frequency. Phase comparator 3 (PC3)
This is a positive edge-triggered sequential phase detector using an RS-type flip-flop. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIGIN and COMPIN are not important. The transfer characteristic of PC3, assuming ripple (fr = fi) is suppressed,
V VCC
is: VDEMOUT --------- φSI GI N –( )=
is:
CC
VDEMOUT --------2 φπ SIGIN – φCO M P IN( )=
4π φC OMPIN
where VDEMOUT is the demodulator output at pin 10; VDEMOUT = VPC2OUT (via low-pass filter).
VCC
where VDEMOUT is the demodulator output at pin 10; VDEMOUT = VPC3OUT (via low-pass filter).
VCC
The phase comparator gain is: Kp ---------- = 4π
V r⁄( ) . The phase comparator gain is: Kp -------- = 2 π V r⁄( ) .
VDEMOUT is the resultant of the initial phase differences of SIGIN and COMPIN as shown in Fig.8. Typical waveforms for the PC2 loop locked at fo are shown in Fig.9.
When the frequencies of SIGIN and COMPIN are equal but the phase of SIGIN leads that of COMPIN, the p-type output driver at PC2OUT is held “ON” for a time corresponding to the phase difference (φDEMOUT). When the phase of SIGIN lags that of COMPIN, the n-type driver is held “ON”.
When the frequency of SIGIN is higher than that of COMPIN, the p-type output driver is held “ON” for most of the input signal cycle time, and for the remainder of the cycle both n and p- type drivers are ”OFF” (3-state). If the SIGIN frequency is lower than the COMPIN frequency, then it is the n-type driver that is held “ON” for most of the cycle. Subsequently, the voltage at the capacitor (C2) of the low-pass filter connected to PC2OUT varies until the signal
The average output from PC3, fed to the VCO via the low-pass filter and seen at the demodulator output at pin 10 (VDEMOUT), is the resultant of the phase differences of SIGIN and COMPIN as shown in Fig.10. Typical waveforms for the PC3 loop locked at fo are shown in Fig.11. The phase-to-output response characteristic of PC3 (Fig.10) differs from that of PC2 in that the phase angle between SIGIN and COMPIN varies between 0° and 360° and is 180° at the centre frequency. Also PC3 gives a greater voltage swing than PC2 for input phase differences but as a consequence the ripple content of the VCO input signal is higher. The PLL lock range for this type of phase comparator and the capture range are dependent on the low-pass filter. With no signal present at SIGIN the VCO adjusts, via PC3, to its lowest frequency.
1997 Nov 25 3
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
QUICK REFERENCE DATA GND = 0 V; Tamb = 25 °C
SYMBOL PARAMETER CONDITIONS
TYPICAL
HC HCT
UNIT
fo VCO centre frequency C1 = 40 pF; R1 = 3 kΩ; VCC = 5 V 19 19 MHz CI input capacitance (pin 5) 3.5 3.5 pF CPD power dissipation capacitance per
package notes 1 and 2 24 24 pF
Notes
1. CPD is used to determine the dynamic power dissipation (PD in µW):
2 × fi + ∑ (CL × VCC2 × fo) where:PD = CPD × V CC
fi = input frequency in MHz.
fo = output frequency in MHz. CL = output load capacitance in pF. VCC = supply voltage in V.
∑ (CL × VCC2 × fo) = sum of outputs. 2. Applies to the phase comparator section only (VCO disabled). For power dissipation of the VCO and demodulator
sections see Figs 22, 23 and 24.
ORDERING INFORMATION
See “74HC/HCT/HCU/HCMOS Logic Package Information”.
APPLICATIONS
• FM modulation and demodulation • Frequency synthesis and multiplication • Frequency discrimination • Tone decoding • Data synchronization and conditioning • Voltage-to-frequency conversion • Motor-speed control.
PACKAGE OUTLINES
See “74HC/HCT/HCU/HCMOS Logic Package Outlines”.
1997 Nov 25 4
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
PIN DESCRIPTION
PIN NO. SYMBOL NAME AND FUNCTION
1 PCPOUT phase comparator pulse output 2 PC1OUT phase comparator 1 output 3 COMPIN comparator input 4 VCOOUT VCO output 5 INH inhibit input
6 C1A capacitor C1 connection A 7 C1B capacitor C1 connection B 8 GND ground (0 V)
9 VCOIN VCO input 10 DEMOUT demodulator output 11 R1 resistor R1 connection 12 R2 resistor R2 connection 13 PC2OUT phase comparator 2 output 14 SIGIN signal input 15 PC3OUT phase comparator 3 output 16 VCC positive supply voltage
Fig.1 Pin configuration. Fig.2 Logic symbol. Fig.3 IEC logic symbol.
1997 Nov 25 5
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
C1
6 47 3 14
C1A C1B VCO OUT COMP IN
12 R2
SIG IN
PHASE
4046A
PC1 OUT 2
identical to 4046A
7046A
R2
11 R1
R1
VCO
COMPARATOR 1
PHASE
COMPARATOR 2
PC2 OUT 13
R3 PCP OUT 1
R4
PHASE
COMPARATOR 2
LOCK DETECTOR
PC2 OUT 13
INH
DEM OUT
VCO IN
PHASE COMPARATOR
3
PC3 OUT 15 C2
C LD
LD 1
5 10 9
R S
15 CCLD
MGA847
(a) (b)
Fig.4 Functional diagram.
Fig.5 Logic diagram.
1997 Nov 25 6
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
VDEMOUT = VPC2OUT =
VCC
--------π -- φSIG I N – φCO MP I N( )
φDEMOUT = (φSIGIN − φCOMPIN).
Fig.6 Phase comparator 1: average output voltage versus input phase difference.
Fig.7 Typical waveforms for PLL using phase comparator 1, loop locked at fo.
VDEMOUT = VPC2OUT =
VCC
---------- φSIG I N – φCO MP I N( ) 4π φDEMOUT = (φSIGIN − φCOMPIN).
Fig.8 Phase comparator 2: average output voltage versus input phase difference.
1997 Nov 25 7
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
Fig.9 Typical waveforms for PLL using phase comparator 2, loop locked at fo.
VDEMOUT = VPC3OUT =
VCC
---------- φSIG I N – φCO MP I N( ) 2π φDEMOUT = (φSIGIN − φCOMPIN).
Fig.10 Phase comparator 3: average output voltage versus input phase difference:
Fig.11 Typical waveforms for PLL using phase comparator 3, loop locked at fo.
1997 Nov 25 8
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
RECOMMENDED OPERATING CONDITIONS FOR 74HC/HCT
SYMBOL PARAMETER
74HC 74HCT
min. typ. max. min. typ. max.
UNIT CONDITIONS
VCC DC supply voltage 3.0 5.0 6.0 4.5 5.0 5.5 V VCC DC supply voltage if VCO
section is not used 2.0 5.0 6.0 4.5 5.0 5.5 V
VI DC input voltage range 0 VCC 0 VCC V VO
DC output voltage range 0 VCC 0 VCC V
Tamb operating ambient temperature range
Tamb operating ambient
temperature range
−40 +85 −40 +85 °C see DC and AC CHARACTERISTICS
−40 +125 −40 +125 °C
tr, tf input rise and fall times (pin 5) 6.0 1000 6.0 500 ns VCC = 2.0 V
6.0 500 6.0 500 ns VCC = 4.5 V 6.0 400 6.0 500 ns VCC = 6.0 V
RATINGS Limiting values in accordance with the Absolute Maximum System (IEC 134) Voltages are referenced to GND (ground = 0 V)
SYMBOL PARAMETER MIN. MAX. UNIT CONDITIONS
VCC DC supply voltage −0.5 +7 V ±IIK DC input diode current 20 mA for VI < −0.5 V or VI > VCC + 0.5 V ±IOK DC output diode current 20 mA for VO < −0.5 V or VO > VCC + 0.5 V
±IO DC output source or sink current
25 mA for −0.5 V < VO < VCC + 0.5 V
±ICC; ±IGND DC VCC or GND current 50 mA Tstg storage temperature range −65 +150 °C Ptot power dissipation per package
plastic DIL 750 mW
for temperature range: − 40 to +125 °C 74HC/HCT above + 70 °C: derate linearly with 12 mW/K
plastic mini-pack (SO) 500 mW above + 70 °C: derate linearly with 8 mW/K
1997 Nov 25 9
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
DC CHARACTERISTICS FOR 74HC
Quiescent supply current
Voltages are referenced to GND (ground = 0 V)
Tamb (°C)
74HC VCC
TEST CONDITIONS
SYMBOL PARAMETER
quiescent supply
+25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
UNIT (V) OTHER
pins 3, 5, and 14 at VCC; ICC current (VCO
disabled) 8.0 80.0 160.0 µA 6.0 pin 9 at GND; II at pins
3 and 14 to be excluded
Phase comparator section Voltages are referenced to GND (ground = 0 V)
Tamb (°C) TEST CONDITIONS
SYM- 74HC VCC
UNIT
OTHER
BOL PARAMETER +25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max. (V) V I
VIH DC coupled
HIGH level input voltage SIGIN, COMPIN
VIL DC coupled
LOW level input voltage SIGIN, COMPIN
VOH HIGH level output voltage
1.5 1.2 1.5 1.5 V 2.0 3.15 2.4 3.15 3.15 4.5 4.2 3.2 4.2 4.2 6.0
0.8 0.5 0.5 0.5 V 2.0 2.1 1.35 1.35 1.35 4.5 2.8 1.8 1.8 1.8 6.0
1.9 2.0 1.9 1.9 V 2.0 VIH −IO = 20 µA
PCPOUT, PCnOUT 4.4 4.5 4.4 4.4 4.5 5.9 6.0 5.9 5.9 6.0
or VIL
−IO = 20 µA
−IO = 20 µA
VOH HIGH level output voltage 3.98 4.32 3.84 3.7 V 4.5 VIH −IO = 4.0 mA PCPOUT, PCnOUT 5.48 5.81 5.34 5.2 6.0 or
VIL −IO = 5.2 mA
VOL LOW level output voltage 0 0.1 0.1 0.1 V 2.0 VIH IO = 20 µA PCPOUT, PCnOUT 0 0.1 0.1 0.1 4.5
0 0.1 0.1 0.1 6.0
or VIL
IO = 20 µA
IO = 20 µA
VOL LOW level output voltage 0.15 0.26 0.33 0.4 V 4.5 VIH IO = 4.0 mA PCPOUT, PCnOUT 0.16 0.26 0.33 0.4 6.0 or
VIL
±II input leakage current 3.0 4.0 5.0 µA 2.0 VCC
IO = 5.2 mA
SIGIN, COMPIN 7.0 9.0 11.0 3.0 18.0 23.0 27.0 4.5 30.0 38.0 45.0 6.0
or GND
±IOZ 3-state OFF-state current PC2OUT
0.5 5.0 10.0 µA 6.0 VIH or VIL
VO = VCC or GND
1997 Nov 25 10
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
Tamb (°C) TEST CONDITIONS
SYM- 74HC VCC
BOL PARAMETER +25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
UNIT
(V) V I
OTHER
RI input resistance
800 kΩ 3.0 VI at self-bias
SIGIN, COMPIN 250 kΩ 4.5 150 kΩ 6.0
operating point; ∆ VI = 0.5 V; see Figs 12, 13 and 14
VCO section Voltages are referenced to GND (ground = 0 V)
SYM-
Tamb (°C)
74HC VCC UNIT
TEST CONDITIONS
OTHER BOL PARAMETER +25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
(V) V I
VIH HIGH level input voltage INH
VIL LOW level input
voltage INH
VOH HIGH level
2.1 1.7 2.1 2.1 V 3.0 3.15 2.4 3.15 3.15 4.5 4.2 3.2 4.2 4.2 6.0
1.3 0.9 0.9 0.9 V 3.0 2.1 1.35 1.35 1.35 4.5 2.8 1.8 1.8 1.8 6.0
2.9 3.0 2.9 2.9 V 3.0 VIH −IO = 20 µA output voltage VCOOUT
4.4 4.5 4.4 4.4 4.5 5.9 6.0 5.9 5.9 6.0
or VIL
−IO = 20 µA −IO = 20 µA
VOH HIGH level 3.98 4.32 3.84 3.7 V 4.5 VIH −IO = 4.0 mA output voltage VCOOUT
5.48 5.81 5.34 5.2 6.0 or VIL
−IO = 5.2 mA
VOL LOW level 0 0.1 0.1 0.1 V 3.0 VIH IO = 20 µA output voltage VCOOUT
0 0.1 0.1 0.1 4.5 0 0.1 0.1 0.1 6.0
or VIL
IO = 20 µA IO = 20 µA
VOL LOW level 0.15 0.26 0.33 0.4 V 4.5 VIH IO = 4.0 mA output voltage VCOOUT
0.16 0.26 0.33 0.4 6.0 or VIL
IO = 5.2 mA
VOL LOW level output 0.40 0.47 0.54 V 4.5 VIH IO = 4.0 mA voltage C1A, C1B 0.40 0.47 0.54 6.0 or
VIL IO = 5.2 mA
±II input leakage current
INH, VCOIN
0.1 1.0 1.0 µA 6.0 VCC or GND
R1 resistor range 3.0 300 kΩ 3.0 note 1 3.0 300 4.5 3.0 300 6.0
1997 Nov 25 11
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
SYM-
Tamb (°C)
74HC VCC UNIT
TEST CONDITIONS
OTHER BOL PARAMETER +25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
(V) V I
R2 resistor range 3.0 300 kΩ 3.0 note 1 3.0 300 4.5 3.0 300 6.0
C1 capacitor range 40 no
40 limit pF 3.0
4.5
VVCOIN operating voltage
40 6.0 1.1 1.9 V 3.0 over the range
range at VCOIN 1.1 3.4 4.5 1.1 4.9 6.0
specified for R1; for linearity see Figs 20 and 21
Note
1. The parallel value of R1 and R2 should be more than 2.7 kΩ. Optimum performance is achieved when R1 and/ or R2 are/is > 10 kΩ.
Demodulator section Voltages are referenced to GND (ground = 0 V)
SYMBOL PARAMETER
Tamb (°C)
74HC
UNIT VCC
TEST CONDITIONS
OTHER +25 −40 to+85 −40 to +125 V
min. typ. max. min. max. min. max.
RS resistor range 50 300 kΩ 3.0 at RS > 300 kΩ 50 300 4.5 50 300 6.0
the leakage current can influence VDEMOUT
VOFF offset voltage ±30 mV 3.0 VI = VVCOIN = 1/2 VCC; VCOIN to VDEMOUT ±20 4.5
±10 6.0
values taken over RS range; see Fig.15
RD dynamic output resistance at DEMOUT
25 Ω 3.0 VDEMOUT = 1/2 VCC
25 4.5 25 6.0
1997 Nov 25 12
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
AC CHARACTERISTICS FOR 74HC
Phase comparator section
GND = 0 V; tr = tf = 6 ns; CL = 50 pF
SYMBOL PARAMETER
Tamb (°C)
74HC
+25 −40 to +85 −40 to +125 min. typ. max. min. max. min. max.
UNIT
TEST CONDITIONS
OTHER VCC
(V)
tPHL/ tPLH
tPHL/ tPLH
tPHL/ tPLH
tPZH/ tPZL
tPHZ/ tPLZ
propagation delay SIGIN, COMPIN to PC1OUT
propagation delay
SIGIN, COMPIN to PCPOUT
propagation delay
SIGIN, COMPIN to PC3OUT
3-state output enable
time SIGIN, COMPIN
to PC2OUT 3-state output disable
time SIGIN, COMPIN
to PC2OUT
63 200 250 300 ns 2.0 Fig.16 23 40 50 60 4.5 18 34 43 51 6.0 96 340 425 510 ns 2.0 Fig.16 35 68 85 102 4.5 28 58 72 87 6.0 77 270 340 405 ns 2.0 Fig.16 28 54 68 81 4.5 22 46 58 69 6.0 83 280 350 420 ns 2.0 Fig.17 30 56 70 84 4.5 24 48 60 71 6.0 99 325 405 490 ns 2.0 Fig.17 36 65 81 98 4.5 29 55 69 83 6.0
tTHL/ tTLH
output transition time 19 75 95 110 ns 2.0 Fig.16
7 15 19 22 4.5 6 13 16 19 6.0
VI(p-p) AC coupled input sensitivity
(peak-to-peak value) at SIGIN or COMPIN
9 mV 2.0 fi = 1 MHz 11 3.0 15 4.5 33 6.0
1997 Nov 25 13
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
VCO section
GND = 0 V; tr = tf = 6 ns; CL = 50 pF
Tamb (°C)
74HC
TEST CONDITIONS
SYMBOL PARAMETER
+25 −40 to +85 −40 to +125
min. typ. max. typ. max. min. max.
UNIT VCC
(V)
OTHER
∆f/T frequency stability
0.20 %/K 3.0 VI = VVCOIN = 1/2 VCC;
with temperature change
0.15 4.5 0.14 6.0
R1 = 100 kΩ; R2 = ∞; C1 = 100 pF; see Fig.18
fo VCO centre 7.0 10.0 MHz 3.0 VVCOIN = 1/2 VCC;
frequency (duty factor = 50%)
11.0 17.0 4.5 13.0 21.0 6.0
R1 = 3 kΩ; R2 = ∞; C1 = 40 pF; see Fig.19
∆fVCO VCO frequency 1.0 % 3.0 R1 = 100 kΩ; R2 = ∞; linearity
δVCO duty factor at VCOOUT
0.4 4.5 0.3 6.0 50 % 3.0 50 4.5 50 6.0
C1 = 100 pF; see Figs 20 and 21
DC CHARACTERISTICS FOR 74HCT
Quiescent supply current
Voltages are referenced to GND (ground = 0 V)
Tamb (°C) 74HCT
TEST CONDITIONS
SYMBOL PARAMETER
+25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
UNIT VCC
(V)
OTHER
ICC quiescent supply
current (VCO disabled)
8.0 80.0 160.0 µA 6.0 pins 3, 5 and 14 at VCC; pin 9 at GND; II at pins 3 and 14 to be excluded
∆ICC additional quiescent
supply current per input pin for unit load coefficient is 1 (note 1) VI = VCC − 2.1 V
100 360 450 490 µA 4.5
to 5.5
pins 3 and 14 at VCC; pin 9 at GND; II at pins 3 and 14 to be excluded
Note
1. The value of additional quiescent supply current (∆ICC) for a unit load of 1 is given above.
To determine ∆ICC per input, multiply this value by the unit load coefficient shown in the table below.
INPUT UNIT LOAD COEFFICIENT
INH 1.00
1997 Nov 25 14
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
DC CHARACTERISTICS FOR 74HCT
Phase comparator section
Voltages are referenced to GND (ground = 0 V)
Tamb (°C) 74HCT
TEST CONDITIONS
SYMBOL PARAMETER
+25 −40 to +85 −40 to +125
min typ. max min max min. max.
UNIT VCC
(V)
VI OTHER
VIH DC coupled
HIGH level input voltage SIGIN, COMPIN
VIL DC coupled
LOW level input voltage
SIGIN, COMPIN
VOH HIGH level output voltage PCPOUT, PCnOUT
VOH HIGH level output voltage PCPOUT, PCnOUT
VOL LOW level output voltage PCPOUT, PCnOUT
VOL LOW level output voltage PCPOUT, PCnOUT
±II input leakage current SIGIN, COMPIN
±IOZ 3-state OFF-state current PC2OUT
3.15 2.4 V 4.5
2.1 1.35 V 4.5 4.4 4.5 4.4 4.4 V 4.5 VIH
or VIL
3.98 4.32 3.84 3.7 V 4.5 VIH or VIL
0 0.1 0.1 0.1 V 4.5 VIH or VIL
0.15 0.26 0.33 0.4 V 4.5 VIH or VIL
30 38 45 µA 5.5 VCC or GN D
0.5 5.0 10.0 µA 5.5 VIH or VIL
−IO = 20 µA −IO = 4.0 mA IO = 20 µA IO = 4.0 mA VO = VCC or GND
RI input resistance
SIGIN, COMPin
250 kΩ 4.5 VI at self-bias
operating point; ∆ VI = 0.5 V; see Figs 12, 13 and 14
1997 Nov 25 15
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
DC CHARACTERISTICS FOR 74HCT
VCO section
Voltages are referenced to GND (ground = 0 V)
Tamb (°C) 74HCT
TEST CONDITIONS
SYMBOL PARAMETER
+25 −40 to +85 −40 to +125
min typ. max min max min. max.
UNIT VCC
(V)
VI OTHER
VIH HIGH level
input voltage INH
VIL LOW level input voltage INH
VOH HIGH level output voltage VCOOUT
VOH HIGH level output
voltage VCOOUT
VOL LOW level output
voltage VCOOUT
VOL LOW level output
voltage VCOOUT
VOL LOW level output
voltage C1A, C1B (test purposes only)
±II input leakage
current INH, VCOIN
2.0 1.6 2.0 2.0 V 4.5
to 5.5
1.2 0.8 0.8 0.8 V 4.5 to 5.5
4.4 4.5 4.4 4.4 V 4.5 VIH or VIL
3.98 4.32 3.84 3.7 V 4.5 VIH or VIL
0 0.1 0.1 0.1 V 4.5 VIH or VIL
0.15 0.26 0.33 0.4 V 4.5 VIH or VIL
0.40 0.47 0.54 V 4.5 VIH or VIL
0.1 1.0 1.0 µA 5.5 VCC or GND
−IO = 20 µA −IO = 4.0 mA IO = 20 µA IO = 4.0 mA IO = 4.0 mA
R1 resistor range 3.0 300 kΩ 4.5 note 1
R2 resistor range 3.0 300 kΩ 4.5 note 1 C1 capacitor range 40 no
limit pF 4.5
VVCOIN operating voltage range at VCOIN
1.1 3.4 V 4.5 over the range specified for R1; for linearity see Figs 20 and 21
Note
1. The parallel value of R1 and R2 should be more than 2.7 kΩ. Optimum performance is achieved when R1 and/or R2 are/is > 10 kΩ.
1997 Nov 25 16
Philips Semiconductors Product specification
Phase-locked-loop with VCO 74HC/HCT4046A
DC CHARACTERISTICS FOR 74HCT
Demodulator section
Voltages are referenced to GND (ground = 0 V)
SYMBOL PARAMETER
Tamb (°C) 74HCT
UNIT VCC
TEST CONDITIONS
OTHER +25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
(V)
RS resistor range 50 300 kΩ 4.5 at RS > 300 kΩ
the leakage current can influence VDEMOUT
VOFF offset voltage VCOIN to VDEMOUT
RD dynamic output resistance at DEMOUT
±20 mV 4.5 VI = VVCOIN = 1/2 VCC; values taken over RS range; see Fig.15
25 Ω 4.5 VDEMOUT = 1/2 VCC
AC CHARACTERISTICS FOR 74HCT
Phase comparator section
GND = 0 V; tr = tf = 6 ns; CL = 50 pF
Tamb (°C) 74HCT
TEST CONDITIONS
SYMBOL PARAMETER
+25 −40 to +85 −40 to +125
min. typ. max. min. max. min. max.
UNIT VCC
(V)
OTHER
tPHL/ tPLH
tPHL/ tPLH
tPHL/ tPLH
tPZH/ tPZL
propagation delay SIGIN, COMPIN to PC1OUT propagation delay SIGIN, COMPIN to PCPOUT
propagation delay SIGIN, COMPIN to PC3OUT
3-state output enable time SIGIN, COMPIN
to PC2OUT
23 40 50 60 ns 4.5 Fig.16 35 68 85 102 ns 4.5 Fig.16 28 54 68 81 ns 4.5 Fig.16 30 56 70 84 ns 4.5 Fig.17
1997 Nov 25 17