virtuoso analog design environment family...virtuoso analog design environment family distributed...

6
Family Overview Virtuoso Analog Design Environment は、ユーザー の目標に対する、十分な検討、解析と検証に必要な すべての機能を提供します。アナログシミュレーショ ンの制御と管理の業界のリーディングソリューション として、 設計フローを進む中でユーザーが、設計目 標に対してベストサポートとなる階層を柔軟に選択 す る こ と を 可 能 に し ま す 。 Analog Design Environment L は、簡単な入力と簡単なシミュレー ションの実行で、迅速な解析プロセスへのエントリー を提供します。Analog Design Environment XL は、 ADE L の機能を拡張したもので、マルチテスト、ス イープ、コーナー、モンテカルロに亘る解析、そして シミュレーション結果を直接的に、またはデータシー トとして簡単にレビューする機能を提供します。 Analog Design Environment GXL は、Analog Design Environment L と XL の機能をベースとしたもので、 早期の寄生解析、デザインセンタリング、マルチテクノロジー 設計で、重要な設計上の問題を解決するためのツールを提 供します。追加のオプションでユーザーは、設計サイクルの早 期に、レイアウト依存効果(LDE)により引き起こされる問題の 検出と解決ができます。また配線上の寄生成分について洞察 する EAD (Electrically Aware Design)パッケージにアクセスで きます。 Family Benefits Virtuoso の全シミュレータを組み込みでサポート。サード パーティのシミュレータを統合することでサポート 設計の十分な検討と検証のために、マルチテストメソドロ ジをサポート 解析ツールによる設計デバッグの加速 プリレイアウトとポストレイアウトの寄生影響の簡単な評 価を経た、早期修正の容易化 明確かつ視覚的なコックピットを用いた、問題の迅速な検 出と検討が可能 すべてのテストに関して、統合されたドキュメントと高速な 波形の視覚化を提供 手動または自動での設計の評価、そして目標仕様のサイ ジングをサポート 様々な設計フローや設計チャレンジのサポートのための 機能群を提供 Virtuoso Analog Design Environment L Overview Virtuoso Analog Design Environment L は、Virtuoso カスタム 設計プラットフォームのアナログ設計のエントリーレベルのシ ミュレーション環境です。Analog Design Environment L はフル カスタム、アナログ、RF-IC 設計のシミュレーションと解析にお ける、業界をリードするタスクベース環境です。グラフィカル ユーザーインターフェイス、統合された波形表示、分散処理、 一般的なサードパーティのシミュレータへのインターフェイス Virtuoso Analog Design Environment Family Advanced design simulation for fast and accurate verification The Cadence ® Virtuoso ® Analog Design Environment ファミリーは、様々なカスタムフロー の中で統合する柔軟性を持ち、アナログ/ミックスシグナル設計の解析や検証のための包括的な機 能群を提供します。ファミリーは、Virtuoso Analog Design Environment L、Virtuoso Analog Design Environment XL と Virtuoso Analog Design Environment GXL を含みます。 Family Features L XL GXL シングルテストの解析と検証 OCEAN スクリプトのサポート Cadence Spectre のサポート サードパーティのシミュレータのサポート コーナー解析の柔軟性 モンテカルロ解析 電気的特性を考慮した設計のサポート Wreal のモデリングとキャラクタライゼーショ ンのサポート デザインセンタリングと歩留まり最適化 プリレイアウトとポストレイアウトの寄生成分 の解析 ワーストコーナー条件での開発 高歩留まり見積もり解析 ミスマッチとセンシティビティ解析 表 1. Family Features

Upload: others

Post on 07-Mar-2020

3 views

Category:

Documents


0 download

TRANSCRIPT

Page 1: Virtuoso Analog Design Environment Family...Virtuoso Analog Design Environment Family Distributed processing 複数のシミュレーションの分散 コンピュータファームの効率的な使用

Family Overview

Virtuoso Analog Design Environment は、ユーザー

の目標に対する、十分な検討、解析と検証に必要な

すべての機能を提供します。アナログシミュレーショ

ンの制御と管理の業界のリーディングソリューション

として、 設計フローを進む中でユーザーが、設計目

標に対してベストサポートとなる階層を柔軟に選択

す る こ と を 可 能 に し ま す 。 Analog Design

Environment L は、簡単な入力と簡単なシミュレー

ションの実行で、迅速な解析プロセスへのエントリー

を提供します。Analog Design Environment XL は、

ADE L の機能を拡張したもので、マルチテスト、ス

イープ、コーナー、モンテカルロに亘る解析、そして

シミュレーション結果を直接的に、またはデータシー

トとして簡単にレビューする機能を提供します。

Analog Design Environment GXL は、Analog Design

Environment L と XL の機能をベースとしたもので、

早期の寄生解析、デザインセンタリング、マルチテクノロジー

設計で、重要な設計上の問題を解決するためのツールを提

供します。追加のオプションでユーザーは、設計サイクルの早

期に、レイアウト依存効果(LDE)により引き起こされる問題の

検出と解決ができます。また配線上の寄生成分について洞察

する EAD (Electrically Aware Design)パッケージにアクセスで

きます。

Family Benefits

Virtuoso の全シミュレータを組み込みでサポート。サード

パーティのシミュレータを統合することでサポート

設計の十分な検討と検証のために、マルチテストメソドロ

ジをサポート

解析ツールによる設計デバッグの加速

プリレイアウトとポストレイアウトの寄生影響の簡単な評

価を経た、早期修正の容易化

明確かつ視覚的なコックピットを用いた、問題の迅速な検

出と検討が可能

すべてのテストに関して、統合されたドキュメントと高速な

波形の視覚化を提供

手動または自動での設計の評価、そして目標仕様のサイ

ジングをサポート

様々な設計フローや設計チャレンジのサポートのための

機能群を提供

Virtuoso Analog Design Environment L

Overview

Virtuoso Analog Design Environment L は、Virtuoso カスタム

設計プラットフォームのアナログ設計のエントリーレベルのシ

ミュレーション環境です。Analog Design Environment L はフル

カスタム、アナログ、RF-IC 設計のシミュレーションと解析にお

ける、業界をリードするタスクベース環境です。グラフィカル

ユーザーインターフェイス、統合された波形表示、分散処理、

一般的なサードパーティのシミュレータへのインターフェイス

Virtuoso Analog Design Environment Family

Advanced design simulation for fast and accurate verification

The Cadence® Virtuoso® Analog Design Environment ファミリーは、様々なカスタムフローの中で統合する柔軟性を持ち、アナログ/ミックスシグナル設計の解析や検証のための包括的な機能群を提供します。ファミリーは、Virtuoso Analog Design Environment L、Virtuoso Analog Design Environment XL と Virtuoso Analog Design Environment GXL を含みます。

Family Features L XL GXL

シングルテストの解析と検証 ● ● ●

OCEAN スクリプトのサポート ● ● ●

Cadence Spectre のサポート ● ● ●

サードパーティのシミュレータのサポート ●

コーナー解析の柔軟性 ● ●

モンテカルロ解析 ● ●

電気的特性を考慮した設計のサポート ● ●

Wreal のモデリングとキャラクタライゼーショ

ンのサポート

● ●

デザインセンタリングと歩留まり最適化 ● ●

プリレイアウトとポストレイアウトの寄生成分

の解析 ●

ワーストコーナー条件での開発 ●

高歩留まり見積もり解析 ●

ミスマッチとセンシティビティ解析 ●

表 1. Family Features

Page 2: Virtuoso Analog Design Environment Family...Virtuoso Analog Design Environment Family Distributed processing 複数のシミュレーションの分散 コンピュータファームの効率的な使用

Virtuoso Analog Design Environment Family

に特徴を持っています。Analog Design Environment L は、解

析の拡張と Analog Design Environment XL や Analog Design

Environment GXL での検証を容易にするための基礎を提供し

ます。

Benefits

独立したシミュレーション環境で、ラーニングカーブの低減

スクリプトドリブンモードで効率の最大化

インタラクティブ解析のための Virtuoso Schematic Editor

の統合環境

迅速な解析のための、設計とパラメータ設定が容易

関連するデータの最適な表示のための設定可能なウィン

ドウ

シミュレーション結果の解析のために統合された視覚的

なコックピット

定量的な結果を抽出する計算機と、広範囲な機能リスト

を搭載

Features

Easy-to-use interactive simulation environment

インタラクティブ環境ではすべてのユーザは、統合されたシ

ミュレータにおいてセットアップ、実行、結果の解析が必要で

す。結果の表示や解析のために様々なツールを提供し、アナ

ログ、RF、ミックスシグナル設計の多くの相互依存の視覚化と

理解のために、設計者に柔軟性を与えます。重要な設計パラ

メータやそれらの回路パフォーマンスへの影響を、迅速かつ

容易に示します。Virtuoso Multi-Mode Simulation テクノロジー

は、とても柔軟な環境であり、 すべての測定を再入力するこ

となく、異なるシミュレータを容易に切り替えることができます。

Virtuoso Analog Design Environment L は、広範囲なスクリプ

ト言語(OCEAN)を使用できます。OCEAN は、より複雑な解析

の開発のための Cadence SKILL プログラム言語をベースにし

ています。OCEAN はバッチ処理のセットアップ、実行やシミュ

レーション結果の解析に役に立ちます。Virtuoso Analog

Design Environment L は、OASIS Integrator’s Kit によって、

他の市販のツールや内製シミュレータとインターフェイスする

機能を持っています。

Built-in waveform display and signal analysis capabilities

波形表示ツールは、波形計算機の拡張に伴って、包括的な

ポストシミュレーション解析環境を提供します。波形ウィンドウ

は、ノイズ、コーナー、統計、RF プロットのような先進的な表

示を含む、アナログ、ミックスシグナルデータのすべてのタイ

プを扱うことができます。さらに、軸や波形の色、ラベルのた

めの様々な可変の表示属性を持っており、レポートの作成に

おいて、プロフェショナルなプロットができます。波形マーカー

と組み込みの波形計算機は、トランジェント、AC、RF を含む

異なるモデルの様々な信号の正確な測定ができます。計算

機の代数表現は、入力電圧、出力電圧または電流の、様々

なコンビネーションで、構成することができます。

Integral part of the Virtuoso custom design platform

Virtuoso Analog Design Environment L は Virtuoso カスタム設

計プラットフォームの一部です。設計者が抽出前と抽出後の

形態でデザインを比較できるシミュレーション環境の提供に

よって、回路設計と物理レイアウトの間のギャップを橋渡しし

ます。それによって Cadence の IC 設計フローは完成します。

シミュレーションと波形表示用クロスプロービングに対するビ

ヘイビアモデル言語への完全なアクセスにより、IC 設計手法

におけるアナログシステムをサポートします。ポストシミュレー

ションの動作条件を、ネットの電圧、電流、デバイスの動作情

報とともに、スケマティックへ簡単にアノテートできます。

Specifications

Interactive simulation environment

簡単な学習、簡単なデータ入力

簡単なシミュレーションセットアップのリユース

シミュレーション情報のわかりやすい表示

スケマティックとレイアウトのクロスプロービングをサポー

従属表現を作成する機能を含むデザイン変数をサポート

シミュレーションデータの自動プロットとプリント

バッチスクリプト

ノード電圧とデバイス情報をアノテートしたスケマティック

OASIS によるカスタマー所有、またはサードパーティのシ

ミュレーターとの統合

Waveform display

複数の Y 軸、ストリッププロット、スミスチャートをサポート

波形計算機

独立したサブウィンドウ表示

水平、垂直の測定マーカー

独立した移動とズームの機能

ラベルとタイトルのユーザー定義

カラーとラインスタイルの制御

シグナルブラウザー

スケマティックへのクロスプロービングのカラーの制御

図 1. Virtuoso Analog Design Environment L:

single-test environment

Page 3: Virtuoso Analog Design Environment Family...Virtuoso Analog Design Environment Family Distributed processing 複数のシミュレーションの分散 コンピュータファームの効率的な使用

Virtuoso Analog Design Environment Family

Distributed processing

複数のシミュレーションの分散

コンピュータファームの効率的な使用

組み込み負荷分散機能と、他の負荷分散ツールへのイン

ターフェイス

ジョブの監視と制御機能

セットアップとビューイングステータスのためのグラフィカ

ルユーザーインターフェイス

Virtuoso Analog Design Environment

XL Overview

Virtuoso Analog Design Environment XL は、Virtuoso プラット

フォームにおける先進的な設計とシミュレーションの環境です。

目標仕様に対して、複数の設計の広範囲な解析をサポートす

ることで、綿密で高速、高精度な設計検証を標準で実現でき

ます。

Benefits

プロセス環境や動作条件の広範囲な検証を伴う設計にお

ける高い故障検出をサポート

設計検証における複数のテストと条件に亘る複数のシ

ミュレータの解析サポートと、使いやすい単一データベー

スでの結果の収集

コーナー、パラメトリックスイープおよびモンテカルロをサ

ポート

目標仕様に対する全結果を高速に色分け表示

ユーザーの好む負荷分散ソフトウェアでの、シミュレーショ

ンの分散と、マルチテストマネージメントで解析スループッ

トの最適化

統合されたドキュメント、仕様、測定結果、波形によるデ

ザインレビューの簡易化

高速なテスト開発とデバッグのための Virtuoso Schematic

Editor の統合環境

Features

Specification-driven design

迅 速 な 設 計 検 証 の た め に 、 Virtuoso Analog Design

Environment XL は、統一されたコックピットで、仕様入力と、

設計管理をする機能を備えます。仕様は、測定された一連の

目標に対する検証のために必要なすべてのテスト、解析およ

び動作条件で構成されます。Virtuoso Schematic Editor XL と

一緒に使用することで、すべての異なる条件に沿った目標仕

様に対する設計性能の検証のための、マルチテストの開発が

容易にできます。それぞれの Analog Design Environment XL

セッションは、設計者の意図に対して、完全な設計の検証に

必要な、すべてのテストへのアクセス、スイープ、コーナー解

析、スクリプト、ドキュメント化を提供し、ひとつのプロジェクト

として扱うことができます。

Flexible simulation management

開発におけるすべてのテストの概観は、Data View アシスタン

トを通して利用可能で、十分な設計検証のために必要なすべ

てのテスト・コンフィギュレーションと解析を容易に追加、削除、

編集できます。テストの定義は、設計開発・検証フローの中で、

異なるポイントでの異なるテスト戦略のサポートにおけるテス

ト設定で、さらに扱うことができます。ユーザーの広範囲なテ

ストの作成を可能にすることで、 Virtuoso Analog Design

Environment XL は、内蔵する負荷分散システム、または追加

のサードパーティのソリューションで、シミュレーションを並列

処理する機能を提供します。

Visual cockpit that eases design verification

すべてのテスト、使用されたシミュレータ、実行された解析(定

義した変数やコーナー条件とともに)の概要は、Data View ア

シスタントスクリーン上に表示されます。右側の表に、最新の

解析結果が表示されます。シミュレーション結果の、目標仕様

に対するパスまたはフェイルを、一目でわかるように色分けし

て表示します。結果は、見やすいように並べ替え、転置ができ

ます。ユーザーは右クリックで、Analog Design Environment

XL に含まれる Virtuoso Visualization and Analysis XL のポッ

プアップによって、より詳細な結果を簡単に解析できます。さ

らに、結果の履歴は自動的に維持されます。ユーザーは、過

去の結果または異なるテスト設定の結果さえも、迅速に確認

することができます。

Integral part of the Virtuoso custom design platform

Virtuoso Analog Design Environment XL は、Virtuoso Analog

Design Environment L の特徴とインフラをベースにしており、

結 合 し た 動 作 を 提 供 し ま す 。 そ の 結 果 、 Analog Design

Environment XL は、完全に統合されたデザインフローにおい

て、Virtuoso Schematic Editor と Virtuoso Layout Suite と密

接に動作することができます。

図 2. Virtuoso Analog Design Environment XL:

multi-test environment

Page 4: Virtuoso Analog Design Environment Family...Virtuoso Analog Design Environment Family Distributed processing 複数のシミュレーションの分散 コンピュータファームの効率的な使用

Virtuoso Analog Design Environment Family

Specifications

Interactive simulation control

シングルテストのための Analog Design Environment L と

の統合

スイープ、コーナーおよびモンテカルロ解析を使用した設

計検証

Virtuoso Schematic Editor XL からのマッチングや相関制

約のサポート

インクリメンタル・リシミュレーション

より複雑な解析のすべてのテストにおける、パラメータ依

存性の作成と追跡

Virtuoso Multi-Mode Simulation の統合

テスト中のフローにおける異なるステップのための異なる

テスト・コンフィギュレーションを保存する機能

Results analysis and visualization

シミュレーション結果から直接的な仕様の作成

目標仕様に対するテスト結果概要の迅速な表示

スケマティックとレイアウトのクロスプロービングとアノテー

ション

計算機、OCEAN、MDL、MATLAB などの測定方法

高速な波形解析のための Virtuoso Visualization and

Analysis XL との統合

テキスト、HTML および PDF の完全なドキュメント作成と

サポート

2 つの結果を比較する機能を持った過去のシミュレーショ

ン結果の履歴

設計管理の容易化のために、測定結果をテストとともに

lib/cell/view として保存

Distributed and batch processing

外部の負荷分散ソフトウェアのサポートに加え、組み込み

の分散処理機能

複数のテストに関して、コーナー条件の並列解析

OCEAN XL での、バッチスクリプトのサポート

Virtuoso Analog Design Environment

GXL Overview

Virtuoso Analog Design Environment GXL は 、Analog Design

Environment XL と同じ先進的な設計とシミュレーションのコッ

クピットを使用します。より詳細な設計解析のための広範囲な

解 析 能 力 を 備 え ま す 。 ユ ー ザ ー は 、 Analog Design

Environment GXL を 直 接 実 行 す る か 、 Analog Design

Environment XL からの追加の解析機能にだけアクセスする

かどうかを選択できます。

Benefits

センシティビティ解析とミスマッチ解析による設計解析の

拡張

デザインセンタリングや歩留まり改善のための先進的な

最適化アルゴリズム

レイアウトの前に、感度の高い寄生成分を迅速に見極め

ることを手助けする寄生成分の見積もりフロー

マルチチップ設計の解析を容易にするマルチテクノロジー

のサポート

システムレベルシミュレーションのための、シミュレーショ

ン結果からの、Liberty、Wreal モデルの生成

Features

Extended analysis

設計のふるまいをより理解するために、ユーザーはプロセス

のばらつきや設計サイズによる設計の弱点を見極めるセンシ

ティビティ解析を実行できます。Analog Design Environment

XL の統計解析の機能をベースにしており、ミスマッチ解析は

すべてのデバイス、または選択したデバイスのミスマッチに対

する設計の感度を解析できます。

Parasitic resimulation

ユーザーは、スケマティックを編集することなくネットや端子に

寄生成分の見積もり値を割り当てることができ、設計フローの

早期に寄生成分の影響を解析できます。estimated view は、

Analog Design Environment XL または GXL で利用可能なす

べてのテストと解析オプションに亘るシミュレーションのために

まとめられ、設計開発で集中すべきエリアを見極めるために

利用できます。同様にポストレイアウトの抽出されたデザイン

は、設計目標に対する検証、または元の寄生成分の見積もり

結果との比較を提示することができます。寄生成分の影響は、

Analog Design Environment のすべてのデバッグ機能にフルア

クセスするために、extracted view から別の estimated view へ

戻り、容易にコピーすることができます。

図 3. Virtuoso Analog Design Environment GXL:

extends analysis into parasitic and yield

Page 5: Virtuoso Analog Design Environment Family...Virtuoso Analog Design Environment Family Distributed processing 複数のシミュレーションの分散 コンピュータファームの効率的な使用

Virtuoso Analog Design Environment Family

Design centering

Analog Design Environment XL で既に利用可能なテストと仕

様の設定とともに、ユーザーは最適なデザインを見つけるた

めに Analog Design Environment GXL の最適化エンジンを

使って調査したいデバイスの範囲を簡単に追加できます。利

用可能なローカルおよびグローバルの最適化の選択肢を使

用することで、ノミナル、定義されたすべてのコーナー、および

見積もった寄生成分に亘り、適宜デザインをセンタリングする

ために、最適化をどのように実行するかをユーザが制御でき

ます。

Design for yield

設計者は、歩留まりを最大化するデザインセンタリングのた

めに、グローバルとローカルの最適化手法を利用できます。

最大 6 シグマまでの高い設計マージンを必要とする回路の場

合、パラメトリックな歩留まりを最適化するため、内部の設計

目標が厳しくなります。

Multi-technology support

複雑なマルチチップソリューションの設計を支援し、それらを

Cadence Allegro(R)プラットフォームと組み合わせて単一パッ

ケージに統合する技術サポートが利用可能です。

Specifications

Extended analyses

す べ て の 特 徴 と 機 能 を 、 Virtuoso Analog Design

Environment XL から継承

設計パラメータ、統計パラメータ、設計変数のセンシティビ

ティ解析

ミスマッチ解析

予備知識なしで、Liberty モデルを作成するためにシミュ

レーション結果をインポートする機能

System-in-Package (SiP)設計を可能にする Allegro プラッ

トフォームと連携したマルチテクノロジーのサポート

Parasitic analysis

レイアウト前の寄生成分の影響の設計解析のサポート

スケマティックを編集することなく、R、L、C または K の寄

生素子を追加

フルシミュレーションを使用した抽出後のレイアウトをサ

ポート

プリレイアウトとポストレイアウトの寄生成分の影響比較

Optimization options

4 つのローカルとグローバルのアルゴリズム選択の提供

見積もった寄生成分を含めた、または寄生成分なしでの

ノミナルまたはすべてのコーナー条件での最適化

開始点の指定あり、またはなしでの最適化の実行

6 シグマに耐える設計歩留まりとデザインセンタリングの

改善

Design inputs

OpenAccess データオブジェクト

Cadence 所有言語: OCEAN and MDL

SPICE ネットリスト

Circuit design language (CDL)

SPICE

VHDL IEEE 1076-1993

Verilog IEEE 1364

SKILL

PSF and PSF XL 波形フォーマット

SST2 波形フォーマット

Cadence SKILL

Design outputs

XML データベース

PSF and PSF XL

SST2

Comma-Separated Value (CSV)

Cadence 所有スクリプト言語: OCEAN

図 4. Sensitivity of device parameters to measured

goals

Page 6: Virtuoso Analog Design Environment Family...Virtuoso Analog Design Environment Family Distributed processing 複数のシミュレーションの分散 コンピュータファームの効率的な使用

Virtuoso Analog Design Environment Family

Cadence Services and Support

Cadence のアプリケーションエンジニアは、技術問い合わ

せに回答いたします。Cadence では、テクニカルな支援や

個別のトレーニングコースも用意しています。

Internet Learning Series(iLS)のオンラインコースでは、イ

ンターネット経由で、自身のコンピュータ環境でトレーニン

グを自由に受講することができます。

Cadence Online Support では、沢山の最新のソリューショ

ンの知見や技術資料の参照や、ソフトウェアのダウンロー

が可能です。

詳細は以下をご覧ください:

www.cadence.com/support-and-training

販売代理店 イノテック株式会社 IC ソリューション本部

〒222-8580 神奈川県横浜市港北区新横浜 3-17-6

TEL.(045)474-2290,2291,2293(営) FAX.(045)474-2395

〒541-0054 大阪府大阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F

TEL. (06)6121-7703(営) FAX. (06)6121-7720

URL http://www.innotech.co.jp/

日本ケイデンス・デザイン・システムズ社

本社/〒222-0033 神奈川県横浜市港北区新横浜 2-100-45

営業本部

TEL.(045)475-8410 FAX.(045)475-8415

〒541-0054 大阪府大阪市中央区南本町 2-6-12 サンマリオン NBF タワー16F

TEL.(06)6121-8095 FAX.(06)6121-7510 URL https://www.cadence.com/jp

© 2017 Cadence Design Systems, Inc. All rights reserved worldwide.

CadenceおよびCadenceロゴ は、Cadence Design Systems, Inc.の登録商標です。

その他記載されている製品名および会社名は、各社の商標または登録商標です。

* 掲載の内容は、2017 年 6 月現在のものです。