vlsi設計・若手夏の学校 - university of the...

VLSI設計・若手夏の学校　99/8/20, 和田＠琉大情報 1

VLSI設計・若手夏の学校

「最近のデジタル機器の構成レビューと

LSI設計者が学ぶべきこと」

99/8/20

琉球大学　工学部　情報工学科

和田　知久

[email protected]

http://bw-www.ie.u-ryukyu.ac.jp/~wada/


アウトライン

n システムLSIとは？

n 最近のデジタル機器のアーキテクチャ１）　PCアーキテクチャ２）　MPEG2３）　3次元グラフィックス４）　携帯電話

n システムLSI時代のLSIは．．．


システムLSIとは？

1997年8月23日の朝日新聞に....

メモリー＋演算素子 → 日本得意

『システムLSI』シフト

値崩れメモリー敬遠

本当に、メモリ　＋　演算素子　で日本は得意なのか？

ということで、実際のシステム製品のアーキテクチャを見る。


[1]　PCアーキテクチャ

n LSIの進歩により、コストパフォーマンスが劇的に進化。●５万円PCの時代

n コスト／パフォーマンスでワークステーションに勝利。●LSIの集積度向上が直接低コスト化を実現


PentiumPCのアーキテクチャ

PentiumL2

Cache

CoreChipSet

Main Memory

HOST BUS 66MHz -> 100MHz

PCI 33MHz -> AGP 66MHzGraphicController

LANModem

Frame Memory

Video

ISABridge

● HOST BUSの分離で、MPUと主記憶、ｸﾞﾗﾌｨｯｸの周波数が分離


PentiumII PCのアーキテクチャ

Pentium IIL2

Cache

CoreChipSet

Main Memory

100MHz -> 133MHz

PCI 33MHz

GraphicController

LANModem

Frame Memory

Video

200-300MHz

AGP 66+MHz

USB

100MHz(SD) ->800MHz(RD)

● L2 BUSの分離し、MPU周波数の１／２に設定


近未来PCのアーキテクチャ

MPU+L2

Core Chip SetGraphic Controller

Rambus MemoryMain + Frame

PCI 33MHzLAN

Modem

Video

USB IEEE1364

● 高速シリアル／低ピンカウントBUSで低ピン化


Direct RAMBUS

Controller

RAC

22

816+2

VttRDRAM RDRAM

DataCntl, AddrVref

ClkTMClkFM

n 400MHz clockの両エッジデータ転送

n 18bitデータバス、アドレスバスも８ビットと少ない

n 最大２Byte x 800MHz = 1.6GB/s

n 現状の100MHz SDRAM, 64bitバス（800MB/s）の２倍

n 但し、Latencyが遅めで、既存アプリで性能上がらず。


あるPentiumII PCマザーボード

ISAバス

DIMMソケット

Slot1PentiumIIソケット

コアチップセット

PCIバス

ブリッジチップ

AGPバス電源系

PCを構成するLSI数は減った。ソケットが面積を決める。


PCアーキテクチャのトレンド

n 集積化され、LSI数が減る。

n USB, IEEE1394の高速シリアルインターフェイスで低ピン化、ソケットも減る。

n Rambus採用での６４→１６ビットバス化

n 高性能＋小型化

n コスト的、技術的に難しいものは集積化されにくい。（低コストDRAM、高速通信）


PentiumII PCでのLSI

n MPU (1)

n Cache SRAM (2)

n コアチップセット (1-3)

n DRAM (4-8)

n BIOS (1)

n I/Oコントローラ (1)

n グラフィックCNTL(1)

n フレイムバッファ (2)

n LAN/MODEM (1)

n SOUND (1)

n 電源系

INTEL / AMD

NEC / Toshiba....

INTEL / VIA

Samsung / Micron..

AMI / Phenix

???

Matrox / ATI / S3

Micron / NEC..

3Com etc.

Creative etc.

Maxim etc.

独壇場

集積される

ｸﾞﾗﾌｨｯｸｽを取りこむ

コストで日本苦しい

ソフトウエア

低コスト、集積される

独壇場、Intel参入

集積化されそう

まだ高性能化続く

集積される

安いが必要


PCでのLSI（１）

n まだしばらくLSI数が減る。○微細化による高集積○１ピンあたりの高バンド幅化でPKGのI/O数がネックにならない。　　Rambus, USB, IEEE1394

n LSIを設計できるのはIntelと限られたシステム力のあるメーカに限られている。

n メモリのコスト競争で日本がやられたら、PCから日本製のLSIはなくなる（かも？）。

n 何かの新しい機能を考えないとPCビジネスに参入できない。


PCでのLSI（２）

n アーキテクチャとOSはIntelとマイクロソフトがおさえている。

n PCでのLSIビジネスのシェアUPは困難。システム力か独自技術力がKEY!

n 液晶と液晶関連LSIに希望あり。

n 最終製品（システム）を規定するところが結局は非常に有利。ゲーム機に期待。


[2]　MPEG2

n DVDやPCでの動画再生で、画像・音声の圧縮･解凍の成功した標準

n その他静止画用：　JPEGVHSクオリティ：　MPEG１ビデオ会議：　H.26xデジタルビデオテープ：　DV


MPEG2画像系のアーキテクチャ

n 画像圧縮の簡単な原理

１）　以前の良く似た画像を見つけて、違いのみ転送する。差のデータ量が小さい。

２）　画像の高周波成分をカットする。

３）　符号化を工夫してデータを減らす。


MPEG画像に関する基礎知識

n コンピュータではRed,Green,Blueで画素を表す。

n MPEG（Video）ではY(luminance),Cb,Cr(color-difference)

Y = 0.299R’ + 0.587G’ + 0.114B’Cb=- 0.169R’ - 0.331G’ + 0.500B’Cr= 0.500R’ - 0.419G’ - 0.081B’

n 人間はcolor成分に鈍感なので、Cb,CrはYの１／４サンプル

n 画像の処理単位＝マクロブロック、８ｘ８画素


１）差の小さいデータを探す。

n Motion Estimation○あるサーチ領域でエラー最小のMotionVectorを探す。○画像の代りにMotion VectorとErrorを転送。

以前のフレイム

MotionVector


Motion Estimation

BlockCompare

SearchWindow

PreviousPicture

-

InputBlock

MotionVector

PredictionError


Motion Estimationの基本計算式

MAD(x,y) = Σ Σ |S(m+x,n+y)-B(m,n)|m=0 n=0

N-1 N-1平均絶対値誤差

-p <= x, y <= p

InputNxNBlock

(2p+1)x(2p+1)Search Window

in previous picture

n 多数のアダーとコンパレータで実現できるが、

n 現実にはアルゴリズムの改良で、サーチウインドウを広げ、H/Wを小さくしたものが主流。


２）画像の高周波成分をカット

n Transform Cordingとも言うが、原理は自然の画像は空間的に高周波の成分を落としても質が低下しない。

n 低周波成分は荒く量子化できる。

n Discrete Cosine Transformをし、DCT要素を表現するビット数を減らす。


DCTの基本要素の例

n 実際は８ｘ８であるが、ここでは４ｘ４の例を示す。

n 任意の画像を下記要素に分解する。

DC

高周波


８ｘ８ブロックの変換例

87.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 087.5 75 62.5 50 37.5 25 12.5 0

350 228 0 24 0 7 0 2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

DCT

44 14 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Scalar

Quantization


1D-DCTの基本計算

y(u)= 0.5 C(u) Σ {x(n) cos[(2n+1)uπ/16]}n=0

7

n cosとの掛け算の結果をROMに入れてると、ROMとアキュミュレータで実現できる。

n ２次元は繰り返しで求まる。

n Distributed Arithmeticと呼ばれる方法。


３）符号化の工夫でデータ削減

n Run-Length Encoding0,0,0,0,0,5,0,0,-4,0,0,0,0,0,0,3

(5,5),(2,-4),(6,3)

n Variable-Length Encoding出現確率の高いデータに対して、ビット長の短いコードを割り当てて、平均コード長を削減する。


MPEGでのLSI技術

n 多量の加算演算や特殊演算

n DCTではROM演算

n 符号化も特殊

n 汎用MPUでは一見やりにくく見える。

n 信号処理の知識といかにH/WにマッピングするかがKEY。

n H/W設計の工夫よりアルゴリズムの改善が効く。


三菱MPEG2エンコーダ

Host I/F

ME coreCoarse

MEFineME

Half-pel

DCT/IDCT

Q/IQ

VLC

Timinginfo. gen

FIFO

Video input

Video output

2way VLIW

Inst RAM

Data RAM

Audio I/F

SDRAM I/F

SDRAM

n VideoME,DCT,VLC,IQ,IDCTをH/Wサポート

n AudioDolby DIgitalはS/W処理


MPEG関係の今後

n もっと圧縮したい！●インターネットビデオカンファレンス●携帯電話で動画を送る（携帯TV電話）●HDTVサポート

n 新アルゴリズム●Discrete Wavelet Transformによるサブバンドコーディング等


[3]　３次元グラフィックス　

n Nintendo64、PlayStationそしてPCで３次元グラフィックスゲームが今や主流

n 映画やTV放送でも３次元グラフィックスは当たり前


PCにおける３次元グラフィックス

Pentium IIL2

Cache

CoreChipSet

Main Memory3D GraphicsRenderingController

Frame Memory

Video

200-300MHz

PCI 33MHz,AGP 66+MHzPCI /AGPカード

● 今までの２次元グラフィックスカードがそのまま３次元グラフィックス　　サポートに置き換わった。● ただ処理内容は大きく異なる。


Nintendo６４

64bitMIPSMPU

RenderingController

RDRAM

RDRAM

9bit, 500MHz

CassetteROM

Video

● ３Dグラフィックスではメモリアクセスが多く、　　RambusDRAMでボトルネックを解消している。●TVゲームではPCに比べて画素数が少なく、その点でメモリB/Wで楽。


３Dグラフィックスに関する基礎知識

n ３次元モデルを三角形等の図形要素でモデル化

n 陰線消去必要であり、２次元ディスプレイ座標（ｘ、ｙ）に加えてDepthのｚが加わる。

n ガラス等の半透明サポートのために、(R,G,B)に加えてA(アルファ）＝透過度が加わる。


OpenGL Machine(前半）

Rasterization

ProjectionMatrix （投影変換）

Clipping

Primitive Assembly（図形要素生成）

Lighting（照明）Coloring

Model / ViewMatrix（座標変換）

Vertex(頂点）Normal(法線）Color(頂点の色）

TexGen(模様生成）

Matrix(座標変換）

TexCord（模様座標）

n

nn

コンピュータ画面上に投影した三角形

Lighting


ジオメトリ処理n 頂点（Vx,Vy,Xz,Vw）の座標変換

n 法線(Nx,Ny,Nz)の変換⇒　浮動小数点加算･乗算のマトリックス演算：　SIMD向き

n 色データ(R,G,B,A)に対する同じ処理⇒　浮動小数点加算･乗算：　SIMD向き

n ベクトル正規化、光源との距離、鏡面反射⇒逆数、平方根、累乗：特殊計算

前半はヘビーな計算処理が主体、高性能MPU向き。MMX Pentium in PC, 64bit RISC in Nintendo64.


128bit MPU for PlayStation2??

n ISSCC99, TP15.1, SCE & Toshiba

● 2way 64bit superscalar MPU

● 10 IEEE single precision FMAC

● 4 IEEE single FDIV

● MPEG support--VLD, DCT/IDCT, IQ, CSC, VQ


OpenGL Machine（後半）

Rasterization（画素への分割）

Texel Generation（点模様生成）

(Xt,Yt)TextureMemory

(X,Y,Z) (Rf,Gf,Bf,Af)

Texture Application（点の色変更）

(Rt,Gt,Bt,At)

Frame Buffer Test（Depth-Test）

(R,G,B,A)

Z-bufferMemory

(X,Y)

BlendingPixel

Memory

色を線形補間して、画素に分解グーロー・シェーデイング

Z-bufferにより見えないピクセルは書きこまない

半透明ではブレンド


画素への分割

n ３頂点から画素へ分割データ増加

n グーロー・シェーディング色（Rf,Gf,Bf,Af）を線形補間でつくる。整数演算

n フォン・シェーディング法線ベクトルを各画素に対して計算し、各画素の照明を計算する。計算量大


テキスチャマッピング

n テキスチャデータは各グリッドポイントにおける（RGB)データ。

n 二アレスト(1点サンプル）Rt = Rl

n リニア（４点サンプル）Rt = (1-Vf){Uf･Rj + (1-Uf)Ri} + Vf {Uf･Rl + (1-Uf)Rk}

n ミップマップ（８点サンプル）精度の異なる２つのテキスチャデータ間で補間

(Rl,Gl,Bl)(Rk,Gk,Bk)

(Rj,Gj,Bj)(Ri,Gi,Bi)

Uf

Vf

１つのピクセルに対して、多くのテキスチャデータが必要。テキスチャメモリアクセスがボトルネック


Depth Testn Depth Testをするには

１) Z-bufferよりZdestを読み出す２） ZsourceとZdestを比較３） Zsource < Zdestならば　　ZdestとPixelメモリを更新

n Z-bufferに対してRead ModifyWriteが必要。

n Z-bufferは各ピクセルに対して32bit程度。これはRGBAの３２ビットと同じ。

TRUE FALSE

Z-bufferとPixelメモリは同一のフレイムメモリを使う場合が多く、フレイムメモリのI/O BWがボトルネックになる。


ブレンド

n SOURCE図形上に半透明なDESTINATION図形を描画する場合、1) ピクセルメモリより(RGBA)を読み出す2) 以下のような混合計算実行　　Rrst = As・Rsrc + (1-As) Rdest３）結果をピクセルバッファへ書き戻す

n これも、Pixelメモリに対してRead ModifyWriteが必要。

SOURCE

DESTINATION

フレイムバッファ（DRAM）を内蔵することでBW問題を解決。


PCでのメモリの用途

Pentium IIL2

Cache

CoreChipSet

Main Memory3D GraphicsRenderingController

Frame Memory

Video

200-300MHz

PCI 33MHz,AGP 66+MHzPCI /AGPカード

PixelメモリZ-buffer

1000x1000x64bit=約8MB

テキスチャメモリ

16-32MBとかでかい


NeoMagic MagicMedia256AVn PC用途

n DRAM内蔵、内部２５６ビットバス

n BW=3.2GB/ｓ　DirectRDRAMの２倍


三菱３DRAM

n SUN GWS, アーケード３Dゲーム

n Z-test、ブレンド機能を有するALUとDRAMを１チップ化Read Modify WriteをWriteのみで実現

DRAM A DRAM B

DRAM C DRAM D

Video buf Video buf Video Data

PixelCache

256bit BUS

ALU


３DグラフィックスでのLSI技術

n ジオメトリ処理●　Floating演算のSIMDタイプの並列処理●　逆数、平方根、累乗：特殊計算

n 描画処理●　整数演算●　メモリBWがボトルネック　⇒フレイムバッファとコントローラの１チップ化●　PCIがテキスチャ転送のボトルネック　⇒AGP倍速化　⇒ｸﾞﾗﾌｨｯｸｺﾝﾄﾛｰﾗをコアチップと集積


[4]　携帯電話、PHS

n 日本での加入者数は約５０００万加入で伸びは鈍化しているが、さらに増加。

n 世界統一企画の次世代通信端末IMT-2000開発中（CDMA方式）。

n 小型化、低消費電力化（低電圧化）が強く要求される。


移動無線端末の推移

年代‘８０ ‘90 ‘2000

標準IC

アナログデジタル

TDMA CDMA

ベースバンド部５ V系３ V系３ V / ２ V系

高周波部８ V系５ V系３ V系

LSI デジタル系G/A

アナデジ混載カスタムLSI

流用設計統合LSI

FDMA


次世代携帯無線端末のLSI技術

n CDMA方式で●デジタル信号処理が複雑かつ大規模化（４倍）、高速化（６倍）

n 動画転送を行うので●MPEG4などの画像のCODEC必要

n Rake受信

n 誤り訂正技術●Interleave, Convolution Code, Viterbi Decode

n 外部インターフェース●USB(Universal Serial Bus)、BlueToothなど


CDMA(符号分割多元接続 )方式

n FDMA, TDMAとは異なり時間や周波数をわりあてない。

n 各ユーザをPseudo-Noise Random Sequenceで変調。(Direct-Sequence Spread-Spectrum)

frequency

Time

Power

User 1

User 2

User 3


Random Waveformの性質

n バイナリランダム波形 x(t)＋１

ー１

ｔ

n Autocorrelation

Rxx(τ)=E{x(t) x(t+τ)}　　　　 ∼∫x(t) x(t+τ)dt

n この性質によりランダムノイズのような信号より所望の信号を取り出せる。

Rxx(τ)

0 Tc


Linear Feedback Shift Register

a12 a11 a1

RegReg Reg Reg PN output

Reg

a1

Reg

a2

Reg

a12

Reg PN output

f(x) = 1 + a1X1+a2X

2+ … + a11X

11+ a12X

12+ X

13

ダイレクト

トランスポーズ


PNコードの同期

n フェイズシフトによりPNコードをアラインする必要ある。

n オートコリレーションの性質を使って、同期ロック●ピリオド全体をスイープしてオートコリレーションを取り、●しきい値と比較

送信信号

PNgenerator

PNgenerator

～０！


Digital Correlator

n R(k) = Σr(m)c(m+k)m=0

N

Reg

r(m)

PN発生

c(m+k)

+ Reg

c(1)

+

Reg

c(2)

+

Reg

c(k-1)

+

Reg

c(0)

r(k+N)

r(k+N-1) r(k+N-2)r(k)

+

Reg

r(k+1)

c(k)

シリアル

パラレル


誤り訂正技術

n ランダムエラーとバーストエラー

バーストエラーバーストエラーランダムエラー

•インターリーブ

•フォワードエラーコントコレクションコード（FEC)


バーストエラー対策用インターリーブ

１２３４５６７８９１０１１１２１３１４１５non-interleaved

１２３４５６７８９１０１１１２１３１４１５interleaved

１２３４５６７８９１０１１１２１３１４１５de-interleaved

１２３４５６７８９１０

１１１２１３１４１５

１２３４５６７８９１０

１１１２１３１４１５

write

read

read

write

Interleaver

Deinterleaver

n 以上のようにメモリを使って実現できる。


Forward Error Correction (FEC)

n コンボリューションエンコーダで信号の冗長度を上げる。

Reg Regu

x

S３S２

S1

S４

u/x0/000

1/111

1/100

1/101

0/010

0/001

0/011

1/110

入力　u=0 1 1 0 1 0出力　x=000 111 100 010 110 011


Trellis Diagram

S３S２

S1

S４

u/x 0/000

1/111

1/100

1/101

0/010

0/001

0/011

1/110

n 状態遷移図の時間的変化を示したもの

S1

S２

S３

S４

000

111

000 000 000

100011

011

001

110

101

010

101

010

111111

111

100

100

001

011

110


The Viterbi Decode Algorithm

S1

S２

S３

S４

000

111

000 000 000

100

011

011

001

110

101

010

101

010

111111

111

100

100

001

011

110

001 010 110 000ノイズを含む受信信号

1

2

1(2)

2(3)

1(3)

2(4)

2(4)

1(3)

3(6)

0(3)

2(5)

1(4)

1(5)

2(6)

0(4)

3(7)

1(6)

2(7)

2(5)

1(5)

1(4)2(6)

n 過去の履歴で最もよさそうなふうにデコードする。

n 中間値と経路記憶のメモリ、加算器、比較器など実現は複雑


W-CDMAのBB系ブロック図

I

Q

A/D&Fil

Chip(Finger)

受信系デジタル信号処理

Symbol RakeCHDec

(Viterbi)

Perch BCCH(Viterbi)

TimingControl

DelayProfile

Searcher AFC AGCD/A

(AFC)

D/A(AGC)

MPU

制御系

CPUPeripheral RAM

Flash ROM

送信系デジタル信号処理

Modulation(HPSK)

FormatterSpreader

CH_Enc

D/A&Fil

アナログ信号処理

Spe

ech

CO

DE

C(G

SM

-AM

R)

D/A

A/D

Tone

音声処理

Dat

a F

EC

(Tur

bo)

データ&I/F処理

MEM

I/F

PS_Cont.

電源制御

I

Q

UIM


携帯電話でのLSI技術

n 複雑なデジタル信号処理がいっぱい

n RFアナログ

n MPEG4などの画像コーデック

n USBやBlueToothなどのインターフェイス

n 低電圧・低パワー


最近のデジタル機器からの教訓（１）

n 自分たちのシステムを持たないと、先行できないし、イノベーションも生きない！

⇒お客様に直接販売するシステム開発の一員としてLSIを作る。

n 大規模集積時のピンボトルネックを高速シリアルデータ転送で解決！

⇒高速転送、アナログ設計も重要！⇒最近のISSCCのペーパーの多くはアナログぽい。


最近のデジタル機器からの教訓（２）

n μP + S/W + 大型専用マクロ（＝IP？）●S/WでできることはS/Wでフレキシブルにやる。●S/WでやれないことはH/Wでやる。　⇒ASIC　ｖｓ　μPではなく、同時に集積される時代になった。⇒大きな機能を実行するH/Wマクロが最高性能を決める。⇒LSIの進歩とともにそれら新マクロはS/W化。⇒アーキテクチャ屋はユニットの配置/組合せ/数を最適化し、　　LSI屋は新ユニットを提供する必要ある。

n 多量な処理は大パラレル演算

⇒類似処理の並列度が高い場合、SIMDプロセッサ有効


最近のデジタル機器からの教訓（３）

n フレイムバッファのような高メモリBWが必要時にメモリ集積が大きなメリットに！　⇒大きく成功しているのは、BWによる性能UPと小面積の２つのニーズのあるアプリケーション。

n DCT, FFT, FIRなど複雑演算器を多数つかう複雑な信号処理が実現できる。　⇒簡単な処理はS/W化してゆく。⇒新IP開発には、信号処理のアルゴリズムの勉強必要。⇒低レベル（回路レベル）の最適化ではシステムレベルの　最適化にかなわない。


システムLSI時代のLSIは．．．

n MPU＋メモリという簡単な定義ではない。

n アプリケーションによって千差万別の構成。

n きらりと光るシステムLSIには特徴がある。●高周波I/Oによるピンボトルネック解消●特殊複雑H/Wが性能のKEY●メモリ内蔵によるI/O BWの大幅改善●複雑な信号処理アルゴリズム

n 相当複雑な信号処理･演算が可能焦点は回路でなく、アルゴリズム

vlsi設計・ 若手夏の学校 - university of the...

Documents

vlsi設計・若手夏の学校 - university of the...