دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

1

دستور کار آزمایشگاه مدار منطقی

: BCDآزمایش اول : طراحی شمارنده باینری و

شمارنده باینری : الف :

IC 7493 فلیپ فالپ است و میتواند به صورت باینری یا 4شاملBCD . بشمارد

رود. مدارات ترکیبی بکار می شمارنده باینری در مدارات آزمایش های بعدی برای تولید سیگنال های باینری ورودی برای تست

وصل نمایید و نتیجه را بررسی کنید . LEDمطابق شکل زیر طراحی کنید و خروجی های مدار را به رامدار

کیلو هرتز یا بیشتر( و نتیجه را مشاهده و بررسی نمایید .01در مرحله بعد ، خروجی مدار را به اسیلوسکوپ وصل کنید ) فرکانس

دو خروجی مدار را به اسیلوسکوپ وصل کنید و نتیجه را بررسی کنید . در مرحله بعد ،

خروجی ها را دوبه دو با هم مقایسه کنیدو نتیجه را بررسی کنید .

: مدار شمارنده باینری1-1 شکل

:BCDب : شمارنده

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

2

BCDمدار شمارنده :1- 2 شکل

وصل کنید ومشاهدات را بررسی نمایید . LEDنشان داده شده است . خروجی های مدار را به 0-2در شکل BCDمدار شمارنده

در مراحل بعد ، مانند قسمت الف ، خروجی ها را به اسیلوسکوپ وصل کنید و نتایج را بررسی نمایید .

: تمرین

. مورد استفاده را با کمک دیتاشیت آن به دست آورید ICمدار داخلی -0

عملکرد شمارنده باینری را توضیح دهید . -2

را توضیح دهید . BCDعملکرد شمارنده -3

شبیه سازی نمایید . Proteusمدارات را در نرم افزار -4

آزمایش دوم : گیت های منطقی دیجیتال

شامل گیت های منطقی 0417و 0414، 0412، 0411های ICهدف از انجام این آزمایش بررسی تاخیر انتشار گیت های منطقی است .

گیرند . متداولی هستند که در اکثر مدارات منطقی مورد استفاده قرار می

ورودی های گیت را به کلید ها و خروجی را به دست آورید. یک گیت را انتخاب کنید و جدول درستی آن ICاز هر جدول درستی : -الف

رستی ایده آل گیت مقایسه کنید .آن را به المپ وصل کنید و نتیجه حاصل را با جدول د

دوسیگنال دقت fallیا riseبه زمان مشاهده و نتیجه را بررسی کنید . خروجی هر گیت را در اسیلوسکوپ یک ورودی و شکل موج -ب

کنید .

F=AB+CD برای تابع -ج

دیاگرام مدار را رسم کنید . -0

ورودی به دست آورید. 4را به عنوان تابعی از Fجدول درستی -2

ن را به دست آورید.دار را طراحی کنید و جدول درستی آم -3

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

3

باینری ( و خروجی متناظر با هریک را بدست آورید . 01باینری تا 1الگوهای صفر ویک ورودی ها را در جدول لیست کرده )از -4

چهار خروجی شمارنده باینری آزمایش اول را به چهار ورودی مدار وصل کنید . ورودی کالک شمارنده را به یکی از دو پورت ورودی -1

را به ورودی دیگر اسیلوسکوپ متصل کنید . الگوهای صفر ویک خروجی بعد از هر کالک را با Fاسیلوسکوپ متصل کنید و خروجی

، مقایسه کنید و دلیل را توضیح دهید. نوشته اید 4جدولی که در قسمت

: Boolean: ساده سازی توابع 3آزمایش

مدار منطقی 3با روش نقشه کارنو )فصل توابع بولی وگیت های منطقی متناظرشان است . توابع بولی ،هدف از این آزمایش ، بررسی رابطه بین

ورودی ( رسم می شوند 4ورودی یا 3ورودی ، دو ورودی ، یک) NANDمانو ( ساده می شوند .دیاگرام های منطقی با استفاده از گیت های

ایه دیگر )که ورودی مدار است مورد استفاده قرار نگیرد ، باید به پ NAND.این را در نظر داشته باشید که در طراحی اگر یک ورودی گیت

(متصل شود .

و شما باید با استفاده از ساده سازی توابع منطقی ، تعداد گیت های مورد نیاز آزمایش برای طراحی انتخاب شده 2شکل دیاگرام منطقی -الف

گیت ها ، شماره اختصاص دهید . خروجی را به حداقل ممکن برسانید . پس در انتخاب گیت ها دقت کنید . به همه ورودی ها و خروجی های

کنید . بررسیمدار را بااستفاده از جدول صحت آن ،

2 شکل

(هستند :SOPتوابع بولین زیر به شکل مجموع حاصل ضرب ها )

F1(A,B,C,D)= (0,1,4,5,8,9,10,12,13)

F2(A,B,C,D)= (3,5,7,8,10,11,13,15)

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

4

به روش کارنو ساده کنید . دو تابع را با یکدیگر اجرا کنید و سعی کنید حداقل تعداد گیت ها را در نظر بگیرید . مدار را طراحی توابع باال را -ب

حاصل از مدار باید مطابق لیست مینترم هایتان باشد . F2و F1. جدول درستی نماییدبررسی اکنید و عملکردش ر

تمرین :

. Xilinxیا Proteusشبیه سازی مدارهای باال در نرم افزار های -

و معکوس آن را با حداقل تعداد گیت های ممکن رسم کنید . ) به همراه جدول درستی و F=A’D + BD+B’C + AB’Dتابع -

ساده سازی کارنو (

: مدارات ترکیبی 4آزمایش

ساخته خواهند شد ، سومی با NAND. دو مدار اول با گیت های قی ترکیبی را طراحی و بررسی خواهیم کرد مدار منط 4در این آزمایش ، ما

(توضیح داده شده است . منطقی مانوکتاب 4عملکرد دیکدر در فصل ). NANDو چهارمی با یک دیکدر و گیت های XORگیت های

مثال طراحی : -الف

باشد یا زمانی که B=0و A=1است که 0طراحی کنید بااین فرض که خروجی زمانی Fو خروجی A,B,C,Dورودی 4یک مدار ترکیبی با

B=1 وC یاD را داراباشند . 0نیز مقدار

جدول درستی مدار را به دست آورید . -0

تابع خروجی را ساده سازی نمایید. -2

نمایید . ها رسمICو حداقل تعداد NANDدیاگرام منطقی مدار را با گیت های -3

خروجی را با فرضیاتی که به دست آوردید ، مقایسه کنید.مدار را طراحی کنید و -4

منطق اکثریت : -ب

. یک مدار منطق (هم همینطور 1برای )است 0باشند ، خروجی آن نیز 1منطق اکثریت مدار دیجیتالی است که زمانی که اکثریت ورودی ها

ها باید حداقل ممکن باشند . ICباید استفاده کنید و تعداد NANDورودی طراحی و تست کنید با این پیش فرض که از گیت های 3حداکثر

مولد بیت توازن : -ج

بیشتر در XORیک گیت استفاده کنید .اگر XORبیت ورودی تولید کند . از گیت های 4از زوج یک مدار طراحی کنید که یک بیت توازن

باشد . نیز می فردمدار ، مولد بیت های مداراستفاده کنید

مدار را برای تولید یک بیت توازن فرد توسعه دهید .

عملکرد دیکدر : -د

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

5

با : ندامیباشد . توابع بولین ساده شده مدار برابرF2 ,F3 F1 , تابع خروجی 3و X,Y,Zورودی 3مدار ترکیبی ای داریم که شامل

F1= xz+x’y’z’

F2= x’y + xy’z’

F3= xy + x’y’z

؟؟(ORیا NAND)خارجی طراحی و تست کنید . NAND( و گیت های IC 74155مدار را با یک دیکدر )

74155: بالک دیاگرام و جدول صحت 3 شکل

استفاده 8*3استفاده شود . زمانی که بخواهیم از آن به عنوان یک دیکدر 2*4یا دو دیکدر 3*7تواند به عنوان یک دیکدر می 74155

را مطالعه کنید تا بهتربا عملکرد آن آشنا شوید .ICآنرا به هم وصل کنیم .دیتاشیت این C2و C1کنیم باید دو پایه

تمرین :

.Xilinxیا Proteusشبیه سازی مدارات طراحی شده با نرم افزار

کد 1تبدیل کننده : 5آزمایش

1 Converter

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

6

مبدل مدارات ترکیبی را طراحی و اجرا 3تبدیل اعداد دودویی به اعداد دیگر ، در سیستم های دیجیتال امری معمول است . در این آزمایش ،

خواهیم کرد.

: به باینری کد گری -الف

کتاب منطقی مانو(. 0.1میخواهیم مدار ترکیبی طراحی کنیم که چهاربیت گری را به چهاربیت باینری معادل آن تبدیل کند .)مراجعه به جدول

وصل کنید و عملکرد مدار led( کمک بگیرید . ورودی ها را به کلید و خروجی ها را به IC7486) EXORتوانید از گیت های برای اینکار می

سی نمایید .رابرر

: 9مکمل -ب

عدد ورودی می باشد 9است و چهاربیت خروجی آن مکمل BCDهدف طراحی مدار ترکیبی است که چهاربیت ورودی آن نشاندهنده یک رقم

ما را از این اشتباه نبود ، ش BCD. در طراحی این مدار این نکته را در نظر بگیرید که باید مدارتان به گونه ای باشد که اگر ورودی داده شده رقم

میتوانید استفاده کنید فقط تعدادشان باید حداقل باشد.ای ICآگاه کند . برای طراحی ازهر

: seg-7نمایشگر -ج

seg-7به BCDهستند . یک دیکدر BCDرود . اعداد دهدهی معموال به فرم بکار می 9تا 1برای نمایش اعداد دهدهی seg-7نمایشگر

گرداند )عملکرد :کتاب منطقی( متناظرشان را بر می seg-7ان ورودی می گیرد و کد اعداد دهدهی را به عنو

رقم تعریف نشده ورودی آن را ثبت کنید 1، اتصاالت الزم بین دیکدر و نمایشگر را نشان میدهد. مدار را طراحی کنید و الگوی خروجی 3شکل

.

seg-7به BCD: مبدل 4 شکل

کننده ها جمع کننده ها و تفریق: 6آزمایش

در این آزمایش ، چندین مدار جمع کننده و تفاضل کننده خواهیم ساخت وتست خواهیم کرد.مدار تفاضل ، برای مقایسه بزرگی نسبی دو عدد به

کار می رود .

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

7

نیم جمع کننده : -الف

طراحی و تست نمایید. NANDو XORیک مدار نیم جمع کننده با استفاده از گیت های

تمام جمع کننده : -ب

طراحی کنید. 7400و 7486یه مدار تمام جمع کننده با استفاده از قطعات

جمع کننده موازی : -ج

دهید آن را یک مقدار ثابت Aبیتی است که شمایی از آن را در شکل زیر می توانید ببینید . چهار بیت ورودی 4ک جمع کننده موازی ی 7483

وصل کنید . با انجام چند عمل جمع ، عملکرد مدار را بررسی کنید LEDرا به کلید ها وصل کنید و خروجی ها را به Bو چهار بیت ورودی

به مجموع خروجی اضافه می شود. 0است ، مقدار 0نشان دهید که زمانی که حامل ورودی .

تفریق کننده : –جمع کننده -د

، چهار A-Bدر واقع برای انجام عمل تفریق مفروق و جمع آن با مفروق منه می توانند از هم کم شوند . 2گرفتن مکمل دو عدد باینری با

به جمع آنها اضافه می شود . 0جمع می شوند سپس Aمکمل و با Bبیت

را به کلید وصل کنید . با انتخاب مد جمع یا Bرا مقدار ثابتی دهید و چهار بیت ورودی Aطراحی کنید . چهار بیت ورودی را 4شکل مدار

تفریق ، چند عمل انجام دهید و نتایج را با مقادیر محاسبه شده منطقی ، مقایسه کنید.

3443: 5 شکل

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

8

برای مثال ، جدول زیر را تست کنید :

نتیجه تفریق کننده نتیجه جمع کننده

9+5 1-9

9+9 9-9

15+9 01-9

مقایسه کننده مقدار : -ی

دو مقایسه کردن دو مقدار ، عملی است که تعیین می کند کدام عدد بزرگتر ، کوچکتر یا مساوی دیگری است . با استفاده از مدار باال می توان

حالت های مقایسه ای دو عدد مساوی اند . بود 1مساوی Sرا با هم مقایسه کرد . مد عمل را تفریق تعیین می کنیم .اگر خروجی Bو Aعدد

اجرا شود . 7408و 7404دیگر را با استفاده از مدار توضیح دهید . مدار ترکیبی می تواند با قطعات

تمرین :

Proteusو Xilinxدر نرم افزارهای شبیه سازی مدارهای طراحی شده در این آزمایش به ازای ورودی ها مختلف

: فلیپ فالپ ها 3آزمایش

کتاب مانو 1فلیپ فالپ ها در فصل ودر این آزمایش ، عملکرد لچ ها و فلیپ فالپ های مختلف را بررسی خواهید نمود . ساختار داخلی لچ ها

آورده شده است .

: SRلچ -الف

متصل کنید. همه حالت های ورودی مختلف را چک LEDمدار داخلی لچ را طراحی کنید . ورودی ها را از کلید دریافت کنید و خروجی را به

کنید و با جدول عملکرد لچ مقایسه کنید .

: Dلچ -ب

به عنوان یک را لچپیشنهاد شده است .این D لچلچ غیر مجاز است و خروجی ها با هم برابرند ، SR–برای S=1 , R=1ازآنجا که حالت

بسازید و جدول حالت آن را بررسی کنید . NANDگیت 4با استفاده از Dیک لچ .)چرا؟( شناسند حافظه ی تک بیتی می

(:Master-Slaveپیرو ) –فلیپ فالپ رهبر -ج

را از کلید و کالک را از پالسر بگیرید .خروجی لچ Dپیشرو بسازید .ورودی -ویک معکوس کننده ، یک فلیپ فالپ رهبر D با اتصال دو لچ

دیگر وصل کنید .مقدار ورودی را به مکمل خروجی وصل کنید . پالسر را فشار LEDوصل کنید و خروجی لچ پیشرو را به LEDرهبر را به

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

9

به مولد دهید تا یک پالس ایجاد شود .تغییرات رهبر و پیشرو را مشاهده کنید و توضیح دهید . در مرحله بعد ، کالک را از پالسر قطع کنید و آنرا

یک ورودی اسیلوسکوپ را به کالک وصل کنید و دیگری رابه خروجی لچ ها .رابطه بین تاخیر زمانی خروجی های لچ ها و کالک وصل کنید .

با رسم یک دیاگرام زمانی ، این رابطه را نشان دهید . سیکل کالک چگونه است ؟

فلیپ فالپ حساس به لبه : -د

LEDرا به کلید و خروجی را به Dدارد. ورودی کالک را به پالسر، ورودی NANDگیت 1ساخت یک فلیپ فالپ حساس به لبه مثبت نیاز به

را به خروجی مکمل وصل کنید . نشان دهید که خروجی فلیپ فالپ فقط در گذر مثبت پالس کالک تغییر می کند . Dوصل کنید . مقدار

لوسکوپ مشاهده کنید و دیاگرام زمانی مربوطه را رسم نمایید.ورودی کالک را به مولد کالک وصل کنید و مانند حالت قبل ، خروجی را در اسی

تمرین :

0- IC 7476 شامل دو فلیپ فالپ ،JK است وIC7474 شامل دو فلیپ فالپD است . دیتاشیت اینIC ها را مطالعه کنید و با

چگونه است ؟ CLRو PRدادن ورودی و مشاهده خروجی ، جدول حالت این فلیپ فالپ ها را بررسی کنید . عملکرد پایه های

مورد تست کنید و اگر عملکرد شبیه سازی وخروجی آن را Xilinxگیت های منطقی پایه و سپس این فلیپ فالپ ها را در نرم افزار -2

بالک نمایید . با عنوان مناسب ، ا داشت آنها راانتظار ر

: مدارات ترتیبی 4آزمایش

قرار استفاده را مورد 7474و 7476های ICتوانید هر کدام از مدار ترتیبی رسم ، طراحی و تست خواهید کرد . می 3دراین آزمایش شما

کتاب منطقی مانو( 1.0)بحث مدارات ترتیبی در بخش را نیاز داشته باشد (. IC. )گیتی را انتخاب کنید که حداقل تعداد دهید

پایین با فعال ساز :-شمارنده باال -الف

طراحی کنید که یا باال شمار یا پایین شمار باشد .پایه فعال ساز تعیین می کند که آیا شمارنده روشن است یا با فعال ساز یک شمارنده دوبیتی

فلیپ فالپ را تعیین می کند .نیز ، باالشمار یا پایین شمار بودن xخاموش . پایه

دیاگرام حالت : -ب

و X، یک ورودی برای Bو Aرا پاسخگو باشد .دو فلیپ فالپ برای 1 شکل طراحی و تست کنید که دیاگرام حالت ، یک مدار ترتیبی رسم

می باشد . LEDکه متصل به yیک خروجی با نام

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

10

6 شکل

طراحی شمارنده :-ج

. در نظر بگیرید که حالت 0,1,2,3,6,7,10,11,12,13,14,15,0شمارنده ای طراحی کنید که ترتیب حالت های باینری زیر را بشمارد :

بکار نرفته اند .شمارنده خودش باید شروع به شمارش کند واگر شروع شمارش از هریک از حالت های غیرمجاز بود 4,5,8,9های باینری

،پالس های شمارنده باید مدار رابه یک حالت مجاز ببرند تا شمارش ادامه داشته باشد .

شیفت رجیستر: 9آزمایش

خروجی و دارند مشترک ساعت پالس یک که است ها فالپ فلیپ از ای زنجیره ،(دهنده انتقال ثبات معنی به) رجیستر شیفت دیجیتال، طراحی در

آرایه ساعت، پالس هر در تواند می که شود می حاصل مداری درنتیجه است؛ شده متصل زنجیره در بعدی فالپ فلیپ ورودی به فالپ، فلیپ هر

آرایه داخل به دارد قرار ورودی در که بیتی شیفت، عمل در. دهد( انتقال) شیفت راست یا چپ سمت به واحد یک را شده ذخیره آن در که بیتی

یک از ها بیت شیفت، عمل هر در(. بیرون به شیفت) رود می بین از و شود می خارج آرایه از بیت آخرین و( داخل به شیفت) شود می آورده

.شوند می وارد بعدی فالپ فلیپ به و خارج، فالپ فلیپ

به و هم سر پشت صورت به ها بیت سری، حالت در. باشند( همزمان) موازی یا( هم سر پشت) سریال صورت به توانند می رجیسترها شیفت

رجیستر شیفت یک مثالً. شوند می رجیستر شیفت وارد همزمان صورت به ها دادهه هم موازی حالت در و شوند می رجیستر شیفت وارد ترتیب

-parallel-in, serial) سری خروجی موازی، ورودی یا و( serial-in, parallel-out) موازی خروجی سری، ورودی صورت به تواند می

out )صورت موازی صورت به یا و سری صورت به یا ها داده خروج هم و ورود هم آن در که دارد وجود هم دیگری های گونه همچنین. باشد

. شوند می خارج سریال صورت به هم و شوند می وارد سریال صورت به هم ها داده که( Serial in, Serial out) حالت مثالً. گیرد می

و راست سمت به شیفت: دهند انجام دوطرفه صورت به را شیفت عمل توانند می که دارد وجود رجیسترها شیفت از دیگری های گونه همچنین

. شود حاصل حلقوی رجیستر شیفت یک تا کرده متصل بیت اولین به را بیت آخرین توان می سری رجیستر شیفت یک در. چپ سمت به شیفت

چپ، سمت به بار n تعداد به عدد یک دادن شیفت. است 2n به عدد آن تقسیم با برابر راست، سمت به بار n تعداد به عدد یک دادن شیفت

.است 2n در عدد آن کردن ضرب با برابر

موازی است . عملکرد loadبا پایه 04091مورد استفاده در این آزمایش ICدر این آزمایش ما عملکرد شیفت رجیسترها را بررسی می کنیم .

کتاب منطقی مانو توضیح داده شده است . 1.2مدارات شیفت رجیستر در بخش

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

11

IC 74195 با پایه یک ثبات شیفت دهنده چهاربیتیload موازی و پایهclear (1) شکل است غیر همزمان

3 شکل

وصل 1( . زمانی که ورودی پایه به Shift/Loadمی کند )عملیات همزمان ثبات را مشخص نشان داده شده است ، SH/LDپایه ای که با

به QAانجام و اطالعات ثبات از shiftوصل است ، عملیات 0انجام و ورودی ها در ثبات بار می شوند و زمانی که به loadاست ، عملیات

QD شیفت می یابند . عملکرد پایه هایj , k می توانید از دیتاشیت ( را در مدار بررسی کنیدIC ).نیز کمک بگیرید

شمارنده حلقوی : -الف

را loadرا به ورودی سریال وصل می کند.شرایط QDیک شمارنده حلقوی ، ثبات شیفت دهنده دایره ای است که سیگنال خروجی سریال

د ثبات را چه نقشی دارند ؟ عملکر ’Kو Jپایه های شمارش از سر گرفته شود . رسید ، 0111طوری تعیین کنید که زمانی که ورودی مدار به

نمایید. بعد از هر پالس کالک بررسی

: 2ثبات شیفت دهنده فیدبکی -ب

xorورودی های آن به شیفت دهنده فیدبکی طراحی کنید که ثباتی است که ورودی سریال آن به توابعی از خروجی هایش وصل است . ثبات

باشد . نتیجه مشاهدات را با پیش 0111اش وصل باشد . ترتیب حالت های ثبات را پیش بینی کنید . حالت شروع QDو QCخروجی های

بینی های خود ، مقایسه کنید.

ثبات شیفت دهنده دوجهته : -ج

2باینری است . اگر عملیات برعکس شود ) شیفت به چپ ( ، تاثیری معادل ضرب در 2هر عملیات شیفت به راست تاثیری معادل تقسیم بر

.خواهد داشت . با یک ترکیب مناسب گیت های منطقی ، یک شیفت رجیستر می تواند در دو جهت عمل کند

. تواند دیتا را به سمت راست یا چپ شیفت دهد معکوس شدن می یتیک شیفت رجیستر دوطرفه با قابل

2 Feedback Shift Register

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

12

ثبات شیفت دهنده دوجهته با پایه بارگذاری موازی : -د

IC 74195 تواند یک شیفت رجیستر دو جهته با پایه میload موازی است که به یک مدار مالتی پلکسر متصل است . برای مالتی پلکسر ما

IC 74157 است که مدار آن در شکل زیر نشان داده شده است . دقت کنید که نام پایه فعال ساز 0به 2سر را به کار می بریم که مالتی پلک

نام دارد . IC ،Strobeاین

IC 74157: 8 شکل

موازی بسازید . مدار باید قادر باشد عملیات زیر load، یک ثبات شیفت دهنده دوجهته با پایه 74157ومالتی پلکسر 74195با کمک ثبات

را انجام دهد :

پاک کننده غیر همزمان -0

شیفت به راست -2

شیفت به چپ -3

بارگذاری موازی -4

پاک کننده غیرهمزمان -1

عملیات باال طراحی کنید . مدارتان را طراحی کنید و عملکرد آن را با جدولتان مقایسه کنید . 1یک جدول برای

موازی loadفت دهنده با پایه : شی9 شکل

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

13

: جمع کننده سریال 11آزمایش

در این آزمایش ما قصد داریم تا مدار جمع کننده سریالی با استفاده ازدو شیفت رجیسترو یک تمام جمع کننده ، برای جمع دوعدد باینری

بسازیم .

: مدار جمع کننده سلایر 01 شکل

تفریق کننده –شیفت رجیستر و یک مدار جمع کننده 2همانطور که از شکل مشخص است ، برای ساخت یک جمع کننده سریال نیاز به

می باشند . 7476و IC 74195 ،7408 ،7486عدد 2های موردنیاز این آزمایش ICسریال داریم . لذا

جمع کننده سریال :

داده هار ا به صورت Bکتاب منطقی مانو ، توضیحات الزم برای ساخت این مدار را پیدا خواهید کرد . شبفت رجیستر 1.1با مراجعه به بخش

تمام جمع کننده و شیفت clearکلید دریافت می کند . ورودی سریال این شیفت رجیستر رابه زمین وصل کنید )چرا؟( برای پایه 4موازی از

داده موازی رابپذیرد یا اطالعات را شیفت Bشیفت رجیستر کلید کمک بگیرید. یک کلید دیگر هم نیاز داریم تا تعیین کنیم که 2نیز از رجیستر

دهد .

تست جمع کننده :

را انجام دهید . 01+1+1=21برای تست مدار جمع کننده جمع باینری

تفریق کننده سریال : –جمع کننده

sumبرای طراحی یک تفریق کننده سریال عمل کنیم ، خواهیم دید که خروجی نهایی با خروجی 1.2اگر طبق روش گفته شده در بخش

دیگر، جمع کننده سریال را XORنیاز دارد. با بکاربردن دو گیت QD)رقم قرضی( به مکمل borrowفلیپ فالپ j,kبرابر است اما ورودی

M=1باشد مدار جمع کننده باشد و زمانی که M=0( تبدیل کنید بطوریکه وقتی Mکننده سریال با انتخاب حالت ) قتفری –به جمع کننده

را انجام دهید و صحت عملکرد مدار را بررسی نمایید. 7-=13-5-4-15پس از طراحی ، تفریق باشد ، مدار تفریق کننده باشد.

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

14

: واحد حافظه 11آزمایش

را برای شبیه RAMو توانایی ذخیره سازی اش را بررسی خواهیم کرد . (RAM)رفتار یک واحد حافظه با دسترسی تصادفی دراین آزمایش ،

0برای اجرای مدارات ترکیبی استفاده خواهیم کرد . )فصل ROMنیز بکار خواهیم برد. سپس از (ROM)سازی یک حافظه فقط خواندنی

منطقی مانو(

RAM(34149)الف :

IC 74189 یکRAM 16*4 مدار داخلی آن مثل( استRAM 4*4 0.1شکل . )کلمه 01ورودی های آدرس یکی از کتاب مانو است

باشد حافظه غیر فعال و 0باشد که اگر 1رای فعال سازی حافظه باید ب (CS). ورودی انتخابگر چیپ (A0…16)حافظه را انتخاب می کنند

نوع عملیات را تعیین می کند ) مطابق جدول زیر ( (WE)واهد بود . ورودی فعال ساز نوشتن خروجی در حالت امپدانس باال خ

74189 - 00 شکل

حالته می باشند که توسعه حافظه را آسان تر می کند.)چرا؟؟(3باشد . خروجی های حافظه WE=1عملیات خواندن زمانی اجرا می شود که

: RAMتست

را طراحی RAMقرار دهید . بعد از اینکه ، NOTن اند نیاز هست که سر راه ورودی ها گیت فعال پایی ICاز آنجایی که خروجی های این

وصل کنید . ورودی های داده را به چهار کلید و خروجی ها را نیز به چهار (7493)کردید ، ورودی های آدرس را به یک شمارنده باینری

را به کلید وصل کنید . تعدادی WEرا به زمین و CSبه خطوط آدرس و چهار تا به خروجی ، LEDمعکوس کننده )چرا؟( وصل کنید . چهار

کلمه در حافظه ذخیره کنید . شروع به خواندن آنها نمایید و صحت عملکرد مدار را مشاهده کنید .

دانشگاه بزرگمهر قاینات آزمایشگاه مدار منطقی دستور کار

15

ROMب :

ی گیرند در خانه های حافظ قرار م 0و 1وی را در حالت فقط خواندنی دارد . در حالت نوشتن ، الگ RAMشبیه ساز ، عملکرد یک ROMیک

در هر مدار ترکیبی به می تواند ROM. شبیه ساز با قراردادن واحدی در مد خواندن و دادن خطوط آدرس به عنوان ورودی به دست می آید .

کار رود.

نید . ابتدا جدولطراحی ک، که یک عدد چهاربیتی باینری را به کد گری معادلش تبدیل می کند ، ROMشبیه ساز با کمکدار ترکیبی یک م

و مقدار کد گری ورودی های آدرس مقدار باینری در با قراردادن 04079صحت تبدیل کد را به دست آورید . جدول صحت را در حافظه

WEبا اتصال همیشگی پایه ROMورودی جدول در حافظه نوشته شدند ، شبیه ساز 01ه متناظردر ورودی های داده ذخیره کنید .بعد از اینک

با دادن آدرس های ورودی مختلف چک کنید .مدار را صحت عملکرد ایجاد می شود . 0به منطق

ج : توسعه حافظه

بکار برید . ICبین دو را برای انتخاب CS های تبدیل کنید .ورودی RAM 32*4، به یک IC 74189 دو واحد حافظه را با بکار بردن

به دست ICبین دو ORعمل منطقی حالته اند ، باید خروجی هارا بایکدیگر جفت کنید تا یک 3دقت کنید که از آنجایی که خروجی های داده

،حاصل شده است بیتی 4و نتیجه یک عدد بیتی جمع 2بیتی رابا یک عدد 3که یک عدد ROMآید. مدار را با تبدیل آن به یک شبیه ساز

س از یک شمارنده باشد .برای خطوط آدر 010+ 01=1000 باید عدد باشد خروجی 01001عدد ROMتست کنید . برای مثال اگر ورودی

چهاربیتی و برای بیت پنجم از یک کلید استفاده کنید )چرا؟(

.Proteusو Xilinxتمرین : شبیه سازی مدارات آزمایش با نرم افزارهای

باشید موفق

کریمی