xilinx power estimator · xilinx power estimator ユーザーガイド 5 ug440 (v2016.3) 2016 年...

Xilinx Power Estimatorユーザーガイド

UG440 (v2016.3) 2016 年 10 月 5 日

この資料は表記のバージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。

Xilinx Power Estimator ユーザーガイド 2UG440 (v2016.3) 2016 年 10 月 5 日 japan.xilinx.com

改訂履歴

次の表に、この文書の改訂履歴を示します。

日付バージョン内容

2016 年 10 月 5 日 2016.3 • 第 3 章「Xilinx Power Estimator の各シートの使用」に、 Zynq UltraScale+ EV デバイス

の VCU (Video Codec Unit) の消費電力見積もりに関するセクションを追加。

• 第 1 章「概要」に、最大プロセスのオンチップ消費電力は、レールごとの消費電力

と一致しないという注記を追加。

• 第 1 章「概要」に、最大のパッケージ電流値の警告に関する注記を追加。

2016 年 6 月 8 日 2016.2 • 第 1 章「概要」の「[Power Supply] パネルの使用」に、電流の予測値が選択したパッ

ケージの最大仕様値を超えた場合、 Iccint 電流の合計値のビヘイビアに関する注記

を追加。

2016 年 4 月 6 日 2016.1 • 第 3 章「Xilinx Power Estimator の各シートの使用」の「UltraScale+ デバイスでの

UltraRAM のサポート」を更新。

• 第 3 章「Xilinx Power Estimator の各シートの使用」に「トランシーバーの動作モー

ド」を追加。

• 第 3 章「Xilinx Power Estimator の各シートの使用」の「[PS] シートの使用 (Zynq

UltraScale+ MPSoC 用)」を更新。

https://japan.xilinx.com

http://japan.xilinx.com/about/feedback.html?docType=User_Guides&docId=UG440&Title=Xilinx%20Power%20Estimator%20%26%2312518%3B%26%2312540%3B%26%2312470%3B%26%2312540%3B%20%26%2312460%3B%26%2312452%3B%26%2312489%3B&releaseVersion=2016.3&docPage=2

目次

第 1章: 概要はじめに . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5

XPE の使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7

定義/用語 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

XPE ユーザーインターフェイスの使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

XPE のスプレッドシートの色分け表示 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14

[Summary] シートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15

XPE ツールバーの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

XPE ウィザードの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26

まとめ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

第 2章: クロックの指定と管理クロックの指定 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 44

クロックマネージメントリソースシート (DCM、 PMCD、 PLL、 MMCM、クロックマネージャー ) の使用 . . 45

第 3章: Xilinx Power Estimator の各シートの使用概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

[Logic] シートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

[IP_Manager] シート (7 シリーズ、 Zynq-7000 AP SoC、 UltraScale デバイス) の使用 . . . . . . . . . . . . . . . . . . . . . . . . . 49

[I/O] シートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52

[BRAM] シートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59

[DSP] シート ([MULT]、 [DSP48]) の使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63

GT シート (GTP、 GTX、 GTH、 GTY、 GTZ) の使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64

[TEMAC] シートの使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

[PCIe] シートの使用. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70

[PPC440] シートの使用 (PowerPC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71

[PS] シートの使用 (Zynq-7000 AP SoC および Zynq UltraScale+ MPSoC). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72

[Other] シートの使用 (7 シリーズ、 Zynq-7000 AP SoC、 UltraScale、 UltraScale+ デバイス) . . . . . . . . . . . . . . . . . . . 77

第 4章: 消費電力データの交換概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

XPE から XPower Analyzer へ設定データをエクスポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81

XPower Analyzer から結果をインポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

Vivado ツールの消費電力解析機能から結果をインポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

データのインポートおよびエクスポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

XPE へデータをインポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83

XPE 結果をエクスポート . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86

第 5章: XPE の自動化概要 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88

名前付きセルの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88




数式の使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92

Visual Basic マクロの利用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93

XPE へのスクリプト記述 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95

第 6章: スナップショットおよびグラフシートの使用[Snapshot] シートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97

グラフシートの使用 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101

付録 A: その他のリソースおよび法的通知ザイリンクスリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

ソリューションセンター . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

Xilinx Documentation Navigator とデザインハブ . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104

参考資料 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105

トレーニングリソース . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106

お読みください: 法的通知 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107




第 1章

概要

はじめに

Xilinx® Power Estimator (XPE) は、スプレッドシートを使用した消費電力概算ツールであり、通常は、設計やインプ

リメンテーション前の段階で使用されます。これは、アプリケーションに合わせたアーキテクチャ評価やデバイス

選択に有効で、適切な電源および熱設計部品の選択にも役立ちます。

XPE は、デザインで使用されているリソース、トグルレート、 I/O 負荷、およびその他多数の要素を含んだデバイ

スモデルを考慮して消費電力を概算します。デバイスモデルは測定値、シミュレーションおよび既知の値に基づい

た推定値から作成されています。

XPE の精度は、次の 2 組の入力要素に依存します。

• デバイスの使用率、コンポーネントのコンフィギュレーション、クロックレート、イネーブルレート、トグル

レート、およびユーザーがツールに入力するその他の情報

• ツールに統合されているデバイスのデータモデル

アプリケーションの正確な消費電力概算を行うには、できるだけ現実的な情報を入力してください。実際のデザイ

ン値より低い値を入力したり、デザインに関して十分な情報がない場合は、算出される結果が非現実的な値となり

ます。このユーザーガイドでは、 XPE を使用して、ワーストケースおよび標準の消費電力値を求める方法について

説明します。

XPE は、設計の初期段階やレジスタ転送レベル (RTL) 設計が未完成な段階で使用する、インプリメンテーション前

のツールです。インプリメンテーション後は、 ISE® Design Suite の XPower Analyzer (XPA) ツールまたは Vivado®

Design Suite の消費電力レポートツールを使用して、より正確な消費電力の概算および解析が可能です。 XPA の詳細

は、 XPower Analyzer ヘルプ [参照 1] を参照してください。 Vivado ツールの消費電力解析機能の詳細は、『Vivado

Design Suite ユーザーガイド : 消費電力解析および最適化』 (UG907) [参照 2] を参照してください。

XPE はスプレッドシートを使用しているため、 Microsoft Excel の全機能をそのまま使用でき、各セクションは保護さ

れていないので書き込み可能です。 XPE には、使いやすさを求めた機能が追加されています。その他に、ドロップ

ダウンメニューやコメントが有効なセルなど、ユーザーにとって便利な機能も備えています。




第 1 章: 概要

XPE スプレッドシートには、 Quick Estimate ウィザード、 Memory Interface Configuration ウィザード、 Memory

Generator ウィザード (ブロックメモリおよび分散メモリ向け)、および Transceiver Configuration ウィザードも含まれ

ています。これらのウィザードは、ツールの初心者および使用に慣れているユーザーが素早く重要なコンフィギュ

レーションパラメーターを入力するのに役立ちます。入力後、それらに関連する行が [I/O]、 [Logic]、 [BRAM]、

[GTH] などのシートに生成され、消費電力の正確な見積もりに用いられます。

X-Ref Target - Figure 1-1

図 1‐1: Xilinx Power Estimator スプレッドシート




第 1 章: 概要

ビデオ: 『Vivado Design Suite QuickTake ビデオチュートリアル: Xilinx Power Estimator の使用』では、 Xilinx Power

Estimator を使用して、製品設計サイクルの早期段階、あるいは All Programmable SoC または FPGA 内でロジックが設

計される前に、電力および冷却仕様を決定する手順を解説しています。

XPE の使用

XPE を開く

1. XPE を使用するには、 Microsoft Excel 2003、 Microsoft Excel 2007、または Microsoft Excel 2010 がインストールさ

れている必要があります。

今回の XPE リリースでは、 Microsoft Excel 2013 もサポートされています。

また、 OpenOffice や Google のドキュメントエディターは、今回の XPE リリースではサポートしていません。

2. ターゲットデバイス用の最新スプレッドシートをダウンロードしてください。 XPE スプレッドシートは、消費

電力効果のウェブサイトからダウンロードできます。

注記: 7 シリーズ/Zynq®-7000 All Programmable (AP) SoC の XPE スプレッドシートは、 .xlsm (Excel マクロ有効

ブック ) または .xls (Excel 97-2003 ブック ) 形式で提供されます。

3. Microsoft Excel のマクロが有効になっていることを確認してください。 XPE は、 XPE スプレッドシートに組み

込まれたマクロを使用します。

° Microsoft Excel 2010/2013 の場合 - 次の手順に従ってください。

a.XPE スプレッドシートで [ファイル] → [オプション] をクリックします。

b.[Excel のオプション] ダイアログボックスで [セキュリティセンター ] をクリックします。

c.[セキュリティセンター ] ダイアログボックスで [マクロの設定] をクリックします。

d.[すべてのマクロを有効にする ] をオンにして [OK] をクリックします。

e.XPE スプレッドシートを一度閉じてから再度開きます。

° Microsoft Excel 2007 の場合 - 次の手順に従ってください。

a.Microsoft Office ボタンで [Excel のオプション] をクリックします。

b.[Excel のオプション] ダイアログボックスで [セキュリティセンター ] をクリックします。

c.[セキュリティセンターの設定] ダイアログボックスで [マクロの設定] をクリックします。

d.[すべてのマクロを有効にする ] をオンにして [OK] をクリックします。

e.XPE スプレッドシートを開きます。既に開いている場合は、一度閉じてから再度開きます。

重要: Excel 2007 またはそれ以降のバージョンでスプレッドシートを XLSX ファイル (Excel Workbook) として保存す

ると、マクロが無効となり XPE が機能しなくなります。 XLSX ファイルとして保存する場合は、この点に注意して

ください。

° Microsoft Excel 2003 の場合 - デフォルトではマクロのセキュリティレベルが High に設定されているため、

自動的にマクロが無効になっています。マクロのセキュリティレベルを変更するには、次の手順に従って

ください (メニュー表示の名称は、 Microsoft Excel の言語設定によって異なる )。


http://japan.xilinx.com/cgi-bin/docs/ndoc?t=video;d=hardware/using-the-xilinx-power-estimator.html

http://japan.xilinx.com/products/technology/power/xpe.html




第 1 章: 概要

a.[ツール] → [マクロ ] → [セキュリティ ] を選択します。

b.[セキュリティ ] ダイアログボックスが表示されたら、 [セキュリティレベル] タブをクリックします。

c.[中] をオンにして [OK] をクリックします。

d.XPE スプレッドシートを開きます。既に開いている場合は、一度閉じてから再度開きます。

e.マクロを有効にするか、無効にするかを選択する画面が表示された場合、 [Enable Macros] をクリックします。

重要: Windows の言語を英語に設定してください。 [コントロールパネル] → [時計、言語、および地域] → [地域と言

語] をクリックし、 [形式] を [英語 (米国)] に設定します。

ユーザー入力の要件

FPGA のようなプログラマブルデバイスの消費電力概算は、デザインで使用されるロジック数やロジックコンフィ

ギュレーションの影響を受けるため非常に複雑です。正確な値を算出するには、リソース使用率、クロックレート、

トグルレートなどの値を正確に入力する必要があります。 XPE で最小限の入力によって十分な精度で消費電力を概

算するには、次の情報が必要です。

• 使用するデバイス /パッケージ/グレードの組み合わせ

• デザインで使用するリソースの予想数 (フリップフロップ、 LUT、 I/O、ブロック RAM、 DCM または MMCM、

PLL など)

• デザインのクロック周波数

• デザインのデータトグルレートの予想値

• 外部メモリベースのインターフェイスとトランシーバーベースのインターフェイス、およびデザインでのそれ

らのデータレート

• 想定される熱環境

一般的には、デザインに関する情報をできるだけ多く入力し、その他の部分はデフォルト設定を使用します。これ

によって、デバイスの供給電圧や熱設計の要件を決定できます。

ヒント : Excel の数式機能を利用して、ほかのセルとリンクさせます。たとえば、 [Logic] シートの [Clock] セルに

「=CLOCK!E10」と入力すると、このクロックドメインで駆動されるリソースが表示されます。

XPE の計算と結果

XPE はデザインと環境入力を使用し、これら情報と各デバイスデータモデルの総合後にターゲットデバイスの消費

電力概算値を計算してレポートします。

XPE では、複数の電力配分を表示します。

• 供給電源の電力 - 必要な電圧ソースに関して、この情報はレギュレータなどの供給電源の部品選択に役立ちま

す。この電力には、オフチップとオンチップの両方の消費電力が含まれます。

• ユーザーロジックリソースの電力 - デザインのユーザーロジックタイプに関して、消費電力概算値をレポート

します。これによって、割り当てられた電力バジェット内でアーキテクチャ、リソース、インプリメンテー

ションのトレードオフを調整できます。




第 1 章: 概要

• 熱電力 - ユーザーがデバイス環境設定を入力し、 XPE がそのアプリケーション用デバイスの熱特性 (ジャンク

ション温度の予測値など) をレポートします。この情報を使用して、デザインに対してパッシブまたはアクティ

ブのいずれかの冷却装置の必要性を判断できます。

XPE の [Summary] シートには、デバイスの総消費電力が表示されます。その他のシートは、使用する各リソースの

消費電力を示しますが、当該リソースの未使用部分にリーク電力がある場合でも、その電力量はレポートされませ

ん。

重要: XPE では、消費電力の数値のセルは小数点以下 3 桁まで (たとえば、 0.000) 表示されるように設定されていま

す。小数点以下 3 桁への丸めは、 Microsoft Excel の動作に基づいて行われます。 1mW 未満の値は、 0.000W として表

示されます。セルをコピーして [User] シートに貼り付けると、精度が調整された実際の値が表示されます。

定義/用語

サポートされるデバイスファミリ

ターゲットアーキテクチャによって異なるスプレッドシートを使用します。これらのスプレッドシートは、新デバ

イスのリリースや XPE に新機能が追加されるとアップデートされます。

• UltraScale+ デバイス

° Kintex® UltraScale+

° Virtex® UltraScale+

° Zynq® UltraScale+

• UltraScale™ デバイス

° Kintex® UltraScale

° Virtex® UltraScale

• 7 シリーズデバイスおよび Zynq-7000 AP SoC

° Artix®-7、 Artix-7 オートモーティブグレード、 Artix-7 防衛グレード

° Kintex-7 および Kintex-7 防衛グレード

° Virtex-7 および Virtex-7 防衛グレード

° Zynq®-7000、 Zynq-7000 オートモーティブグレード、 Zynq-7000 防衛グレード

• Virtex-6 および Virtex-5 デバイス

° Virtex-6、 Virtex-6 低消費電力、 Virtex-6Q 防衛グレード

° Virtex-5、 Virtex-5Q 防衛グレード、 Virtex-5QV 航空宇宙グレード

• Virtex-4

• Spartan®-6 および Spartan-3A – このスプレッドシートには、 Spartan-6 低消費電力、 Spartan-6 オートモーティブ、

Spartan-6Q 防衛グレード、 Spartan-3AN、 Spartan-3A DSP などのすべてのサブファミリが含まれます。

• Spartan-3E

• Spartan-3




第 1 章: 概要

重要: 利用可能な最新のスプレッドシートは、 XPE (Xilinx Power Estimator) のウェブサイトからダウンロードしてく

ださい。

デバイスモデルの精度

ツールに組み込まれている特性データの精度は、XPE の [Summary] シートの [Characterization] に入力されている製品

仕様が反映されます。ほとんどのデバイスの製品仕様履歴は、 [Release] シートにも表示されます。製品仕様は、

Advance、 Preliminary、 Production の 3 種類あります。

Advance

この仕様で XPE に組み込まれているデータは、早期の製品デバイスにおける計測および特性評価に基づいていま

す。広く一般的に使用されているデバイスリソースが特性評価に含まれます。つまり、特性評価データは、これら

の一部のブロックに制限されます。このデータは通常、製品リリースから 1 年以内に入手可能となります。データ

は比較的安定しており、余裕を持たせた設定ですが、実際の値は上下する可能性があります。この仕様のデータは、

Preliminary や Production 仕様のデータほど正確ではありません。

Preliminary

この仕様で XPE に組み込まれているデータは、 ES シリコンの特性評価データに基づいています。この仕様では、デ

バイスファブリック内にあるほぼすべてのブロックが特性評価されています。 TEMAC や PCIe® ブロックなど専用

ブロックも特性評価されており、そのデータは XPE に含まれています。 Advance 仕様と比較すると、消費電力値の

精度は高くなります。

Production

この仕様で XPE に組み込まれているデータは、特定のデバイスファミリの十分な量産を経た上で特性評価が行わ

れ、相当数の生産ロットを対象とした完全な電力相互関係が確立された後にリリースされます。デバイスファブ

リック内にあるすべてのブロックの特性評価データが含まれます。

総消費電力

デバイス全体の消費電力は次のように計算されます。

デバイスの総消費電力 = デバイスのスタティック消費電力 + デザインのスタティック消費電力 + デザインのダ

イナミック消費電力

消費電力概算では、温度や電圧に対する感度を定義するためにモデル化されます。また、システム上の周辺温度や

レギュレートされた電圧をそれぞれ適切なセルへ入力することも可能です。

デバイスのスタティック消費電力

これは、リーク電流とも言われています。デバイスのスタティック消費電力は、デバイスに電源が投入されている

がコンフィギュレーションされていない状態にあるトランジスタのリーク電流を示します。





第 1 章: 概要

デザインのスタティック消費電力

デザインのスタティック消費電力は、デバイスがコンフィギュレーションされているがスイッチング動作がない状

態で消費される電力を示します。これには、 I/O の DCI 終端、クロックマネージャーなどのスタティック消費電力

が含まれます。

XPE は、デザインのスタティック消費電力の概算にあたって、まず空白のビットストリームを仮定します。デザイ

ンのスタティック消費電力の計算にデザインエレメント (ロジック、 I/O、 BRAM、クロックマネージャーなど) を追

加するには、デザインに適用可能な XPE リソースシートに、リソースの使用率とコンフィギュレーションを入力す

る必要があります。ボードとデザインを一致させるために、 I/O 終端も設定します。クロックマネージャーについて

は、低い値のクロック周波数を入力して使用率を示します。ほかのリソースのシートのクロック周波数は 0 にして

おきます。

注記:最大プロセスの場合、デバイスのスタティック消費電力はツールにレポートされる値を超えてはいけません。

デザインのダイナミック消費電力

ダイナミック消費電力は、ユーザーロジック使用率やスイッチング動作による消費電力を示します。

アクティビティレート

XPE では、次のアクティビティレートを示します。

• トグルレート

• 信号レート

トグルレート

精度の高い消費電力概算を行うには、 XPE シートのいくつかに正確なトグルレートを入力する必要があります。し

かし、 XPE にデータを入力する設計段階では、この情報がまだ正確にわからない場合があるため、設計の進行に合

わせてトグルレートを修正してください。トグルレートは、次のガイドラインに従って入力してください。

• 同期パスの場合、トグルレートは、あるクロック入力に対して出力が変化する頻度を 0 ～ 100% の値で表しま

す。最大のトグルレートは 100% であり、すべてのアクティブクロックエッジで出力がトグルすることを意味

します。たとえば、 100MHz クロックのフリーランニングバイナリカウンターを考えます。 LSB ビットはク

ロックのすべての立ち上がりエッジでトグルするため、 [Toggle Rate] 列に 100% と入力します。 2 番目のビット

は 1 つ置きのクロックエッジでトグルするため、 50% と入力します。データが 1 クロックサイクルあたり 2 回

トグルされる場合は、 200% と入力します。

• 非周期的またはイベント駆動型のデザイン部分については、トグルレートの予測は困難です。特定のデザイン

の平均的なトグルレートを予測する効果的な方法は、まず機能または階層ごとにデザインを異なるセクション

に分割し、各サブブロックのトグルレートを予測することです。そして、デザイン全体または階層全体の平均

を算出することによって、平均トグルレートを求めることができます。ロジック重視型デザインの大部分は、

平均トグルレート 12.5% (XPE のデフォルトトグルレート値) で動作します。

入力にランダムデータパターンを使用するデザインは、一般的にトグルレートが 10 % ～ 30% の範囲内になる

ことが確認されています。しかし、多くのグリッチロジックを含むデザインでは、トグルレートが 50% を超え

ることがあります。グリッチロジックは一般的に、 XOR ゲートや、レジスタを使用しない演算ロジック (すな

わち、加算器) など、 1 つの入力が変化したときに出力が変化する可能性が高い組み合わせファンクションとし

て分類されます。このため、このようなロジックを大量に使用する誤り検出/訂正回路などのファンクションは、

高いトグルレートを示すことがあります。大量の制御パスロジックを含むエンベデッドデザインなどのデザイ




第 1 章: 概要

ンでは、動作中の特定の時点でロジックの大部分が非アクティブになるため、平均するとトグルレートは低め

になります。

デザインのトグルレートに大きな影響を与える主な要因には、次のものがあります。

° 入力データパターン - ランダムデータパターンか既知のパターンか。

° 制御信号 - リセットやクロックイネーブルなどの制御信号を使用するか使用しないか。

° デザインロジック - グリッチ XOR/CARRY ロジックが多いデザイン、高度にパイプライン化されたデザイ

ンまたはエンベデッドデザインは、トグルレートに影響を与える。

Ex‐OR (XOR) 回路のトグルレートに関する一般的なガイドライン

XOR 回路は比較的多くのグリッチを含み、深くなるほどグリッチが増加しますが、増加には飽和点があります。グ

リッチのない状況での飽和点は XOR ツリーの 3 ～ 4 レベルで 50% のトグルレートになります。

XOR のトグルレートは回路トポロジに依存します。グリッチ数は XOR ツリーの深さと幅によって決定します。

XOR ロジックツリーの深度が異なると、結果も異なります。

例:

深さ 10 レベルで幅 1024 の XOR を仮定した場合、ユーザーの組み合わせロジックの最大 XOR トグルレートは次の

とおりです。

815% - ワースト入力

254% - ランダム入力

深さ 5 レベルで幅 32 の XOR を仮定した場合、ユーザーの組み合わせロジックの最大 XOR トグルレートは次のとお

りです。

516% - ワースト入力

114% - ランダム入力

重要: 専用の [Clock Enable] 列がないすべてのシートでは、このロジックをゲート管理する信号のトグルレートを予

測してください。たとえば、このレートが 50% にモデル化されている場合でも、同期するクロックが 50% でイネー

ブルの場合、最終的なトグルレートは 25% (50% x 50%) となります。

重要: トグルレートが 100% とはどのようなことかを理解するには、データ入力が High に接続され、常に有効なト

グルフリップフロップ (TFF) を使用する場合を考えてみてください。このフリップフロップの T 出力はすべてのク

ロックエッジでトグルします。平均トグルレートが 100% のデザインはほとんど存在しません。

注記: [I/O] シートには、信号の [Data Rate] を指定する列があります。 [Toggle Rate] 列と [Data Rate] 列を正確に調

整する必要があります。たとえば、クロックの両エッジでトグルする入力信号の場合は、 Toggle Rate = 200% と

Data Rate = DDR (デュアルデータレート ) を入力します。

信号レート

信号レートは、特定のエレメントの 1 秒あたりの遷移回数 (Mtr/s) (100 万単位) を定義します。これは、一部の XPE

の [Logic] シート、 [I/O] シート、 [DSP] シート、 [BRAM] シートなどにある読み出し専用列に表示されます。一般的

に、信号レートを求める計算式は次のとおりです。




第 1 章: 概要

信号レート (Mtr/s) = クロック周波数 (Mhz) * 効果的なトグルレート (%)

ファンアウト

XPE で定義されるファンアウトは、合成ツールでレポートされるファンアウトと類似していますが、インプリメン

テーションツールでレポートされるファンアウトとは異なる場合があります。この 2 つのファンアウトは、ロジッ

クの配置とパッキングの相違が原因で生じます。

• XPE の場合、ファンアウトは、使用されるエレメントが接続される各ロード、つまりロジックエレメントの数

を示します (LUT、 FF、ブロック RAM、 I/O FF、分散 RAM およびシフトレジスタ )。

• インプリメンテーションツールの場合、ファンアウトはネットが配線される SLICE 数を示します。通常、 1 つ

のスライスには複数のロジックエレメントが含まれており、ユーザーは SLICE 内へ別のロジックエレメント

をパッキングすることはできません。 XPE アルゴリズムは、このパッキングを予測してから消費電力を概算し

ます。

Effective JA (C/W)

この係数は、ザイリンクスデバイスから周囲環境 (デバイスジャンクションから外気) へ放散される電力量を示しま

す。通常、このオプションは、 [Summary] シートの [Settings] パネルに入力されているさまざまな環境パラメーター

やその他の条件に基づいて XPE で計算されます。このフィールドに入力すると、 XPE の計算結果がすべて変更され

ます。熱シミュレーションでこのパラメーター値を計算した場合は、このオプション入力を使用します。また、異

なる環境設定をした別のスプレッドシートを使用して電力差を解析する際にも、この機能を使用して環境パラメー

ターを抽出できます。

SA (C/W)

SA は、ヒートシンクから外気への熱抵抗を示します。 XPE はデフォルトで、ユーザーが設定した [Heat Sink] 値

(Low Profile、 Medium Profile、 High Profile) および [Airflow] 値と併せて、デバイスパッケージと一致したヒートシン

クデータの標準値からこの値を取得します。 XPE で使用される値は、 [Summary] シートの [QSA] 欄に表示されます。

システムの SA 値がわかっている場合は、指定できます。 [Summary] シートの [Heat Sink] ドロップダウンメニュー

で [Custom] を選択して、 QSA を指定します。

JB (C/W)

JB は、デバイスジャンクションからボードへの熱抵抗を示します。デフォルトでは、 JEDEC 基準 4 層基板使用時

の測定値に基づいて算出された値が表示されます。システムの熱シミュレーションを実行済みの場合は、この値を

指定できます。 [Summary] シートの [Board Selection] ドロップダウンメニューで [Custom] を選択して、 QJB 値を指定

します。

ジャンクション温度 (C)このフィールドでは、デバイスのジャンクション温度の値を指定します。 XPE は、指定されたジャンクション温度

を超えないように周囲温度を調整します。このオプションは、既知の値またはワーストケースのジャンクション温

度から逆算して、この温度を超えないようにするための環境を指定する場合に使用します。

ほとんどの最新デバイスには、 XADC (Xilinx Analog-to-Digital Converter) コンポーネントが含まれています。ジャン

クション温度は XADC で計測されるため、ユーザーはデバイスをコンフィギュレーションする前および後では、こ

の値が安定するまで待機する必要があります。




第 1 章: 概要

XPE ユーザーインターフェイスの使用

XPE には、次のシートがあります。

• [Summary] シートでは、すべてのデバイスおよび環境設定の入力と編集が可能です。また、電源分配のサマリも

表示され、 XPE へデータをインポートするボタンや結果をエクスポートするボタン、および設定を全体的に調

整するボタンもあります。

• その他のシート ([I/O]、 [BRAM]、 [MGTs] など) では、ターゲットデバイスで使用可能なさまざまなリソースタ

イプに関する使用率および動作の詳細を入力します。これらのシートには、リソース使用率に基づく消費電力

がレポートされます。リソースのリーク電力は、 [Summary] シートに表示されます。

ヒント : XPE のスプレッドシートは、初心者でも簡単に使用できるよう作成されています。スプレッドシートの各セ

ルのコメントインジケーター (タイトルセルの右上にある赤色の三角印) にマウスを置くと、そのセルの使用用途に

関する説明が表示されます (図 1-2 参照)。

XPE のスプレッドシートの色分け表示

データ入力とレビューを容易にするため、 XPE のセルは色分け表示されています。カラーレジェンド ([Legend]) の

説明は、 [Summary] シートの一番下にあります (図 1-3 参照)。

表 1-1 に、スプレッドシートの色分け表示の詳細を示します。


図 1‐2: コメントインジケーターとコメント


図 1‐3: カラーレジェンド ([Summary] シート )

表 1‐1: XPE のスプレッドシートの色分け表示

セルの色セルの用途可能なユーザーアクション

白ユーザーによるデータ入力が可能編集可能

灰色算出された値を表示読み出し専用

緑概算値を表示読み出し専用

青通常、 XPE で算出されるセルに対し、ユーザーが上書

きしたことを示す編集可能




第 1 章: 概要

[Summary] シートの使用

[Summary] シートは、起動時にデフォルトで表示されるシートであり、デバイス情報や環境設定などのすべての情報

を入力できます。また、このシートには、レールやブロックごとの消費電力概算がレポートされるため、デザイン

の熱情報や電源分配情報を一目で確認できます (図 1-4 参照)。

次の場所に、説明、デザインの概要、またはデザインに関する計算値を追加できます。

• [Summary] シートの上部にある [Project] フィールドには、デザインの説明を追加できます。

• UltraScale、 7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシートでは、 [Summary] シートの右側にあるボック

スエリアに、デザインの説明、デザインの詳細、またはデザインに関する計算値を追加できます。このエリア

には、リンク、データ表、グラフィック、または通常の Excel シートに記入できるその他オブジェクトなどを保

存できます。

• 7 シリーズ以前のデバイス用のスプレッドシートでは、 [Summary] シートの下部にある [Messages] フィールド

に、デザインの説明や概要を追加できます。

• [Summary] シートのボックスに収まらないデータがある場合は、 [User] シートを使用します。そこでは、リンク、

データ表、グラフィック、または通常の Excel シートに記入できるその他オブジェクトなどを保存できます。

ヒント : Spartan-3、 Spartan-3E、および Virtex-4 デバイスのスプレッドシートは、この図のレイアウトと多少異なりま

すが、ここに記載のユーザー設定やデータについての説明は、これらのスプレッドシートにも同様に適用されます。

オレンジ警告を示す。リソースが不足していることを示す編集可能

赤

エラーを示す

エラーの例

• デバイスの最大リソース数を超えた

• デバイス仕様の制限を超えた (ジャンクション温度

など)

読み出し専用。 XPE のその他のセル

を変更してエラーを修正可能

表 1‐1: XPE のスプレッドシートの色分け表示




第 1 章: 概要


図 1‐4: [Summary] シート ‐ 電力概算の変更およびサマリ表示




第 1 章: 概要

[Settings] パネルの使用

[Settings] パネルを使用して、ボード、冷却機、および ISE Design Suite または Vivado Design Suite 設定の詳細を指定

します。このパネルの内容は、ターゲットデバイスによって多少異なります。図 1-5 に、 Kintex UltraScale デバイス

の例を示します。

一部の設定は、ほかの設定によって決定されます。このような場合は変更不可となり背景色が灰色表示されます。

[Settings] パネルの内容は次のとおりです。

• [Device]

システム要件を満たす最小サイズのデバイスを選択します。

重要: デバイスサイズが大きくなるほど、デバイスのスタティック消費電力が高くなります。

7 シリーズデバイススプレッドシートには、 [Speed Grade] に「-1」、 [Temp Grade] に [Commercial]、 [Process] に

[Maximum] を指定した Virtex®-7 FPGA デバイスにのみ適用される [Voltage ID Used] の入力があります。 [Voltage

ID Used] に [Yes] を設定した場合、 XPE はこの Voltage ID 電圧で動作するデバイスに基づいて消費電力を計算し


図 1‐5: [Settings] パネル




第 1 章: 概要

ます。 Voltage ID (VID) 電圧は、ザイリンクスデバイスがパフォーマンスの仕様を満たしながら動作可能な、最

小 VCCINT 電圧です。この電圧はザイリンクスデバイスの製造時にテストされており、その値はザイリンクス

デバイスの DNA eFuse レジスタにプログラムされています。 VID 機能をデザインで有効にしてザイリンクスデ

バイスをこの VID 電圧で動作させると、公称電圧での動作時と比較して消費電力を大幅に削減できます。

• [Environment]

XPE がジャンクション温度の予測値をレポートするには、どのようにデバイスロジックが構成され、有効にな

るかを理解する必要があります。また、デバイス環境の詳細も必要です。熱が周囲空気 (QSA) または PCB

(QJB) にどのように伝わるかを示す情報は、デバイスのジャンクション温度に影響します。これらのパラメー

ター値がわかる場合は入力してください。わからない場合は、ドロップダウンメニューを使用して、対象とな

るプロジェクトに最も近い環境設定を選択してください。この設定を行うと、 Effective QJA 値が間接的に算出

されます。

重要: XPE は熱モデルを使用してジャンクション温度を計算します。 XPE の熱モデルは、熱がデバイスの上部および

下部の 2 つの主な経路を通ってボードへ流れることを想定しています。この熱モデルは、実効熱抵抗およびジャン

クション温度の計算で入力した、周囲温度、エアフロー、ヒートシンク、ボードの選択に関する環境設定を利用し

ます。

XPE によるジャンクション温度の概算はボードのセットアップに基づいて実行されますが、このセットアップは実

際のボードのものとは異なることがあります。このため、 XPE は、ザイリンクスデバイスの近くにあるほかのボー

ドコンポーネントなど、実際のボードシステム上のほかの熱源の影響を考慮に入れません。このような違いが原因

で、 XPE による温度の概算と実際のシステムの温度測定の間に差が生じることがあります。

Xilinx Power Estimator の熱パラメーターの詳細は、『デバイスパッケージユーザーガイド』 (UG112) [参照 23] の

第 3 章「温度管理、温度特性評価および評価条件」を参照してください。

• Vivado Design Suite および ISE Design Suite インプリメンテーションで利用できるデザイン最適化オプション

このセクションは次のように分類されます。

° [Implementation] (7 シリーズおよび UltraScale デバイス)

° [PL Implementation] (Zynq-7000 AP SoC)

° [ISE] (以前の FPGA アーキテクチャ )

このセクションの設定を合成およびインプリメンテーションツールに適用して、さまざまな目的に合わせて消

費電力を最小限に抑えることができます。実際に使用する ISE Design Suite または Vivado Design Suite の設定と同

じになるように指定します。この設定は、カスタマーデザインのコアダイナミック消費電力に影響します。




第 1 章: 概要

最適化の設定は次のとおりです。

° [Area Reduction] - スライス使用率を最小化

° [Balanced] - デフォルトの ISE Design Suite オプション

° [Default] - デフォルトの ISE Design Suite または Vivado Design Suite オプション

° [Minimum Runtime]

° [Power Optimization] - コアのダイナミック消費電力を最小化

° [Timing Performance]

° [Powered Off] (Zynq-7000 AP SoC のみ)

° [None] (UltraScale/UltraScale+ デバイスのみ) - すべての消費電力最適化機能をオフにする

ヒント : UltraScale/UltraScale+ デバイスのスプレッドシートでは、このセクションは [Implementation] となっており、

[Power Optimization]、 [Default]、および [None] のみ使用できます。 7 シリーズのスプレッドシートでは、このセク

ションは [Implementation] となっており、 [Default] および [Power Optimization] のみ使用できます。 Zynq-7000 AP SoC

のスプレッドシートでは、このセクションは [PL Implementation] となっており、 [Default] 、 [Power Optimization]、お

よび [Powered Off] のみ使用できます。

• [Power Mode]

この設定を使用して、デバイスの異なる動作モードおよびパワーダウンモードでの概算消費電力を検討するこ

とができます。 [Power Mode] は、一部のデバイスファミリでのみ使用できます。

電源分配パネルの使用

電源分配パネルは、ザイリンクスデバイスをシステムに統合する際に評価する 2 つのパネルで構成されます。通常、

まず最初に設計者は各電圧ソースから供給されるデバイス電流を評価して、正常に機能するのに十分な電圧が供給

されていることを確認します。次に、ボード終端ネットワークなどのオフチップコンポーネントへ供給される電圧

とは別に、デバイス自体で消費される電力量を確認する必要があります。オンチップで消費される電力 (サーマル電

力) は、熱を生成します。この熱は、ジャンクション温度を通常動作範囲内に保つために、周辺空気へ放散される必

要があります。図 1-6 に、ジャンクション温度 ([On-Chip Power] パネル) および合計電力供給 ([Power Supply] パネル)

に影響を与えるオンチップ電力を示します。




第 1 章: 概要

[On‐Chip Power] パネルの使用

[On-Chip Power] パネルでは、デバイス内で消費される総電力量を示します。これには、デバイスのスタティック消

費電力、およびユーザーデザインのスタティック消費電力とダイナミック消費電力が含まれます。消費電力は、リ

ソースの種類ごとに算出されます。このパネルは、デバイスで消費および放散される電力量を判断するのに役立ち

ます。また、目標電力バジェットを達成するために、トレードオフや電力最適化を適用できるユーザーロジック部

分を認識する際にも役立ちます。

このパネル内のリソース名をクリックすると、そのリソースの詳細シートへ移動できます。

XPE は、デザインのスタティック消費電力の概算にあたって、まず空白のビットストリームを仮定します。デザイ

ンのスタティック消費電力の計算にデザインエレメント (ロジック、 I/O、 BRAM、クロックマネージャーなど) を追

加するには、デザインに適用可能な XPE リソースシートに、リソースの使用率とコンフィギュレーションを入力す

る必要があります。ボードとデザインを一致させるために、 I/O 終端も設定します。クロックマネージャーについて

は、低い値のクロック周波数を入力して使用率を示します。ほかのリソースのシートのクロック周波数は 0 にして

おきます。

[Power Supply] パネルの使用

[Power Supply] パネルでは、異なる電源ソースにおけるデバイスの概算消費電力を示します。たとえば、この情報を

使用して、レギュレータなどの電力供給コンポーネントのサイズを見直すことができます。このパネルの値は、内


図 1‐6:電源分配パネル




第 1 章: 概要

部ロジックで必要なすべての電力、および外部のボード終端などのザイリンクスデバイス外部で消費される電力が

含まれます。また、スタティック消費電力とダイナミック消費電力の両方が含まれます。

このパネルを使用して個々の電圧をサポート範囲内に調整すると、 XPE が必要な電流量を計算して表示します。

重要: [Device] 表の [Process] で [Maximum] が選択されているときに、パワーオン時の電源電流値のいずれかが動作時

の電流要件の概算値を超えた場合、 [Power Supply] パネルには、最小のパワーオン時電源要件が青色で表示されま

す。電流値のいずれかが青色で表示された場合、 [Power Supply] パネルに表示される総消費電力と [Summary] パネル

に表示される [Total On-Chip Power] の値は一致しません。

重要: 最大プロセスの場合、ほかにもさまざまな要因が電流に影響を与えるため、レールごとの消費電力は [Total

On-Chip Power] の値と一致しません。

最大のパッケージ電流値に関する警告: 電流の予測値が、選択したパッケージの最大仕様値を超えた場合、 [Power Supply] セクションの Iccint 電流の合計値フィールドが赤色になります。この機能は、 UltraScale+ デバイスにのみ適用されます。

ザイリンクスデバイスには、複数の電源が必要です。表 1-2 に、ザイリンクスデバイスの一般的なロジックリソー

スと、それらの電源ソースを示します。この表に記載されている内容はガイドラインとして参照してください。詳

細は、デバイスファミリによって異なる可能性があります。

表 1‐2: FPGA リソースと電源供給

電源リソース

VCCINT

VCCBRAM(3)

• すべての CLB リソース

• すべての配線リソース

• クロックツリー全体 (すべてのクロックバッファーを含む)

• ブロック RAM/FIFO

• DSP スライス

• すべての入力バッファー

• IOB 内のロジックエレメント (ILOGIC/OLOGIC)

• ISERDES/OSERDES

• PowerPC™ プロセッサ(1)

• Tri-Mode Ethernet MAC(1)

• クロックマネージャー (MMCM、 PLL、 DCM など)(1)

• MGT の PCIe および PCS 部分

VCCO(2) • すべての出力バッファー

• 一部の入力バッファー

• 入力終端

• DCI の基準抵抗




第 1 章: 概要

VCCAUX

VCCAUX_IO(4)

• クロックマネージャー (MMCM、 PLL、 DCM など)(1)

• IODELAY/IDELAYCTRL

• すべての出力バッファー

• 差動入力バッファー

• VREF ベースのシングルエンド I/O 規格 (HSTL18_I など)

• Phaser(1)

MGTAVCC

MGTAVTT

MGTVCCAUX

• トランシーバーの PMA 回路のアナログ電源電圧

• トランシーバー終端回路

• クワッド PLL

VCCPINT

VCCPAUX

VCCPLL

VCCO_DDR

VCCO_MIO

• Zynq-7000 AP SoC:

° プロセッサ

° メモリ

° I/O

° ペリフェラル

° AXI インターフェイス

VCC_PSINTFP

VCC_PSINTLP

VCC_PSAUX

VCCPSINTFP_DDR

VCC_PSPLL

VPS_MGTRAVCC

VPS_MGTRAVTT

VCCO_PSDDR

VCCO_PSDDR_PLL

VCCO_PSIO

VCCINT_VCU

• Zynq-UltraScale+ MPSoC:

° プロセッサ

° メモリ

° I/O

° ペリフェラル

注記:1. これらのリソースは、一部のデバイスファミリでのみ使用可能です。詳細は、各デバイスのデータシートおよびユーザーガ

イドを参照してください。

2. バンク 0 の VCCO (VCCO_0 または VCCO_CONFIG) は、バンク 0 のすべての I/O およびコンフィギュレーション回路に電力を供給

します。詳細は、各デバイスのユーザーガイドを参照してください。

3. ザイリンクスの 7 シリーズ FPGA のブロック RAM/FIFO のみです。

4. ザイリンクスの 7 シリーズ FPGA の HP (High Performance) のみです。

表 1‐2: FPGA リソースと電源供給 (続き)




第 1 章: 概要

[Summary] パネルの使用

[Summary] パネルには、すべての主要データが簡潔に表示されます。

• [Junction Temperature]

デザイン動作中のジャンクション温度が概算されます。各デバイスは、データシートで指定されている温度グ

レードの範囲内で動作します。この値が動作温度範囲を超えている (タイミング問題が生じる可能性がある ) 場

合は、このセルの背景がオレンジ色になり、絶対最大温度を超えた (デバイス損傷の可能性がある ) 場合は赤色

に変わります。ユーザーが値を設定すると、セルの背景色は水色に変わります。

• [Total On-Chip Power]

すべての電源ソースにおいて、デバイスで消費される総電力を示します。これは、サーマル電力とも呼ばれて

います。このセルは、先に説明した [Junction Temperature] セルの色分け表示が適用されます。

• [Thermal Margin]

このデバイスグレードで許容される温度および電力のマージンを示します。ジャンクション温度予想が最大指

定値を超えた場合、この熱設計マージンが負の値になります。その場合は、これらの情報を使用して、オン

チップで消費される電力を抑えるための最善策を判断します。熱抵抗の詳細は、『7 シリーズ FPGA パッケージ

およびピン配置ガイド』 (UG475) [参照 7] および『Kintex UltraScale および Virtex UltraScale FPGA パッケージおよ

びピン配置ユーザーガイド』 (UG575) [参照 13] を参照してください。

• [Effective QJA]

算出された実効熱抵抗 (Effective QJA) は、ダイから周囲空気へどれくらい熱が伝導されるかを示します。この値

は、 [Environment] パネルで入力した値に基づいて計算されます。熱シミュレーションを実行済みの場合は、こ

れを適切な値に変更できます ([Environment] パネルを使用)。


図 1‐7: [Summary] パネル




第 1 章: 概要

XPE ツールバーの使用

ツールへのデータ入力を容易にする方法として、異なるソースから XPE にデータをインポートして、全体的に設定

を反映させることができます。図 1-8 に、ツールバーを示します。

注記: このツールバーは、 7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシート用です。以前のアーキテクチャ用

のスプレッドシートでは、ツールバーのボタン名が異なることがあります。

[Import File]

デバイスの設計段階によって異なりますが、このダイアログボックスを使用してデザイン情報をインポートし、ス

プレッドシートに反映させることができます。 [Import File] をクリックして、ダイアログボックスの [ファイルの種

類] からインポートするファイルの種類 (.xls や .xlsm、 .mrp、または .xpe) を選択します。

インポート機能の詳細は、「XPE へデータをインポート」を参照してください。

[Export File]

[Export File] をクリックして、現在のスプレッドシートから次の情報をエクスポートできます。

• XPE にあるデザインの現在の設定。これらの設定は、 ISE Design Suite の XPower Analyzer セッションにインポー

トできます。

• テキスト形式の消費電力レポート。これによって、 XPE スプレッドシートの消費電力情報をテキスト形式で確

認できます。

エクスポート機能の詳細は、「XPE 結果をエクスポート」を参照してください。

[Quick Estimate]

[Quick Estimate] をクリックすると、 XPE Quick Estimate ウィザードが開きます。このウィザードは、ツールの初心者

および使用に慣れているユーザーが、ザイリンクスデバイスにインプリメントされたデザインの正確な消費電力解

析に必要となる重要なパラメーターを素早く入力するのに役立つ簡単なインターフェイスです。

XPE Quick Estimate ウィザードの詳細は、「Quick Estimate ウィザードの使用」を参照してください。

[Manage IP]

[Manage IP] をクリックすると、 [XPE IP Manager] ダイアログボックスが開きます。このダイアログボックスでは、

IP Module ウィザードを使用して、各種の外部メモリインターフェイス (DDR3、 DDR3L、 LPDDR2、 QDR+、

RLDRAM など)、トランシーバーベースのインターフェイス (10GBASE-R、 Interlaken、 PCIe、 Aurora、 CPRI など)、

およびブロックメモリまたは分散メモリに関する情報を簡単に入力できます。

IP Module ウィザードの詳細は、「IP Module ウィザードの使用」を参照してください。


図 1‐8: XPE ツールバー




第 1 章: 概要

[Snapshot]

[Snapshot] をクリックすると、 XPE スプレッドシート内で現在のデザインの消費電力ステータスのスナップショット

を取り込み、この情報を [Snapshot] シートに追加します。スナップショットは、デバイスの製品番号、環境に関する

情報、デザインの消費電力、デザインで使用される各電源の電流値を取り込みます。

スナップショットの使用に関する説明は、「[Snapshot] シートの使用」を参照してください。

[Set Default Rates]

このダイアログボックスでは、デザイン全体、あるいは指定シート用のデフォルトの周波数、トグルレート、また

はイネーブルレートを設定します (図 1-9 参照)。

このダイアログボックスでは、 XPE によって設定されたデフォルト値を角かっこ ([ および ]) で示します。

このダイアログボックスには、次の入力フィールドがあります。

• [Toggle Rates]

各フィールドは、関連シートのみのアクティビティを変更します。適用範囲: 0 ～ 100%

トグルレートの詳細は、「トグルレート」を参照してください。

• [Enable Rates]

各フィールドは、関連シートのみのアクティビティを変更します。適用範囲: 0 ～ 100%

• [All Clock Nets]

このフィールドに入力したクロック周波数は、 [Clock、 [Logic]、 [I/O]、 [BRAM]、および [DSP] シートに適用さ

れます。

• [Output Load]

このボードトレースにおける配線およびボードトレースに接続されたコンポーネントを出力ドライブする際の

負荷容量を示します。この設定は、入力の消費電力概算には影響しません。


図 1‐9: [Set Default Activity Rates] ダイアログボックス




第 1 章: 概要

[Reset to Defaults]

[Reset to Defaults] を使用すると、すべてのユーザー設定がデフォルトに戻ります。ただし、 [Summary] シートの

[Device] 情報の値はそのままで、ブロック詳細シート ([Clock]、 [Logic] シートなど) に入力した値はすべて削除され

ます。

XPE ウィザードの使用

7 シリーズ/Zynq-7000 AP SoC または UltraScale デバイスの XPE スプレッドシートに含まれる XPE ウィザードは、

ツールの初心者および使用に慣れているユーザーが、ザイリンクスデバイスにインプリメントされたデザインの正

確な消費電力解析に必要となる重要なパラメーターを素早く入力するのに役立つ簡単なインターフェイスです。

XPE ウィザードには、次の 2 つの種類があります。

• Quick Estimate ウィザード - このウィザードに入力されたデザイン全体の情報が XPE シートに反映され、 XPE は

デザインの消費電力の見積り値を概算できます。このウィザードへの入力が一般的に、 XPE でデザインを指定

してその電源要件を決定する最初の手段となります。

• IP Module ウィザード - このウィザードは、次の情報を XPE スプレッドシートに簡単に入力できるように XPE

を拡張します。

° さまざまな種類の外部メモリインターフェイス (DDR3、 DDR3L、 LPDDR2、 QDR+、および RLDRAM など)

° トランシーバーベースのインターフェイス (10GBASE-R、 Interlaken、 PCIe、 Aurora、および CPRI など)

° デザインに使用されているブロックメモリおよび分散メモリ

Quick Estimate ウィザードの使用

このウィザードに入力されたデザイン全体の情報が XPE シートに反映され、 XPE はデザインの消費電力の見積り値

を概算できます。このウィザードへの入力が一般的に、 XPE でデザインを指定してその電源要件を決定する最初の

手段となります。

概算値の計算後は、ウィザードが入力したデータの参照、ウィザードが作成したスプレッドシートへの入力の変更、

デザインをより詳細に記述する独自の入力の追加が可能です。

Quick Estimate ウィザードを 2 回実行すると、 1 回目のスプレッドシート入力はすべて 2 回目の入力内容で置き換え

られます。

次の資料は、 Quick Estimate ウィザードへ情報を入力する際の参考になります。

• 『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイド』 (UG474) [参照 5]

• 『7 シリーズ FPGA メモリリソースユーザーガイド』 (UG473) [参照 6]

• 『7 シリーズ FPGA GTX/GTH トランシーバーユーザーガイド』 (UG476) [参照 8]

• 『7 シリーズ FPGA GTP トランシーバーユーザーガイド』 (UG482) [参照 9]

• 『Zynq-7000 AP SoC および 7 シリーズデバイスメモリインターフェイスソリューション v2.3 ユーザーガイド』

(UG586) [参照 10]

• 『UltraScale アーキテクチャコンフィギャラブルロジックブロックユーザーガイド』 (UG574) [参照 11]

• 『UltraScale アーキテクチャメモリリソースユーザーガイド』 (UG573) [参照 12]




第 1 章: 概要

• 『UltraScale アーキテクチャ GTH トランシーバー Advance 仕様ユーザーガイド』 (UG576) [参照 14]

• 『UltraScale アーキテクチャ GTY トランシーバー Advance 仕様ユーザーガイド』 (UG578) [参照 15]

Quick Estimate ウィザードは、 [Summary] シートの [Quick Estimate] をクリックして起動できます。

1. [Summary] シートの「[Settings] パネルの使用」にある [Speed Grade] および [Temp Grade] などでターゲットデバ

イスを指定します。

2. [Summary] シートの [Quick Estimate] をクリックします。

3. [XPE Quick Estimate] ダイアログボックスが表示されるので、デザインに関する情報を入力します。

ダイアログボックスに入力できる情報は、デザインをインプリメントするザイリンクスデバイスによって異な

ります。

4. デザインに関するこれらの値を入力し終えたら [OK] をクリックします。

DRC (デザインルールチェック ) の実行後、入力した値に基づいて Xilinx Power Estimator スプレッドシートの各

シートに値が反映され、指定したデザインの消費電力が概算されます。

[XPE Quick Estimate] ダイアログボックスには、次の入力フィールドがあります。


図 1‐10: [XPE Quick Estimate] ダイアログボックス (Kintex‐7 デバイス)




第 1 章: 概要

[Conditions]

このフィールドでは、次の項目を選択できます。

• [Typical (標準)] プロセス、および [Ambient (周辺)] 温度の公称電圧

または

• [Maximum (最大)] プロセス、および温度グレード制約内でのワーストケースの消費電力解析を想定した

[Junction (ジャンクション)] 温度における最大電圧

[Environment]

デバイスが動作するエアフロー環境を選択できます ([Still Air (空気抵抗なし )]、 [250 LFM]、 [250 LFM (w/Heatsink)])。

[Voltage]

デバイスが [Nominal] または [Maximum] のどちらかの電圧で動作しているという想定で、 XPE 消費電力の計算を実

行するかを指定できます。

[Design Activity]

• [Clock]

クロック周波数を MHz 単位で指定します。 [Clock] は、デバイスファミリ (Artix-7 オートモーティブを含む

Artix-7、 Kintex-7、 Virtex-7) ごとに異なるデフォルト値が設定されますが、ユーザーは [Clock] の値を任意に設

定できます。

• [Toggle]

トグルレートをパーセント単位で入力します。この値は [Logic] または [BRAM] 内のすべてのリソースに適用さ

れます。

• [Enable]

イネーブルレートをパーセント単位で入力します。この値 [Enable] は [Logic] 内のスライスクロックイネーブ

ル、または [BRAM] のイネーブルに適用されます。

[Design Utilization]

デザインで使用が見込まれる各リソース (LUT、 FF、 BRAM、 DSP) の数を入力します。

[%] の列には指定したデバイス内でのリソース使用率がパーセント単位で表示されます。

表示されるボックスに使用数を入力するか、スピンボタン (上下矢印) で使用率を 1 クリックあたり 5% ずつ増減さ

せます。

デバイス内のリソース総数よりも大きな値を入力すると (たとえば、 9600 LUT しか搭載していないデバイスに対し

て 10,000 LUT と入力した場合)、表示される値がそのデバイス内のリソース総数に変更され (この例では 9600 LUT)、

使用率が 100% になります。




第 1 章: 概要

[Physical Interfaces]

指定したメモリインターフェイス ([Memory]) について、追加するインターフェイスの数 ([Number])、ビット幅

([Width])、 Mb/s 単位のデータレート ([Rate]) を入力します。

指定したトランシーバーインターフェイス ([GTP]、 [GTX] など) について、追加するインターフェイスの数

([Number])、ビット幅 ([Width])、 Gb/s 単位のデータレート ([Rate]) を入力します。

[LVDS] には、差動ペア ([In] および [Out]) と Mb/s 単位の I/O データレートを指定します。

IP Module ウィザードの使用

IP Module ウィザードを使用することで、 XPE を拡張し、各種の外部メモリインターフェイス (DDR3、 DDR3L、

LPDDR2、 QDR+、 RLDRAM など)、トランシーバーベースのインターフェイス (10GBASE-R、 Interlaken、 PCIe、

Aurora、 CPRI など)、およびブロックメモリまたは分散メモリに関する情報が簡単に入力できます。

IP Module ウィザードには次のようなものがあります。

• 「Memory Generator ウィザード (分散メモリ用) の使用」

• 「Memory Generator ウィザード (ブロックメモリ用) の使用」

• 「Memory Interface Configuration ウィザードの使用」

• 「Transceiver Configuration ウィザードの使用」

Memory Generator ウィザード (分散メモリ用) の使用

UltraScale および 7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシートでは、Memory Generator ウィザードによって

分散メモリの情報を [Logic] シートに入力できます。 Memory Generator ウィザードへは、 [Summary] シートまたは

[IP_Manager] シートの [Manage IP] をクリックするか、または [Logic] シートの [Add Memory] をクリックしてアクセ

スできます。 XPE Memory Generator ウィザードを使用すると、 [Logic] シートのメモリ関連の行に簡単に値を入力で

きます。

7 シリーズ/Zynq-7000 AP SoC デバイスの分散メモリの機能、および XPE に入力する設定値について理解するには、

『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイド』 (UG474) [参照 5] および『UltraScale™

アーキテクチャコンフィギャラブルロジックブロックユーザーガイド』 (UG574) [参照 11] を参照してください。




第 1 章: 概要

XPE Memory Generator ウィザードを使用して 7 シリーズ/Zynq-7000 AP SoC の [Logic] シートを生成するには、次の手

順に従ってください。

1. 次のいずれかの手順を選択し、 Memory Generator ウィザードを開きます。

[Logic] シートの [Add Memory] をクリックします。

または

[IP_Manager] シートの [Manage IP] をクリックします。

a.[IP Manager] ダイアログボックスで、 [Create IP] タブをクリックします。

b.ダイアログボックスの [IP Catalog] で、 [Distributed Memory] を選択します。

c.このダイアログボックスで、 [Create] をクリックします。

2. [XPE Memory Generator] ダイアログボックスが表示されるので、 [Distributed Memory] タブの [Memory Type] にデ

ザイン内の 1 つの分散メモリについての情報を入力します。

[Distributed Memory] タブには、次の入力フィールドがあります。


図 1‐11: [XPE Memory Generator] ダイアログボックスの [Distributed Memory] タブ (Virtex‐7 デバイス)




第 1 章: 概要

° [Memory Type]

デザインで使用するメモリのタイプを選択します。

- Single Port RAM

- Simple Dual Port RAM

- Single Port ROM

- Dual Port ROM

これらのメモリタイプの詳細は、『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイ

ド』 (UG474) [参照 5] を参照してください。

° [Clock]

分散メモリを動作させるクロックの周波数を入力します。

デュアルポートメモリの場合、 XPE は両ポートのクロック周波数が同じであると想定します。

° [Toggle]

データ信号の平均トグルレートを入力します。 50% のトグルレートは、各クロックサイクルで全データ信

号の半分がトグルすることを意味します。

° [Width]

メモリの各ワードのビット幅を入力します。

° [Depth]

メモリの深さ (ワード数) を入力します。 [Width] [Depth] がメモリの総ビット数になります。

° [Registered Inputs]

メモリへの入力をレジスタに格納するか ([Registered Inputs] をオン)、または格納しないか ([Registered

Inputs] をオフ) を指定します。

入力のレジスタ格納の詳細は、『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイド』

(UG474) [参照 5] を参照してください。

° [Registered Outputs]

メモリからの出力をレジスタに格納するか ([Registered Outputs] をオン)、または格納しないか ([Registered

Outputs] をオフ) を指定します。

出力のレジスタ格納の詳細は、『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイド』


° [Module name]

生成された分散メモリのコンフィギュレーションに名前を割り当てることができます。 XPE シートに複数

のコンフィギュレーションが存在する場合、個々のコンフィギュレーションを区別するのに役立ちます。

3. この分散メモリに関する値を入力し終えたら、 [Create] をクリックします。

ダイアログボックスで入力した情報が [Logic] シートの行に追加されます。




第 1 章: 概要

4. デザインで使用する分散メモリのタイプごとにダイアログボックスから情報を入力し、 [Create] をクリックしま

す。

[Create] をクリックするごとに、 [Logic] シートに行が追加されます。

5. デザイン内のすべての分散メモリについての設定が完了したら、[Close] をクリックして [XPE Memory Generator]

ダイアログボックスを閉じます。

Memory Generator ウィザード (ブロックメモリ用) の使用

UltraScale および 7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシートでは、Memory Generator ウィザードによって

ブロックメモリの情報を入力できます。 Memory Generator ウィザードへは、 [Summary] シートまたは [IP_Manager]

シートの [Manage IP] をクリックするか、または [BRAM] シートの [Add Memory] をクリックしてアクセスできます。

このウィザードを使用すると、 [BRAM] シートに情報を簡単に入力できます。

7 シリーズデバイスのブロックメモリの機能、および XPE に入力する設定値について理解するには、『7 シリーズ

FPGA コンフィギャラブルロジックブロックユーザーガイド』 (UG473) [参照 6] および『UltraScale アーキテクチャ

コンフィギャラブルロジックブロックユーザーガイド』 (UG573) [参照 12] を参照してください。

XPE Memory Generator ウィザードを使用して 7 シリーズデバイスの [BRAM] シートに情報を入力するには、次の手

順に従ってください。

1. 次のいずれかの手順を選択し、 Memory Generator ウィザードを開きます。

° [BRAM] シートの [Add Memory] をクリックします。

または

° [IP_Manager] シートでは次を実行してください。

a.[Manage IP] をクリックします。

b.[IP Manager] ダイアログボックスで、 [Create IP] タブをクリックします。

c.ダイアログボックスの [IP Catalog] で、 [Block Memory] を選択します。

d.このダイアログボックスで、 [Create] をクリックします。

2. [XPE Memory Generator] ダイアログボックスが表示されるので、 [Block Memory] タブの [Memory Type] にデザイ

ン内の 1 つのブロックメモリについて情報を入力します。




第 1 章: 概要

[Block Memory] タブには、次の入力フィールドがあります。

° [Memory Type]

デザインで使用するメモリのタイプを選択します。

- Single Port RAM

- Simple Dual Port RAM

- True Dual Port RAM

- Single Port ROM

- Dual Port ROM

これらのメモリタイプの詳細は、『7 シリーズ FPGA メモリリソースユーザーガイド』 (UG473) [参照 6] を

参照してください。


図 1‐12: [XPE Memory Configuration] ダイアログボックスの [Block Memory] タブ (Virtex‐7 デバイス)




第 1 章: 概要

° [Clock]

ブロック RAM を動作させるクロックの周波数を入力します。

デュアルポートメモリの場合、 XPE は [Port A] と [Port B] の両方のクロック周波数が同じであると想定します。

° [Algorithm]

ザイリンクスのデザインツールがブロック RAM プリミティブのコンフィギュレーションと接続に使用す

るアルゴリズムを次の中から指定します。

- [Minimum Area]

使用するブロック RAM プリミティブの数が最小になるようにメモリを生成します。

- [Low Power]

読み出しまたは書き込み動作中に有効化されるブロック RAM プリミティブの数が最小になるようにメ

モリを生成します。

° [Toggle]

データ信号の平均トグルレートを入力します。 50% のトグルレートは、各クロックサイクルで全データ信

号の半分がトグルすることを意味します。

° [Port A] と [Port B]

[Memory Type] でシングルポートを選択した場合は、 [Port A] にのみ情報を入力します。デュアルポートを

選択した場合は、 [Port A] と [Port B] の両方についての情報を入力します。

- [Width]

ポートの各ワードのビット幅を入力します。

- [Depth]

ポートの深さ (ワード数) を入力します。 [Width] [Depth] がメモリの総ビット数になります。

- [Enable]

ポートが有効化される時間の割合 (%) を入力します。

- [Mode]

ブロック RAM の動作モードを、 [READ_FIRST]、 [WRITE_FIRST]、 [NO_CHANGE] の中から選択し

ます。

これらのモードの詳細は、『7 シリーズ FPGA メモリリソースユーザーガイド』 (UG473) [参照 6] を参

照してください。

° [Module name]

生成されたブロックメモリのコンフィギュレーションに名前を割り当てることができます。 XPE ワーク

シートに複数のコンフィギュレーションが存在する場合、個々のコンフィギュレーションを区別するのに

役立ちます。

3. このブロックメモリに関する値を入力し終えたら、 [Create] をクリックします。




第 1 章: 概要

ダイアログボックスで入力した情報が [BRAM] シートと [Logic] シートの行に追加されます。

4. デザインで使用するブロックメモリのタイプごとにダイアログボックスから情報を入力し、 [Create] をクリッ

クします。

[Create] をクリックするごとに、 [BRAM] シートと [Logic] シートに行が追加されます。

5. デザイン内のすべてのブロックメモリについての設定が完了したら、 [Close] をクリックして [XPE Memory

Generator] ダイアログボックスを閉じます。

Memory Interface Configuration ウィザードの使用

7 シリーズおよび UltraScale デバイスの XPE スプレッドシートでは、ザイリンクスデバイスと外部メモリをイン

ターフェイスする際に使用する I/O の情報をこのウィザードを用いて入力できます。このウィザードを使用すると、

メモリインターフェイス I/O に関する情報を XPE スプレッドシートへ簡単に入力できます。

ウィザードを使用してメモリインターフェイスのコンフィギュレーションを実行する場合は、外部メモリに適用さ

れるザイリンクスデバイスからの各出力ライン ([Data]、 [Address]、 [Clock] など) が行として [IP_Manager] シートと

[I/O] シートに追加されます。また、このウィザードは、 [Clock] シートやメモリインターフェイスの一部であるク

ロックマネージャー (PLL や MMCM など) のシートと [Logic] シートに行を追加します。物理層、コントローラー

層、ユーザーインターフェイス層のインプリメントに使用される標準的なリソースを示す行が追加されます。

重要: Memory Interface Configuration ウィザードはメモリインターフェイスのすべての規格、またはサポートされる

規格のインターフェイスパラメーターすべてに対応しているわけではありません。このウィザードは、一般的なメ

モリインターフェイスの規格の多くをサポートしています。特定の規格には、ウィザードによるコンフィギュレー

ションよりもさらに多くの関連するピンが存在する場合があります。これに対応するためにウィザードの出力を修

正したり、 [I/O] シートにピンを手動で追加してデータを入力しなければならないことがあります。また、特定の

フィールドに目的の選択肢がない場合は、手動で入力できます。

7 シリーズのメモリインターフェイス、および XPE に入力する設定について理解するには、『Zynq-7000 AP SoC およ

び 7 シリーズデバイスメモリインターフェイスソリューション v2.3 ユーザーガイド』 (UG586) [参照 10] を参照して

ください。




第 1 章: 概要

Memory Interface Configuration ウィザードを使用して 7 シリーズまたは UltraScale デバイスの [I/O] シートにメモリイ

ンターフェイスの I/O を追加するには、次の手順に従ってください。

1. 次のいずれかの手順を選択し、 Memory Interface Configuration ウィザードを開きます。

° [I/O] シートの [Add Memory Interface] をクリックします。

または




c.ダイアログボックスの [IP Catalog] で、 [Memory Interface] を選択します。


2. [XPE Memory Interface Configuration] ダイアログボックスが表示されるので、デザインの 1 つのメモリインター

フェイスについて情報を入力します。


図 1‐13: [XPE Memory Interface Configuration] ダイアログボックス (Virtex‐7 デバイス)




第 1 章: 概要

次の図は、 UltraScale デバイスのダイアログボックスを示しています。

[XPE Memory Interface Configuration] ダイアログボックスには、次の入力フィールドがあります。

° [Standard]

次の I/O 規格が Memory Interface Configuration ウィザードでサポートされています。

- DDR2

- DDR3

- DDR3L

- DDR4

- QDR2+

- RLDRAM2

- RLDRAM3

- LPDDR2

XPE スプレッドシートには、その他任意の規格のメモリインターフェイス情報を手動で入力できます。


図 1‐14: [XPE Memory Interface Configuration] ダイアログボックス (UltraScale デバイス)




第 1 章: 概要

サポート対象の I/O 規格および特定のデバイスにおける制約の一覧は、該当する次のデータシートを参照し

てください。

- 『Virtex-7 T および XT FPGA データシート : DC 特性および AC スイッチ特性』 (DS183) [参照 16]

- 『Kintex-7 FPGA データシート : DC 特性および AC スイッチ特性』 (DS182) [参照 17]

- 『Artix-7 FPGA データシート : DC 特性および AC スイッチ特性』 (DS181) [参照 18]

- 『Virtex UltraScale アーキテクチャデータシート : DC 特性および AC スイッチ特性』 (DS893) [参照 19]

- 『Kintex UltraScale アーキテクチャデータシート : DC 特性および AC スイッチ特性』 (DS892) [参照 20]

° [Bank Type]

選択するタイプが存在する場合は、適切なバンクタイプを選択します。

° [Mem Config] (UltraScale デバイスのみ)

適切なメモリコンフィギュレーションを選択します。

° [Termination (DQ/S)/Input Termination (DQ/S)]

DQ (データ ) と DQS (データストローブ) ピンを指します。HP バンクを使用するメモリインターフェイスで

は、必要に応じて DCI 終端を使用します。 HR バンクについては、 INTERM_40、 INTERM_50、 INTERM_60

または外部終端 (入力なし ) を選択します。

° [Data Rate]

メモリデバイスの目標データレート値を入力します。

° [Address Width]

インターフェイスで使用されるアドレスラインの合計数を示します。この数には、 Row、 Col、 Bank、そし

て使用されている場合は Rank および CS などのラインが含まれます。

° [Data Width]

メモリタイプとデバイスの許容範囲内で、 8 単位で増加させた 8 ～ 144 の値がサポートされます。アドレ

ス、データ、および制御信号は、上限値が 144 以下となるように同じ I/O カラム内に配置する必要がありま

す。スタックドシリコンインターコネクト (SSI) テクノロジデバイスでは、データ幅はこの上限値のため

に最大 72 に制限されます。

° [Read/Write (%)]

メモリインターフェイスが外部メモリの読み出しおよび書き込みに使用される時間のパーセンテージを指

定します。合計は 100% またはそれ以下に抑える必要があり、インターフェイスは、 100% - (Read% +

Write%) の確率でアイドル状態になると想定されます。この値は、 [Output Enable]、 [Term Disable] および

[IBUF Disable] のパーセンテージに反映されます。

° [Number of Interfaces]

このダイアログボックスに現在入力している設定を使用するメモリインターフェイスの数を入力します。

[I/O] シートに外部メモリへの出力が入力されている場合、 [Interfaces] で指定した数が Address、 Data、およ

び Clock などの各信号ラインのピン数に反映されます。

° [Add typical link layer logic] (Ultrascale デバイスのみ)




第 1 章: 概要

このオプションをオンにすると、特定メモリインターフェイスのリンク層ロジックのリソースが自動的に

入力されます。

° [Module name]

生成されたコンフィギュレーションに名前を割り当てることができます。 [I/O] シートに複数のコンフィ

ギュレーションが存在する場合、個々のコンフィギュレーションを区別するのに役立ちます。

3. このメモリインターフェイスに関する値を入力し終えたら、 [Create] をクリックします。

ダイアログボックスで入力した情報が [I/O] シートの行に追加されます。

4. デザインで使用するメモリインターフェイスごとに [XPE Memory Interface Configuration] ダイアログボックスか

ら情報を入力し、 [Create] をクリックします。

[Create] をクリックするごとに、 [I/O] シートに行が追加されます。 7 シリーズデバイスでは、 [Other] シートの

PHASER ブロックにも行が追加されます。

5. デザイン内のすべてのメモリインターフェイスについての設定が完了したら、 [Close] をクリックして [XPE

Memory Interface Configuration] ダイアログボックスを閉じます。

Transceiver Configuration ウィザードの使用

7 シリーズおよび UltraScale デバイスの XPE スプレッドシートでは、 Transceiver Configuration ウィザードを使用して

[GP] シート (GTP、 GTH、 GTX、 GTY、または GTZ) にトランシーバーの情報を入力できます。

このウィザードを使用してトランシーバーインターフェイスをコンフィギュレーションすると、 [IP_Manager] シー

トと、物理トランシーバーインターフェイスの一部になっているトランシーバーのシートに行が追加されます。一

部のプロトコルについては、このウィザードで、 [Logic] シートおよび [Clock] シートに、データインターフェイス

層のインプリメントに使用される標準リソースを示す行が追加されます。




第 1 章: 概要

重要: Transceiver Configuration ウィザードはすべてのトランシーバープロトコル、またはサポートされるプロトコル

のトランシーバーパラメーターすべてに対応しているわけではありません。ダイアログボックスのフィールドにな

い選択肢は、手動で入力できます。 CPLL および QPLL の両方を使用するトランシーバーがクワッドに存在する場

合、選択肢以外の別の送信レートおよび受信レートや電力モードを手動入力する必要があります。このウィザード

は、一般的なプロトコルの多くをサポートしていますが、デザインによってはウィザードの出力を修正したり、ト

ランシーバーのシートにデータを手動入力しなければならないことがあります。

7 シリーズ、 UltraScale、および UltraScale+ デバイスのトランシーバーの機能、および XPE に入力する設定について

は、『7 シリーズ FPGA GTX/GTH トランシーバーユーザーガイド』 (UG476) [参照 8]、『7 シリーズ FPGA GTP トラン

シーバーユーザーガイド』 (UG482) [参照 9]、『UltraScale アーキテクチャ GTH トランシーバー Advance 仕様ユーザー

ガイド』 (UG576) [参照 14]、および『UltraScale アーキテクチャ GTY トランシーバーユーザーガイド』 (UG578) [参

照 15] を参照してください。

XPE Transceiver Configuration ウィザードを使用して 7 シリーズデバイスのトランシーバーのシートに情報を入力す

るには、次の手順に従ってください。

1. 次のいずれかの手順を選択し、 Transceiver Configuration ウィザードを開きます。

° 該当する MGT シートの [Add GT Interface] をクリックします。

または




c.ダイアログボックスの [IP Catalog] で、 [Transceiver Interface] を選択します。


2. [XPE Transceivers Configuration] ダイアログボックスが表示されるので、デザインのトランシーバーセットにつ

いて情報を入力します。




第 1 章: 概要

[XPE Transceivers Configuration] ダイアログボックスには、次のフィールドがあります。

° [Protocol]

一覧表示される利用可能なプロトコルの中から選択します。デバイス、パッケージ、およびスピードグ

レードの制約により、選択可能なプロトコルが限定されることがあります。 [Channels]、 [Data Mode] および

[Clock Source] の値は、デフォルトで [Protocol] で定義された値になります。 GTP コンフィギュレーションの

場合、 [Power Mode] または [Clock Source] の選択肢がありません。また、 [Data Rate] および [Channels] の数

値が適宜 ([GTX]、 [GTP]、 [GTH]、または [GTY] シートの) PCIe の情報に反映されます。クロックまたは

ファブリックは、それぞれのシートに追加されません。

° [Data Rate]

[Protocol] の選択後、 [Data Rate] には [Protocol] で定義された値が固定値として表示されるか、またはシステ

ムで使用される特定の [Data Rate] を入力できます。受信レートと送信レートが異なるなどの例外を除いて、

RX および TX のレートは一致します。

° [Channels]

PCIe などの一部のプロトコルには、チャネルの数に特定の制限がありますが、その他のプロトコルではシ

ステムで使用されるチャネルの数を入力できます。

° [Operation Mode]

デフォルトで [Transceiver] が使用されますが、 [Transmitter] または [Receiver] のみの動作も選択できます。

° [Data Path] および [Data Mode]

ポート幅は、 2、 4、または 8 バイト幅から選択できます。 [8b/10b] エンコーディングを使用する場合、ポー

ト幅は、 16、 32 または 64 ビットに設定できます。 [64b/66b] エンコーディングの場合は、ポート幅は 64


図 1‐15: [XPE Transceiver Configuration] ダイアログボックス (Virtex‐7 デバイス)




第 1 章: 概要

ビットに設定する必要があります。 [Raw] モードでは、ポート幅を 16、 20、 32、 40、 64、または 80 ビット

にできます。

° [Power Mode]

(ターゲットトランシーバーによって定義されているように) 選択肢がある場合、 [Low Power] モード (LPM)

と呼ばれる電力効率の高い、適応型線形イコライザーまたは [DFE] モードと呼ばれる高性能な適応型 DFE (

判定帰還等化) を選択できます。

これらのモードについては、『7 シリーズ FPGA GTX/GTH トランシーバーユーザーガイド』 (UG476) [参

照 8] の「RX イコライザー (DFE および LPM)」のセクションを参照してください。

° [Clock Source]

(ターゲットデバイスおよびデータレートによって定義されているように) 選択肢がある場合、 LC タンク

([QPLL]) またはリングオシレーターベースの PLL ([CPLL]) を選択できます。

° [User Interface]

[User Interface] フィールドは Aurora プロトコル ([Aurora] および [Aurora 64b/66b]) についてのみ表示され、

ユーザーインターフェイスのコンフィギュレーションを指定します。選択した [User Interface] に基づいて

リソースが追加されます。 Aurora ユーザーインターフェイスの詳細は、『LogiCORE™ IP Aurora 8B/10B 製

品ガイド』 (PG046) [参照 21] (Aurora プロトコルの場合) または「LogiCORE IP Aurora 64B/66B 製品ガイド』

(PG074) [参照 22] (Aurora 64b/66b プロトコルの場合) を参照してください。

° [Module name]

生成されたコンフィギュレーションに名前を割り当てることができます。 XPE ワークシートに複数のコン

フィギュレーションが存在する場合、個々のコンフィギュレーションを区別するのに役立ちます。

3. このトランシーバーセットに関する値を入力し終えたら、 [Create] をクリックします。

ダイアログボックスで入力した情報がトランシーバーのシートの行に追加されます。

4. デザインで使用するトランシーバーのセットごとにダイアログボックスから情報を入力し、 [Create] をクリック

します。

[Create] をクリックするごとに、トランシーバーのシートに行が追加されます。

5. デザイン内のすべてのトランシーバーについての設定が完了したら、 [Close] をクリックして [XPE Transceivers

Configuration] ダイアログボックスを閉じます。

まとめ

デザイン内の消費電力概算は、効果的なデバイス選択、ボード設計、およびシステムの信頼性を確認する上で不可

欠です。最新の電力モデルと使いやすい機能を備えた Xilinx Power Estimator ツールは、シンプルな設計でデザイン

の使用率入力をガイドしてくれます。設計の初期段階で FPGA および AP SoC の使用率データを収集することは困難

に思われますが、 XPE の機能を活用することで、正確な概算値を容易に求めることができます。 XPE は、最も効率

的なデバイス選択を容易にし、また、ザイリンクスデバイスのロジックと PCB の並行開発をサポートします。ま

た、電圧バジェットや熱バジェットが制限値を超過した際は、インプリメンテーションやリソースコンフィギュ

レーションの別の可能性を探求できます。




第 1 章: 概要




第 2章

クロックの指定と管理

クロックの指定

ダイナミック消費電力の重要な要素は、デザイン内の各ネットのスイッチング時の動作と負荷容量です。負荷容量

を決定する要素には、ファンアウト、ワイヤレングスなどがあります。高周波数で高ファンアウトのクロックの場

合、そのクロックネットの電力は非常に高くなるため、別のワークシートに詳細がレポートされます (図 2-1 参照)。

[Clock] シートに入力する情報については、『7 シリーズ FPGA クロッキングリソースユーザーガイド』 (UG472) [参

照 24] または『UltraScale アーキテクチャクロッキングリソースユーザーガイド』 (UG572) [参照 25] を参照してくだ

さい。

• バッファーの [Type] 列

ザイリンクスデバイスには、クロック配線構造を駆動するバッファータイプがいくつかあります。

• クロックの [Fanout] 列

このクロックで駆動される同期エレメントの数を示します。

UltraScale+ デバイスの [Fanout/Site] 列は、 CLB、ブロック RAM、または DSP ブロックなどの物理サイトへの平

均クロック接続数を示します。


図 2‐1: [Clock] シート (7 シリーズデバイス)




第 2 章: クロックの指定と管理

初期段階で消費電力を見積もる場合は、この値をデフォルトのまま使用することを推奨しています。インポー

トした .xpe ファイルの場合、この値は Vivado で提供されます。配置配線結果に基づいて提供されるため、ク

ロックの消費電力をより正確に見積もることができます。値の範囲は、 1 (最も効率が低く、消費電力が高い) ～

16 (最も効率が高く、消費電力が低い) です。

• [Clock Buffer Enable] 列

ソース側でクロックネットをゲート管理します。この値は、クロックバッファーがアクティブになる時間を

パーセンテージで表します。デザインのこの部分が使用されていないときに、ソース側でクロックネットを無

効にする場合は、このパーセンテージを下げます。これによって消費電力が削減されます。

• [Slice Clock Enable] 列

ロード側でクロックネットをゲート管理します。スライスレベルクロックイネーブル信号でクロックロード

の一部を無効にする場合は、このパーセンテージを下げます。これによって消費電力が削減されます。

注記:高度なクロックゲーティングなどの一部のソフトウェアアルゴリズムでは、この数が最小になるように

パッキングの再割り当てまたは変更が行われます。

クロックマネージメントリソースシート (DCM、PMCD、 PLL、 MMCM、クロックマネージャー ) の使用

ザイリンクスデバイスファミリは、さまざまなクロック生成機能およびクロック管理機能を備えています。これら

のシートに情報を入力する前に、『7 シリーズ FPGA クロッキングリソースユーザーガイド』 (UG472) [参照 24] また

は『UltraScale アーキテクチャクロッキングリソースユーザーガイド』 (UG572) [参照 25] を参照して、 XPE でこれ

らのリソースのパラメーター設定方法を理解しておく必要があります。プロジェクトの開発サイクルの段階によっ

ては、デザインのクロッキングが詳しくわからない場合があります。その場合は、わかっている情報を入力し、わ

からない部分は予想値を入力します。詳細がわかり次第、スプレッドシートを開いて随時入力することが可能です。

クロックマネージメントリソースシートは、 XPE スプレッドシートでサポートしている FPGA および AP SoC アー

キテクチャに応じて、さまざまな方法で表示されます。

• UltraScale および 7 シリーズ/Zynq 7000 AP SoC の XPE スプレッドシートでは、 2 つのクロックマネージャー

(MMCM および PLL) の情報を 1 つのシート ([Clock] シート ) に入力します。 [Clock] シートの [MMCM] または

[PLL] 列で、入力する情報が MMCM の情報か PLL の情報かを指定できます。

• それ以前のデバイスのスプレッドシート (たとえば、Virtex-5/Virtex-6 のスプレッドシートや Spartan-3A/Spartan-6

のスプレッドシート ) では、使用するクロックマネージャーごとに異なるシートがあります。たとえば、 [DCM]

シートと [PLL] シートが別々に表示されることがあります。

図 2-3 に、クロックマネージメントリソースシートの例を示します ([Clock] シート )。


図 2‐2: UltraScale+ デバイスの [Fanout/Site] 列




第 2 章: クロックの指定と管理


図 2‐3: [Clock] シート (7 シリーズデバイス)

X14484




第 3章

Xilinx Power Estimator の各シートの使用

概要

このセクションでは、各リソースシートへのデータ入力方法および結果の解釈方法を説明します。 XPE では、指定

したザイリンクスデバイスファミリおよびデバイスで利用可能なシートのみを表示します。これらのシートは、

ユーザーが入力する中央の表 ( リソース使用率、コンフィギュレーション、使用デバイスリソースのアクティビティ

を含む) で構成されます。表の上には、リソースの総使用率と、そのリソースが総消費電力にどの程度影響を与えて

いるかを電源ごとに示す表があります。

これらのシートは、使用率に基づいた消費電力を示します。つまり、特定リソースの使用率とコンフィギュレー

ションに関連するすべての電力が表示されます。リーク電流は [Summary] シートに表示されるため、これらのシー

トには含まれません。

推奨: リソースのクロック周波数を指定するシートでは、シート内の 1 行に入力されたリソース (たとえば、 [Logic]

シートの 1 行に入力されたシフトレジスタ 4000 個と FF 3000 個など) はすべて同じクロックドメイン内にあるもの

とします。正確な消費電力を見積もるには、異なるクロックドメイン内のリソースは、必ずスプレッドシート内の

異なる行に入力します。

[Logic] シートの使用

[Logic] シート (図 3-1 参照) は、 CLB リソースで消費される電力の概算に使用されます。この概算消費電力には、ロ

ジックコンポーネントと配線の両方が含まれます。次の 2 つの情報を入力する必要があります。

• [Utilization] – ロジックとしてコンフィギュレーションされる LUT、シフトレジスタ、 LUT ベースの RAM およ

び ROM の数を入力します。 ISE Design Suite または Vivado Design Suite を使用してデザインをインプリメントし

た場合、または以前のデザインを使用する場合は、 [Summary] シートの [Import File] を使用して、情報を自動で

インポートできます。それ以外の場合は、必要な機能をインプリメントする際に使用するリソース数を予想し

て入力してください。

• [アクティビティ ] 設定 – このロジックが属するクロックドメインを入力します。次に、ロジックのスイッチン

グ動作を示す [Toggle Rate] と [Average Fanout] を入力します。

ヒント : Toggle Rate (12.5%) と Average Fanout (3.00) のデフォルト設定は、複数のカスタマーデザインから導き出され

た平均値に基づいています。適切な予測値がわからない場合、ザイリンクスではデフォルト設定を使用するよう推

奨しています。




第 3 章: Xilinx Power Estimator の各シートの使用

注記: [Signal Rate] 列は、特定エレメントにおいて 1 秒間に遷移する数 (百万単位) を示します。この列は読み出

し専用です。

[Signal Rate] は、次の数式で計算されます。

信号レート (Mtr/s) = クロック周波数 (Mhz) * トグルレート (%)

分散メモリに関連する情報を [Logic] シートに入力する際は、 XPE Memory Generator ウィザードを活用できます。こ

のウィザードは、 [Logic] シートの [Add Memory] ボタンをクリックすると表示されます。 XPE Memory Generator ウィ

ザードを使用することで、 [Logic] シートにメモリ関連の行を簡単に追加できます。このウィザードの使用方法につ

いては、「Memory Generator ウィザードと [Logic] シート (分散メモリ )」を参照してください。

Memory Generator ウィザードと [Logic] シート (分散メモリ )

7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシートでは、Memory Generator ウィザードを使用して [Logic] シート

に分散メモリの情報を入力できます。このウィザードを使用すると、 [Logic] シートの [Distributed RAMs] に表示され

るように、 [Logic] シートの行にメモリ関連の値を簡単に入力できます。

Memory Generator ウィザードは、 [Logic] シートの [Add Memory] をクリックして起動できます。

このウィザードの詳細および [Logic] シートからの起動方法については、「Memory Generator ウィザード (分散メモリ

用) の使用」を参照してください。

7 シリーズ/Zynq-7000 AP SoC デバイスの分散メモリの機能、および XPE に入力する設定値について理解するには、

『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイド』 (UG474) [参照 5] および『UltraScale アー

キテクチャコンフィギャラブルロジックブロックユーザーガイド』 (UG574) [参照 37] を参照してください。


図 3‐1: LUT 構成、トグルレート、および平均ファンアウトによる消費電力概算への影響 (7 シリーズデバイス)





UltraScale/UltraScale+ デバイスの [Routing Complexity]

[Routing Complexity] は、ロジックセルあたりの平均配線リソース数 (ファンアウト、配線容量、ワイヤー長など) を

示します。標準の複雑レベルは 8 となります。複雑レベルが高い場合は 10、非常に高い場合は 12 となります。配線

が密集する場合は、より高い値を使用してください。

[IP_Manager] シート (7 シリーズ、 Zynq‐7000 AP SoC、UltraScale デバイス) の使用

[IP_Manager] シートでは、 IP Module ウィザードを使用して生成した IP モジュールの作成、表示、および削除が可能

です。また、 (ほかの XPE スプレッドシートにインポートされる ) IP モジュールをエクスポートすることや、ほかの

XPE スプレッドシートから現在アクティブなスプレッドシートにモジュールをインポートすることも可能です。

[IP_Manager] シートに表示される各 IP モジュールは、ザイリンクスデバイスに次のいずれかをインプリメントする

ために使用したデバイスリソースです。

• ブロックメモリ - 「Memory Generator ウィザード (ブロックメモリ用) の使用」を使用して作成

• 分散メモリ - 「Memory Generator ウィザード (分散メモリ用) の使用」を使用して作成

• メモリインターフェイス - 「Memory Interface Configuration ウィザードの使用」を使用して作成

• トランシーバーインターフェイス - 「Transceiver Configuration ウィザードの使用」を使用して作成


図 3‐2: UltraScale/UltraScale+ デバイスの [Logic] シートの [Routing Complexity]





[IP Modules] の表は、作成した各 IP モジュールの消費電力、および IP モジュールが入力されているリソースシート

に関連する消費電力を示します。図 3-3 の [IP Modules] の表に示すように、 IP モジュールは複数のリソースシートに

入力されていることがあります。たとえば、ブロックメモリ IP モジュールは、 [BRAM] シート ([BRAM] 列) および

[Clock] シート ([Clocking] 列) の両方に存在する場合があります。

状況によっては、複数のリソースが [IP Modules] の表の一列に含まれます。たとえば、 [Clocking] 列にはクロック

ネットのほかに、 PLL や MMCM などのクロックマネージャーに関する消費電力も含まれることがあります。また、

[Transceiver] 列には、マルチギガビットトランシーバー (MGT) および PCIe ブロックに関連する消費電力が表示され

る場合があります。


図 3‐3: [IP_Manager] シート (7 シリーズデバイス)





[IP_Manager] シートから IP モジュールを作成

[IP_Manager] シートから IP モジュールを作成する方法の詳細は、次を参照してください。

• ブロックメモリ - 「Memory Generator ウィザード (ブロックメモリ用) の使用」

• 分散メモリ - 「Memory Generator ウィザード (分散メモリ用) の使用」

• メモリインターフェイス - 「Memory Interface Configuration ウィザードの使用」

• トランシーバーインターフェイス (7 シリーズのみ) - 「Transceiver Configuration ウィザードの使用」

[IP_Manager] シートから IP モジュールを削除

[IP_Manager] シートから IP モジュールを削除するには、次の手順に従ってください。

1. [IP_Manager] シートの上部にある [Manage IP] をクリックします。

[XPE IP Manager] ダイアログボックスが開きます。


図 3‐4: [XPE IP Manager] ダイアログボックス





[XPE IP Manager] ダイアログボックスの [Manage IP] タブで、削除したい IP モジュールを選択して [Delete] をク

リックします。

該当するリソースシートにあるすべての行が削除され、 [IP_Manager] シートの [IP Modules] の表から IP モ

ジュールが削除されます。

[IP_Manager] シートから IP モジュールをエクスポート

ほかの XPE スプレッドシートにインポートするために、現在アクティブな XPE スプレッドシートから IP モジュー

ルをエクスポートできます。 IP モジュールは .xpe (XPE Exchange) ファイルとしてエクスポートされます。

[IP_Manager] シートから IP モジュールをエクスポートするには、次の手順に従ってください。


[XPE IP Manager] ダイアログボックスが開きます (図 3-4 参照)。

2. [XPE IP Manager] ダイアログボックスの [Manage IP] タブで、エクスポートしたい IP モジュールを選択して

[Export] をクリックします。

3. [Export Xilinx Power Estimator IP Module] ダイアログボックスで、選択した IP モジュールを表す .xpe ファイルの

名前を [File name] に指定します。 [Save] をクリックします。

選択した IP モジュールが .xpe (XPE Exchange) ファイルにエクスポートされます。このファイルはほかの XPE ス

プレッドシートにインポートできます。

[IP_Manager] シートへの IP モジュールのインポート

[IP_Manager] シートに IP モジュールをインポートできます。 IP モジュールは .xpe (XPE Exchange) ファイルとしてイ

ンポートされます。インポートされた .xpe ファイルは、ほかの XPE スプレッドシートからエクスポートされた IP モ

ジュールを表します。

[IP_Manager] シートに IP モジュールをインポートするには、次の手順に従ってください。


[XPE IP Manager] ダイアログボックスが開きます (図 3-4 参照)。

2. [XPE IP Manager] ダイアログボックスの [Manage IP] タブで、 [Import] をクリックします。

3. [Import Xilinx Power Estimator IP Module] ダイアログボックスで、インポートする .xpe ファイルの名前を [File

name] に指定します。 [Save] をクリックします。

選択した .xpe ファイルが [IP_Manager] シートにインポートされます。

[I/O] シートの使用

高速スイッチング動作で容量負荷が高い場合は、スイッチング I/O の電力が、ザイリンクスデバイス全体の消費電

力に対して大きな比率を占める可能性があります。したがって、すべての I/O 関連のパラメーターは、できるだけ正

確に定義する必要があります。 [I/O] シートに基づいて、 XPE がオンチップ電力を算出し、最終的に I/O インター

フェイスのオフチップ電力を算出します。





XPE では、 Memory Interface Configuration ウィザードが提供されているため、デバイスの外部メモリへのインター

フェイスで使用する I/O の正確な消費電力概算に必要となる重要なパラメーターを即座に入力できます。ウィザード

を使用して [I/O] シートにメモリインターフェイスの情報を入力する具体的な方法は、「Memory Interface

Configuration ウィザードと [I/O] シート」を参照してください。

図 3-5 に、 UltraScale スプレッドシートの [I/O] シート上部を示します。

図 3-5 および図 3-6 に、 [I/O] シートへの情報入力に必要となる主な 3 つのカテゴリを示します([I/O Settings]、

[Activity]、オプションの [External Termination])。


図 3‐5: [I/O] シート ‐ 上部 (UltraScale デバイス)


図 3‐6: [I/O] シート ‐ 上部 (7 シリーズデバイス)





次の各項で、これらの列の入力方法について説明します。

• [I/O Settings]

° [I/O Standard] (I/O 規格)

このインターフェイスで使用する I/O 規格を指定します。オンチップ終端を使用するコンフィギュレーショ

ンでは、 DCI が末尾に付いた規格がこのドロップダウンメニュー内にあります。また、差動 I/O 規格には

(pair) が付いています。 XPE で計算される場合、データシートに記載されている各 I/O 規格の公称値に最も

近い標準 VCCO レベル (例: 3.3V) が想定されます。

注記: Spartan-6 デバイスの場合、オープンドレイン規格の I2C と SMBUS では、 2.7 ～ 3.45V の VCCO (公称

3.0V) を使用できます。 XPE は、これらの規格に対して VCCO を 3.3V として計算します。


図 3‐7: [I/O] シート ‐ 出力イネーブルレートによる入力/出力、双方向 I/O 消費電力への影響 (7 シリーズデバイス)

X14482





推奨: 出力信号の消費電力を最小限に抑える場合は、パフォーマンス目標を満たす最低レベルのドライバー設定を使

用してください (駆動能力とスルーレートを下げる )。

ヒント : 7 シリーズデバイスでは、オンチップ終端された規格を使用すると、レシーバー波形でのシグナルインテグ

リティが改善されます。ザイリンクスデバイス内には終端が組み込まれているため、終端電力がデバイスのジャン

クション温度を上げる原因となります。この消費電力を最小限に抑えるには、できる限りトライステート可能なオ

ンチップ終端規格 (T DCI が付く規格) を使用してください。

° I/O 方向の列

各 I/O インターフェイスの [Input Pins]、 [Output Pins]、および [Bidir Pins] (双方向) に信号数を入力します。

推奨: 入力と出力のトグル動作が異なる場合があるため、各方向の数値を別の行に入力することを推奨します。

ヒント : 差動 I/O ペアの場合は、 1 つのピンに入力します。たとえば、 4 つの差動 DQS ペアがあるメモリの場合は、

[Input Pins] 列に「4」と入力してください。

° I/O パフォーマンスの設定

[I/O LOGIC SERDES] や [BITSLICE] などのパフォーマンス設定は、デバイスファミリによって異なります。

これらの I/O に対して、適切なコンフィギュレーションを入力します。

重要: パフォーマンス設定を使用すると、通常は消費電力が増加します。これらの設定は、 I/O インターフェイスに

どうしても必要な場合にのみ使用するようにしてください。

° オンチップ終端

[Input Term] では、選択した I/O 規格に対応する入力終端を選択します。オンチップ差動終端を使用する場

合は、 [DIFF_TERM] を選択します。 HP バンク内でオプションのオンチップ終端を使用する場合は、

[UNTUNED_SPLIT_40]、 [UNTUNED_SPLIT_50]、または [UNTUNED_SPLIT_60] () のインピーダンスを選

択します。

UltraScale デバイスの XPE スプレッドシートでは、入力終端と出力終端の両方を指定できます。 [Input Term]

では、オンチップ差動終端を使用する場合は、 [DIFF_TERM] を選択します。オンチップ入力終端を使用す

る場合は、 [DCI] またはキャリブレーションされていない終端インピーダンスを選択します。 [Output Term]

では、 HP バンク内でオンチップ出力終端を使用する場合は、 [RDRV_40_40]、 [RDRV_48_48]、または

[RDRV_60_60] を選択します。トランスミッターのプリエンファシス機能を使用する場合は、 [Pre-Emphasis]

を [Yes] に設定します。

• [Activity]

次の列に、各 I/O インターフェイスに期待する動作を入力します。

° [Clock (MHz)]

同期信号: これらの信号をキャプチャまたは生成するクロックの周波数を入力します。





非同期信号: 信号の同等周波数を計算します。たとえば、信号が毎秒 200 万回トグル (ステートが変更) する

場合は、この列に 1 と入力します (信号レートを周波数に変換する場合は、 1 周期を構成するために 2 回遷

移させる必要があります。つまり、 0 から 1 への遷移と 1 から 0 への遷移)。

° [Toggle Rate]

同期エレメント : この信号がステート遷移するクロックのトグルレートを入力します。たとえば、平均して

8 クロックサイクルに 1 回データを変更する場合は、 12.5% (1/8 をパーセンテージに変換) と入力します。

非同期エレメント : 上記の [Clock (MHz)] で説明したとおり、 [Clock (MHz)] に相当する周波数を入力し、こ

の列は 100% として入力します。

° [Data Rate]

同期エレメント : クロックの立ち上がりおよび立ち下がりの両方のエッジで信号がサンプルされる場合に

は、「DDR」と入力します。クロックの片方のエッジでのみ信号がサンプルされる場合には、「SDR」と入力

します。

注記: DDR I/O では、 [Data Rate] を [DDR] に設定し、 [Toggle Rate] を 100% またはそれ以下の値に設定しま

す。 XPE は、 DDR データレートではトグルレートを 2 倍にし、その値を消費電力の概算に使用します。

非同期エレメントおよびクロック : [Async] または [Clock] と入力します。

° [Output Enable]

入力専用信号: この列の値は結果に影響を与えません。

出力および双方向信号: 出力バッファーが値を駆動する時間をパーセンテージ (バッファー駆動が無効また

はトライステートの時間に対する比率) で示します。

ヒント : 図 3-7 (赤枠) の 1 行目と 2 行目に示すように、 [Output Enable] 設定は 100% となっています。これは、双方

向信号の使用時によく起こる間違いであり、デフォルトのままで算出すると消費電力概算の精度が低下してしま

います。





° [Term Disable]

ファブリック内でオンチップ終端を使用していない場合は、 [DCI] または [IOB33 OCT] を無効

([DCITERMDISABLE]) に設定します。 DCI または ICT 終端が無効にされる時間のパーセンテージを入力し

ます。

° [IBUF Disable]

ファブリック内で IBUF を使用していない場合は、 [HSTL/SSTL IBUF] を低消費電力アイドル

(IBUFDISABLE) に設定します。 IBUF が無効にされる時間のパーセンテージを入力します。

• [Output Load]

ボードと (モジュール内の出力によって駆動される ) ほかの外部容量の消費電力係数を入力します。

• [External Termination]

オンチップ終端を使用していない場合は、 XPE を使用して、ザイリンクスデバイスが外部ボード終端抵抗ネッ

トワークなどのオフチップコンポーネントへ供給する電力を計算できます。

複数の終端タイプは、出力として設定されている I/O に対してサポートされています。多くの場合、消費電力概

算にはドライバー側の詳細が必要となりますが、 XPE ではこれらを入力できないため、外部入力終端には対応

していません。

注記: [Show External Board Termination Settings] をオンにして、これらの列と、表の下に図を表示します。この図

にはサポートされる出力終端トポロジが表示されるため、構築するトポロジに応じて、どの列に入力するかを

簡単に理解できます。

° 終端の [Type]

ドロップダウンメニューから適切な終端トポロジを選択します。

° [R/RDIFF] および [RS]

一部の終端手法では 2 つの抵抗値が必要ですが、通常は 1 つのみです。終端図を参照して、適切な列に抵

抗値を入力します。図 3-8現バージョンでサポートされている I/O 終端トポロジを示します。





Memory Interface Configuration ウィザードと [I/O] シート

XPE スプレッドシートでは、ザイリンクスデバイスと外部メモリをインターフェイスする際に使用する I/O の情報

をこのウィザードを用いて入力できます。このウィザードを使用すると、メモリインターフェイス I/O に関する情

報を XPE スプレッドシートへ簡単に入力できます。

ウィザードを使用してメモリインターフェイスのコンフィギュレーションを実行する場合は、外部メモリに適用さ

れるザイリンクスデバイスからの各出力ライン ([Data]、 [Address]、 [Clock] など) が行として [I/O] シートに追加され

ます。

Memory Interface Configuration ウィザードは、 [I/O] シートの [Add Memory Interface] をクリックして起動できます。

Memory Interface Configuration ウィザードの詳細およびこのウィザードの [I/O] シートからの起動方法は、「Memory

Interface Configuration ウィザードの使用」を参照してください。


図 3‐8:外部 I/O 終端トポロジ (Virtex‐6 および 7 シリーズデバイス)





7 シリーズのメモリインターフェイス、および XPE に入力する設定について理解するには、『Zynq-7000 AP SoC およ

び 7 シリーズデバイスメモリインターフェイスソリューション v2.3 ユーザーガイド』 (UG586) [参照 10] を参照して

ください。

[BRAM] シートの使用

ザイリンクスデバイスには専用のブロック RAM リソースがあります。XPE で正確なブロック RAM パラメーターを

設定するには、デバイスリソースやコンフィギュレーションについて十分に理解している必要があります。ブロッ

ク RAM のインプリメンテーションの詳細がわかっている場合は、「BRAM モードの設定による精度の向上」のガイ

ドラインに従ってください。詳細がわからない場合は、「暫定的な BRAM 予想」を参照してください。

注記:分散 RAM/ROM および SRL の使用設定は、「[I/O] シートの使用」で指定する必要があります。

[BRAM] シートには、 XPE Memory Generator ウィザードを用いて情報を入力できます。このウィザードは、 [BRAM]

シートの [Add Memory] をクリックすると表示されます。このウィザードを使用すると、 [BRAM] シートに簡単に行

を追加できます。このウィザードの使用方法については、「Memory Generator ウィザードと [BRAM] シート (ブロッ

クメモリ )」を参照してください。

[BRAM] シートの列の詳細を次に示します。

• [Enable Rate] 列

[Enable Rate] を使用して、各ブロック RAM のポートが読み出しまたは書き込み動作に対して有効になる時間の

比率を指定します。消費電力を抑えるために、デザインでブロック RAM が使用されていないクロックサイク

ルでは、 RAM イネーブル信号を Low にできます。 BRAM の [Enable Rate] と [Clock] レートは、電力を最適化す

る際に最も重要なパラメーターです。

• [Write Rate] 列

[Write Rate] は、各ブロック RAM のポートが書き込み動作を実行する時間の比率を示します。読み出しレート

(Read Rate) は、 100% から書き込みレートを引いた比率となります。

• [Signal Rate] 列

特定 BRAM 出力ポートにおける 1 秒間に遷移する数 (百万単位) を示します。これは読み出し専用であり、ポー

トイネーブルレートやポート幅の平均値が考慮されています。

図 3-9 に、ブロック RAM コンフィギュレーションモードおよびビット幅が消費電力概算に与える影響を示します。





暫定的な BRAM 予想

デザインで使用するブロック RAM の種類やモードが正確にわからない場合に推奨する方法は、まず、何キロバイト

のメモリが必要であるかを判断し、基本となる 18K の完全なデュアルポート RAM の適切な数を使用します。メモ

リアクセスのデータ幅がわかっている場合は、各ポートのドロップダウンメニューから選択します。メモリのワー

ド数 (Depth) と幅 (Width) は、最も重要な特性です。


図 3‐9: [BRAM] シート ‐ ブロック RAM コンフィギュレーションモードおよびビット幅による消費電力への影響 (7 シリーズデバイス)

X14483





BRAM モードの設定による精度の向上

デザインのメモリ使用率の詳細がわかっている場合、 XPE のスプレッドシートでは、ブロック RAM の使用モードを

指定できます。 [Mode] 列にはドロップダウンメニューがあり、異なるプリミティブやブロック RAM モードを選択

できます。リストされる内容は、ターゲットファミリによって異なります。

• BRAM - シンプルなデュアルポートブロック RAM、または完全なデュアルポートブロック RAM

• FIFO - 専用のビルトイン FIFO

• CASC (pair) - (7 シリーズのみ) カスケード接続されたブロック RAM ブロック (2 つの RAM ブロックで構築)

• ECC - ブロック RAM を ECC モードでコンフィギュレーションする場合に使用

完全なデュアルポート (TDP) モードの場合、次のようなデータ書き込みモードオプションがあります。

• WRITE_FIRST – ロケーションにデータを書き込み、その新しく書き込んだデータを読み出します。

• READ_FIRST – 古いデータが最初に読み出されて、次に新しいデータが書き込まれます。このモードの場合、

古いデータの読み出しと新しいデータへの置き換えが各ポートの同一クロックサイクルで行われるため、 1 つ

のクロックサイクルで 4 つの動作を実行できます (電力とリソースを節約)。ただし、 READ_FIRST モードで電

力効率が向上するのは、新しいデータの書き込みと同時にメモリ内のデータが使用され、データを取得するた

めに別々の読み出し操作と書き込み操作を必要としない場合のみであることに注意してください。それ以外の

場合、 TDP モードでは READ_FIRST モードの電力効率は一般的に NO_CHANGE モードよりも低くなります。

READ_FIRST 機能が不要な場合は、 BRAM を WRITE_FIRST または NO_CHANGE に設定した方が消費電力を削

減できます。

• NO_CHANGE – ブロック RAM に書き込みが実行されても、出力は変化しません。

シンプルなデュアルポート (SDP) モードの場合、次のようなデータ書き込みモードオプションがあります。

• WRITE_FIRST – ロケーションにデータを書き込み、その新しく書き込んだデータを読み出します。

• READ_FIRST – 古いデータが最初に読み出されて、次に新しいデータが書き込まれます。このモードの場合、

古いデータの読み出しと新しいデータへの置き換えが各ポートの同一クロックサイクルで行われるため、 1 つ

のクロックサイクルで 2 つの動作を実行できます (電力とリソースを節約)。ただし、 READ_FIRST モードで電

力効率が向上するのは、新しいデータの書き込みと同時にメモリ内のデータが使用され、データを取得するた

めに別々の読み出し操作と書き込み操作を必要としない場合のみであることに注意してください。それ以外の

場合、 SDP モードでは READ_FIRST モードの電力効率は一般的に WRITE_FIRST モードよりも低くなります。

READ_FIRST 機能が不要な場合は、 BRAM を WRITE_FIRST に設定した方が消費電力を削減できます。

• NO_CHANGE – SDP モードでは WRITE_FIRST モードの動作と同じになるため使用できません。

UltraScale デバイスでのカスケード接続された BRAM のサポート

UltraScale デバイスの XPE スプレッドシートでは、 [BRAM] シートに [Cascade Group Size] という列が追加されていま

す。 BRAM をカスケード接続する場合、この列は、各グループ内でカスケード接続された BRAM の数を表示しま

す。この値とモジュール内の BRAM の総数を使用して、特定の時点でのアクティブな BRAM の数を計算します。

たとえば、モジュール内の BRAM の総数が 20 個で、 [Cascade Group Size] が 4 (各グループでカスケード接続される

BRAM は 4 個) である場合、 XPE ツールは 20/4 = 5 グループを計算します。 BRAM をカスケード接続しない場合は、

この列は空白のままにするか、 0 に設定してください。





UltraScale+ デバイスでの UltraRAM のサポート

UltraRAM (URAM) は、高集積度 FPGA の 288Kb メモリ構築ブロックです。 URAM は、 Ultrascale+ デバイス内で

BRAM と共存します。 288Kb ブロックをカスケード接続することで、よりビット数の多いメモリをインプリメント

できます。適切にパイプライン化すれば、 URAM はファブリックリソースをわずかに使用するか、まったく使用す

ることなく、かつタイミングのペナルティが生じることなくインプリメントできる場合があります。

2 つのポートは同じクロックを共用し、 4K x 72 ビットのすべてをアドレス指定できます。各ポートはそれぞれ独立

してメモリアレイへの読み書きを実行できます。 URAM は 2 種類のライトイネーブルモードをサポートしていま

す。 1 つは、ブロック RAM のバイトライトイネーブルモードと同じです。もう 1 つは、データバイトとパリティ

バイトの書き込みを個別にゲーティングできるモードです。複数の URAM ブロックをカスケード接続して大容量の

メモリアレイを構築することもできます。 URAM カラムには専用の配線があり、カラムの高さ全体を連結できま

す。このため、 URAM は SRAM など外部メモリの置き換えとして理想的なソリューションとなります。

[URAM] シートには、デザインで使用する URAM の数およびコンフィギュレーションを入力するカラムがあります。

また、 VCCINT および VCCBRAM 電源レールの消費電力も示します。 [Utilization] は、ターゲットデバイスで使用さ

れる URAM ブロック (URAM288) の数を示します。

デザイン入力に使用されるカラムの説明は次のとおりです。

[Name]: URAM または URAM モジュールを識別するための名前を入力します。

[URAMs]: このモジュール内にある UltraRAM の数を示します。

[Cascade Group Size]:URAM ブロックは、大規模なメモリアレイを構築するためにカスケード接続が可能で、一度に

1 つのみの URAM カスケードを有効にすることで、総消費電力を削減します。

例: [Cascade Group Size] が 4 に設定された 20 個の URAM ブロックの場合、 20/4 となり、 4 ブロックずつカスケード

接続された 5 セットの URAM となります。カスケード接続を使用しない場合は、 [Cascade Group Size] の値を 1 に設

定します。

[Latency]: オプションの URAM パイプラインレジスタは、 IREG_PRE (入力) または REG_CAS (カスケード ) です。デ

フォルト値は、 Cascade Group Size を 3 で割った値となります。 URAM をカスケード接続しない場合は、 IREG_PRE

のみを使用できます (レイテンシ 1 に相当)。

[Mode]: URAM288 (ECC なし ) または URAM288_with_ECC のいずれかを選択します。

[Sleep Rate]: URAM SLEEP 入力ピンがアサートされる時間のパーセンテージを入力します。自動スリープモードの

[Auto] 値もサポートされています。

[Avg Inactive Cycles]: スリープモードの場合における連続する非アクティブサイクルの平均値を示します。最小値は

10 より大きい値、または (Cascade Group Size - 2) の値より大きい値となります。


図 3‐10: UltraScale+ デバイスの [URAM] シート





[Input Toggle Rate]: A と B 両ポートのデータ入力 (DIN) の平均トグルレートを示します。

[Output Toggle Rate]: A と B 両ポートのデータ出力 (DOUT) の平均トグルレートを示します。

[Clock (MHz)]: URAM または URAM モジュールのクロック周波数を示します。

URAM ポート A と B の両方に指定される値は、次のとおりです。

[Data Width]: 最大値の 72 ビット未満の場合は、正確なデータ幅を指定します。

[Enable Rates]: URAM が有効となる時間のパーセンテージを入力します。

[Write Enable]: 書き込みイネーブル入力がアサートされる時間のパーセンテージを入力します ([Enable Rate] とは無関

係)。書き込みイネーブルピンは、 URAM RDB_WR_A および RDB_WR_B ピンです。

注記: [Enable Rate] および [Sleep Rate] を指定する場合は、次の規則が適用されます。各ポート A およびポート B で

は、 ([Enable Rate]/[Cascade Group Size]) と [Sleep Rate] の合計値が 100% を超えてはいけません。

Memory Generator ウィザードと [BRAM] シート (ブロックメモリ )

UltraScale および 7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシートでは、Memory Generator ウィザードを使用し

て [BRAM] シートにブロックメモリの情報を入力できます。このウィザードを使用すると、 [BRAM] シートの

[Block RAMs] に表示されるように [BRAM] シートの行にブロックメモリ関連の値を簡単に入力できます。

Memory Generator ウィザードは、 [BRAM] シートの [Add Memory] をクリックして起動できます。

このウィザードの詳細および [BRAM] シートからの起動方法については、「Memory Generator ウィザード (ブロック

メモリ用) の使用」を参照してください。

7 シリーズデバイスのブロックメモリの機能、および XPE に入力する設定について理解するには、『7 シリーズ

FPGA メモリリソースユーザーガイド』 (UG473) [参照 6] を参照してください。

[DSP] シート ([MULT]、 [DSP48]) の使用

ザイリンクスのデバイスファミリには、それぞれ異なる機能を備えたデジタル信号処理 (DSP) ブロックがあります。

これらのシートに情報を入力する前に、『7 シリーズ FPGA DSP48E1 スライスユーザーガイド』 (UG479) [参照 27] ま

たは『UltraScale アーキテクチャ DSP スライスユーザーガイド』 (UG579) [参照 29] を参照して、 DSP シートのパラ

メーターについて理解しておく必要があります。

ヒント : ランダム入力データの場合は、 DSP 動作の適切な [Toggle Rate] は 50% です。

ヒント : DSP にはクロックイネーブル (CE) ポートがあります。 [Toggle Rate] 列にデータを入力する場合は、データ入

力トグルレートを DSP スライスのクロックイネーブルレートで乗算してください。たとえば、ランダムデータ (通

常、トグルレート 38% 以下) が DSP スライスへ入力され、このスライスのクロックイネーブルレートがわずか 50%





しかない場合は、出力データのトグルレートが CE で削減されて 19% (38% x 50%) となります。図 3-11 に、 Virtex-7

の例を示します。

ヒント : 乗算器 (MREG) 内にレジスタがあるファミリでは、このパイプラインレジスタを使用することでダイナミッ

ク消費電力を抑えることができます。

[GT] シート (GTP、 GTX、 GTH、 GTY、 GTZ) の使用

ザイリンクスのデバイスファミリには、非常に高性能なシリアル I/O を使用するマルチギガビットトランシーバー

(MGT) が内蔵されているファミリがあります。通常、トランシーバーは PCS、 PMA、および終端に対して個別の電

源を使用します。

7 シリーズデバイスの GT の機能、および XPE の設定について理解するには、『7 シリーズ FPGA GTX/GTH トラン

シーバーユーザーガイド』 (UG476) [参照 8] および『7 シリーズ FPGA GTP トランシーバーユーザーガイド』


UltraScale デバイスの GT の機能、および XPE の設定について理解するには、『UltraScale アーキテクチャ GTH トラ

ンシーバー Advance 仕様ユーザーガイド』 (UG576) [参照 14] および『UltraScale アーキテクチャ GTY トランシーバー

Advance 仕様ユーザーガイド』 (UG578) [参照 15] を参照してください。

重要: 7 シリーズ/Zynq 7000 AP SoC の XPE スプレッドシートでは、 PCI Express (PCIe) の情報は、 [GTX]、 [GTP]、

[GTH]、または [GTZ] シートで指定されます。 UltraScale および UltraScale+ デバイスの XPE スプレッドシートでは、

すべてのハード IP ブロック (PCIe - GEN1、 GEN2、 GEN3) および 100G イーサネット (CMAC および ILKN) は、

[GTH] または [GTY] シートで指定されます。それ以前のザイリンクスデバイスのスプレッドシートでは、 [PCIe]

シートが別に表示されます。

データ入力をシンプルにするため、ドロップダウンメニューが提供されています。これを使用してパラメーターを

選択、または必要な値を入力します。図 3-12 に、 Kintex-7 XC7K325T デザインの例を示します。シート上部にある


図 3‐11: [DSP] シート (7 シリーズデバイス) ‐ クロック、トグルレート、 MREG による消費電力概算への影響





表には、デザインの消費電力と電流の値がレポートされます。各電源のデバイスリーク電流値は、 [Summary] シー

トにレポートされます。

7 シリーズデバイスの XPE では Transceiver Configuration ウィザードが提供されているため、トランシーバーの正確

な消費電力概算に必要となる重要なパラメーターを即座に入力できます。このウィザードを使用してトランシー

バーのシートに情報を入力する具体的な方法は、「Transceiver Configuration ウィザードの使用」を参照してください。

XPE は、すべての関連する回路、チャネル間で共有されるリソース、 I/O バッファー、基準クロック回路などを含む

各チャネルの消費電力を計算します。このため、使用しているトランシーバーリソースを定義するために、別の

シート ([Clock] シートや [I/O] シート ) にリソース使用率を入力する必要はありません。

XPE は、アーキテクチャ固有の方法でトランシーバー情報を表示します。 GTP/GTX_DUAL の項目に 2 (または 2 の

倍数チャネル) を入力すると、これらのチャネルは最小数のデュアルを使用すると想定します。同様に、 GTHE1 と

GTXE2 の 4 チャネルが共通の回路を共有する場合、 XPE は各ラインで最小数のクワッドを使用すると想定します。

1 つのクワッドから 2 チャネルを使用し、別のクワッドから 2 チャネルを使用する場合、 XPE ではそれらを 2 行で

指定します。

ヒント : Spartan-6 デバイスの場合、 GTPA1_DUAL に対してチャネルごとに異なる設定を指定できます。それには

チャネルごとに入力行を分けて、同じベース名に _0 および _1 を末尾に付加した名称とします (例: GTP_0 と

GTP_1)。隣接する 2 行の赤枠で囲まれたセルは、これら 2 つの GTPA1 が同じ GTPA1_DUAL 内にあるものと推論さ

れていることを意味します。

トランシーバーのシートの [Power Planes] フィールドは、デザインで使用される電源プレーンの数を示します。 MGT

トランシーバーは PMA (物理媒体接続部) に複数のアナログ電源を必要とします。電源プレーンの数はデバイスや

パッケージごとに異なります。利用可能な MGT をすべて使用しない場合は、未使用の電源プレーンをグランド接続

することでスタティック消費電力が削減されます。

UltraScale および 7 シリーズ/Zynq-7000 AP SoC の XPE スプレッドシートでは、 [GTX]、 [GTP]、 [GTH]、 [GTY] シー

トに [OOB Used] 列があります。 OOB 機能は、動作中に物理的な接続が切断される可能性がある場合に PCIe および

その他のプロトコルに対して Out-of Band (OOB) 信号を使用するものです。 OOB は、入力側で高速振幅検出、そして

対応する出力側ではスケルチを使用してサポートされます。 [OOB Used] 列に「Yes」が表示されている場合、デザイ

ンでこの機能が使用されていることを示します。

ヒント : [GTX]、 [GTH]、および [GTY] のシートで [On] または [Off] に設定できるアイスキャン機能については、『7

シリーズ FPGA GTX/GTH トランシーバーユーザーガイド』 (UG476) [参照 8]、『UltraScale アーキテクチャ GTH トラ

ンシーバー Advance 仕様ユーザーガイド』 (UG576) [参照 14]、または『UltraScale アーキテクチャ GTY トランシー

バー Advance 仕様ユーザーガイド』 (UG578) [参照 15] を参照してください。

ヒント : 7 シリーズデバイスの [GTX] シートで、GTX トランシーバーの [Power Mode] を [Low Power] または [DFE] に

設定できます。低消費電力モード (LPM) および判定帰還等化 (DFE) モードについては、『7 シリーズ FPGA GTX/GTH

トランシーバーユーザーガイド』 (UG476) [参照 8] の「RX イコライザー (DFE および LPM)」のセクションを参照し

てください。

XPE では、すべての MGT コンフィギュレーションをサポートしているわけではありません。詳細は、特定のトラン

シーバーユーザーガイドを参照してください。






図 3‐12: [GTX] シート (Kintex‐7 デバイス) のデータレートおよび消費電力概算

X14485





トランシーバーの動作モード

トランシーバーの入力フィールドに動作モードを指定することで、特定モードでの消費電力を見積もることができ

ます。各トランシーバータイプは、次の動作モードをサポートしています。

• [Transceiver]: デフォルト設定 - TX と RX チャネルの両方が有効

• [Transmitter]: TX は有効で、 RX はパワーダウン

• [Receiver]: TX はパワーダウンで、 RX は有効

一部のトランシーバータイプは、 4 つ目の動作モードとして [Power Down] をサポートしています。このモードでは、

TX と RX チャネル両方がパワーダウンのときの消費電力を示します。この [Power Down] 設定は、 UltraScale の GTH

および GTY トランシーバーと 7 シリーズの GTH トランシーバーで利用できます。

クワッドベース PLL 用のクロックソース

UltraScale デバイスには、ジッターパフォーマンス用の 2 つのクワッドベース PLL (QPLL0 および QPLL1) または

チャネルベースのリングオシレーター型 PLL (CPLL) があります。ユーザーは、より保守的なクロックソースとし

て、出力分周値が 2 に設定された 16GHz で動作する QPLL0 を選択できます (例: 16.375Gbps/2 = 8.1875Gbps)。また、

8GHz で動作する QPLL1 の選択も可能です (例: 8.1875)。

UltraScale デバイスでのハード IP ブロックのサポート

[Hard IP Block] 列の設定により、次の UltraScale デバイスの統合 IP ブロックに関連する消費電力を計算できます。

• [PCIe] - 統合型 PCI Express コアは、信頼性、帯域幅、拡張性の高いシリアルインターコネクトです。 GT と組

み合わせてハード GEN1、 GEN2、または GEN3 PCIe インターフェイスを使用する場合は、 [PCIe] を選択しま

す。オプションの 500MHz コアクロック周波数で動作するハード GEN3 PCIe インターフェイスを使用する場合

は、 [PCIe_500] を選択します。

• [100G Ethernet] - 100Gb/s イーサネット (100G MAC) 用統合ブロックは、高性能、低レイテンシの 100Gb/s イー

サネットポートを提供し、広範囲にわたるユーザーカスタマイゼーションと統計情報の収集を可能にします。

デザインで 100Gb/s イーサネット用統合ブロックを使用する場合は、 [CMAC] を選択します。低データトグル

レートを使用する場合は、 [CMAC-Low] を選択し、ワーストケースデータトグルレートには [CMAC-High] を

選択します。この IP ブロックの詳細は、『LogiCORE IP UltraScale Architecture Integrated Block for 100G Ethernet 製

品ガイド』 (PG165) [参照 29] を参照してください。

• [Interlaken] - Interlaken 用統合ブロックは、次の機能を実現するスケーラブルなチップ間インターコネクトプロ

トコルです。

° レーンロジック専用モードにより、各シリアルトランシーバーを使用して、すべての機能を備えた

Interlaken インターフェイスを構築できます。 48 個のシリアルトランシーバーを搭載したデバイスでは、最

大 600Gb/s の合計スループットを維持できます。

° 統合された各 IP コアでサポートされるプロトコルロジックは、最大 150Gb/s まで拡張できます。

デザインで Interlaken 用統合ブロックを使用する場合は、 [ILKN] を選択します。低い Tx データトグルレートを

使用する場合は、 [ILKN-Low] を選択し、ワーストケースデータトグルレートには [ILKN-High] を選択しま

す。この IP ブロックの詳細は、『LogiCORE IP UltraScale Architecture Integrated IP Core for Interlaken 製品ガイド』

(PG169) [参照 30] を参照してください。

これらの IP ブロックは、 GTH または GTY トランシーバーと組み合わせて統合型ソリューションをインプリメント

するように設計されています。 Transceiver Configuration ウィザードを使用して、適宜 GTH または GTY トランシー

バーコンフィギュレーションと統合ハード IP ブロックを組み合わせることができます。





Transceiver Configuration ウィザードを開くには、 [GTH] シートの上部にある [Add GTH Interface] をクリックします。

あるいは、 [GTY] シートの上部にある [Add GTY Interface] をクリックします。

Transceiver Configuration ウィザードのエントリについては、「Transceiver Configuration ウィザードの使用」を参照し

てください。

図 3-13 に、 UltraScale デバイスの XPE スプレッドシートでのハード IP ブロックの設定、ハード IP が使用するトラン

シーバーの消費電力、各タイプのハード IP の使用率 (パーセンテージ) を示します。

トランシーバーウィザードと GT シート

7 シリーズ/Zynq-7000 AP SoC、 UltraScale および UltraScale+ デバイスの XPE スプレッドシートでは、 Transceiver

Configuration ウィザードを使用して GT シート ([GTP]、 [GTH]、 [GTY]、 [GTX]、または [GTZ]) にトランシーバーの

情報を入力できます。このウィザードを使用すると、 XPE スプレッドシートの GT シートに情報を簡単に入力でき

ます。

Transceiver Configuration ウィザードは、 GT シートの [Add GT Interface] をクリックして起動できます (例を下図に

示す)。

このウィザードの詳細および GT シートからの起動方法については、「Transceiver Configuration ウィザードの使用」

を参照してください。


図 3‐13: UltraScale デバイスの [Hard IP] の設定





7 シリーズデバイスの GT の機能、および XPE に入力する設定について理解するには、『7 シリーズ FPGA GTX/GTH

トランシーバーユーザーガイド』 (UG476) [参照 8] および『7 シリーズ FPGA GTP トランシーバーユーザーガイド』


UltraScale デバイスの GT の機能、および XPE に入力する設定について理解するには、『UltraScale アーキテクチャ

GTH トランシーバー Advance 仕様ユーザーガイド』 (UG576) [参照 14] および『UltraScale アーキテクチャ GTY トラ

ンシーバー Advance 仕様ユーザーガイド』 (UG578) [参照 15] を参照してください。

GT 電源投入/電源切断シーケンス

ザイリンクスデバイスにデザインをプログラムする際に、電源投入時に流れる電流を最小にするために推奨され

る GT トランシーバーの電源投入シーケンスは、データシートで指定されています。該当するデバイスのDC 特性

およびスイッチ特性データシートを参照してください。電源切断については、電流が最小となるように逆が適用

されます。

推奨シーケンスに従わない場合、電源投入および電源切断中に流れる電流が仕様を上回ることがあります。 XPE は

推奨電源投入/切断シーケンスがデザインで使用されることを前提として GT の消費電力を計算し、これが消費電力

の数値に反映されます。

推奨電源投入/電源切断シーケンスに従わない場合の消費電力の増加分の計算方法については、ザイリンクスアン

サーを参照してください。


http://japan.xilinx.com/cgi-bin/docs/ndoc?l=ja;t=data+sheet




[TEMAC] シートの使用

ザイリンクスの FPGA ファミリには、イーサネットアプリケーションで使用されるトライモードエンベデッドイー

サネットメディアアクセスコントローラー (MAC) ブロックが含まれているデバイスがあります。イーサネット

MAC は、 TEMAC ブロック内でペアになっており、共通のホストと DCR インターフェイスを共有しますが、イーサ

ネットシステムのコネクティビティ要件を満たすために個別に設定可能です。ブロックの機能およびコンフィギュ

レーションの詳細は、該当する EMAC のユーザーガイドを参照してください。

XPE には、 TEMAC の動作クロック周波数のみ入力する必要があります (図 3-14 参照)。通常、正確なクロック周波

数を求めるには、モードと動作速度が必要です。

[PCIe] シートの使用

ザイリンクスのデバイスファミリには、 PCI Express デザイン用のエンドポイントブロックを内蔵しているデバイス

があります。 PCIe の詳細は、該当する PCIe のユーザーガイドを参照し、アプリケーションに対応する情報を XPE

に入力してください。

注記: 7 シリーズおよびそれ以降のデバイスの XPE スプレッドシートには、 [PCIe] シートがありません。これらのデ

バイスの PCIe の情報は、マルチギガビットトランシーバーシートで指定します。詳細は、「[GT] シート (GTP、

GTX、 GTH、 GTY、 GTZ) の使用」を参照してください。


図 3‐14: [TEMAC] シート (Virtex‐6 デバイス)





[PPC440] シートの使用 (PowerPC)

一部のザイリンクスデバイスファミリには高性能 PowerPC マイクロプロセッサエンベデッドブロックが搭載され

ています。

これらのブロックの消費電力概算は、 XPE 内の個別シートにレポートされます。各 PowerPC の設定については、該

当するデバイスのユーザーガイドを参照してください。通常は、プロセッサの主要クロック周波数以外に、プロ

セッサローカルバス、メモリ、および DMA コントローラーの詳細などを入力します。図 3-16 に、 Virtex-5 デバイ

スの例を示します。


図 3‐15: [PCIe] シート (Virtex‐6 デバイス)


図 3‐16: [PPC440] シート (Virtex‐5 デバイス)





[PS] シートの使用 (Zynq‐7000 AP SoC および Zynq UltraScale+ MPSoC)

[PS] シートを使用することで、プロセッシングシステム (PS) の電力を概算できます。このシートは、 Zynq-7000 AP

SoC および Zynq UltraScale+ MPSoC でのみ利用できます。

[PS] シートの使用 (Zynq‐7000 AP SoC 用)

正確なコンフィギュレーションによって異なりますが、 PS には 2 ～ 5 個の電源電圧があります。 VCCO_DDR 電圧は選

択するメモリインターフェイスに依存し、 VCCO_MIO0 および VCCO_MIO1 電圧はそれぞれのバンクで使用される I/O

インターフェイスと規格に依存します。

Zynq-7000 AP SoC の PS については、『Zynq-7000 All Programmable SoC テクニカルリファレンスマニュアル』

(UG585) [参照 31] で説明しています。

• [Processor]

PS で使用されるプロセッサは、デュアルコア Cortex™-A9 プロセッサです。このコアの使用数 ([A9 Cores]) とそ

れらのクロック周波数 ([Clock (MHz)]) は必須情報です。平均的な使用率の場合、プロセッサの [Load] が 50% と

示され、この値はデザインにおけるプロセッサの負荷状況を反映するよう必要に応じて増減できます。

• [PLLs]

PS には 3 つの PLL ([PLLs]) があり、使用する場合は正確な周波数 ([MHz]) に設定する必要があります。デフォ

ルトでは、プロセッサ PLL ([Processor]) およびメモリ PLL ([Memory]) はこれらに対応するクロック周波数の 2 倍

の値で動作します。

• [Memory Interface]

DDR2、 DDR3、 DDR3L、 LPDDR2 メモリインターフェイス ([Memory Type]) は、 16 ビットまたは 32 ビット

[Data Width] でサポートされます。メモリインターフェイスがすべて DDR インターフェイスであるため、ク

ロック周波数 ([Clock (MHz)]) はデータレートの半分です。 [Read Rate] および [Write Rate] は使用率を示し、これ

らの値は合計して 100% またはそれ以下となるように設定します。

[Data Toggle Rate] は、 50% がランダムデータのデータラインの平均値です。 [Output Load] はボードのキャパシ

タンスです。外部終端 ([External Term]) は、データラインに使用される遠端並列終端です。

• [I/O Interface]

PS はさまざまな標準インターフェイス ([I/O Standard])、そして一部の汎用 I/O をサポートします。 2 つの I/O バ

ンクがあり、 1 つのバンクのインターフェイスすべてで同じ電圧を使用する必要があります。利用可能な I/O イ

ンターフェイス ([I/O Interface])、 I/O 規格 ([I/O Standard])、インターフェイスの数 ([Number of Interfaces])、および

I/O バンクの割り当てが ([I/O Bank]) が XPE ツールで表示されます。





• [AXI Interfaces]

AXI インターフェイスの PS 側は、 AXI 3 インターフェイス仕様に基づいています。各インターフェイスは複数

の AXI チャネルで構成されます。 PS-PL 間のインターフェイス用に 9 個の AXI インターフェイスがあります。

° AXI_ACP - PL 用のキャッシュコヒーレントマスターポート (x1)

° AXI_HP - PL 用の高性能/高帯域幅マスターポート (x4)


図 3‐17: [PS] シート (Zynq‐7000 AP SoC 用)





° AXI_GP - 汎用ポート (x4、マスターポート x2 とスレーブポート x2)

[PS] シートの使用 (Zynq UltraScale+ MPSoC 用)

Zynq® UltraScale+™ MPSoC ファミリは UltraScale™ MPSoC アーキテクチャで構築されています。この製品ファミリ

は、豊富な機能を備えた 64 ビットクワッドコア ARM® Cortex™-A53 およびデュアルコア ARM Cortex-R5 をベース

とするプロセッシングシステム (PS) とザイリンクスのプログラマブルロジック (PL) UltraScale アーキテクチャを 1

つのデバイスに組み合わせたものです。

低電力ドメインとフル電力ドメイン

[Full Power Dynamic and IO Domain] カラムのとなりにある [Enable]/[Disable] オプションを使用して [Full Power] または

[Low Power] のいずれかのドメインを選択できます。

• プロセッサと PLL

UltraScale+ MPSoC 用の PS は、フル電力ドメイン用の機能豊富な 64 ビットクワッドコア ARM® Cortex™-A53 と低

電力ドメイン用のデュアルコア ARM Cortex-R5 ベースのプロセッシングシステム (PS) を統合しています。また、シ

ングルデバイスにザイリンクスのプログラマブルロジック (PL) UltraScale アーキテクチャも統合しています。フル

電力ドメインでは APU、 DDR、および Video PLL を利用でき、低電力ドメインでは I/O および RPU PLL を利用でき

ます。

• メモリインターフェイスと I/O インターフェイス

ARM Cortex-A53 および Cortex-R5 CPU は、オンチップメモリ、外部メモリインターフェイス、幅広い周辺接続イン

ターフェイスも備えています。

• AXI FIFO (AFI) インターフェイス

低電力ドメインの AXI FIFO インターフェイスには、スレーブインターフェイスが 1 つ、マスターインターフェイ

スが 1 つあります。一方、フル電力ドメインには、スレーブインターフェイスが 6 つ、マスターインターフェイス

が 2 つあります。






図 3‐18: Zynq UltraScale+ MPSoC の [PS] シートの [Low Power Dynamic and I/O Domain] ページ






図 3‐19: Zynq UltraScale+ MPSoC の [PS] シートの [Full Power Dynamic and I/O Domain] ページ





[Other] シートの使用 (7 シリーズ、 Zynq‐7000 AP SoC、UltraScale、 UltraScale+ デバイス)

[Other] シートを使用することで、次のデバイス機能に関連する消費電力量を計算できます。

• [XADC] - (7 シリーズおよび Zynq-7000 AP SoC のみ) XADC (ザイリンクスアナログ-デジタルコンバーター) は、

ザイリンクス 7 シリーズデバイスのアジャイルミックスドシグナル機能を実現する基本的な構築ブロックで

す。 XADC には 12 ビット、毎秒 1 メガサンプル (MSPS) の ADC が 2 つとオンチップセンサーが含まれます。

7 シリーズまたは Zynq-7000 AP SoC では、 XADC が使用されていない場合は XADC への電源を切断して消費電

力を削減できます。デバイスコンフィギュレーションレジスタのパワーダウンビットをセットすることによ

り、または VCCADC 電源を切断することにより、 XADC への電源を切断する場合は、 [XADC] の表で [Powered

Down] を [Yes] に設定します。 XADC への電源を切断しない場合は、 [Powered Down] を [No] に設定します。

[XADC Clock (MHz)] - XADC がデザインで使用されている場合、 DRP クロックの周波数を指定します。デザイ

ンで XADC をインスタンシエートしない、または XADC への電源が切断される場合は、空白のままにします。

XADC の詳細は、『7 シリーズ FPGA および Zynq-7000 All Programmable SoC XADC デュアル 12 ビット 1MSPS ア

ナログ-デジタルコンバーターユーザーガイド』 (UG480) [参照 32] で説明しています。

• [SYSMON] - (UltraScale および UltraScale+ デバイスのみ) システムモニター (SYSMON) は、オンチップ温度セン

サーおよび電源センサー、外部アナログ入力、内蔵アナログ-デジタルコンバーター (ADC) を使用して、

UltraScale デバイスの物理的環境をモニターします。

UltraScale デバイスでは、 SYSMON が使用されていない場は SYSMON への電源を切断して消費電力を削減でき

ます。デバイスコンフィギュレーションレジスタのパワーダウンビットをセットすることにより、または

VCCADC 電源を切断することにより、 SYSMON への電源を切断する場合は、 [SYSMON] の表で [Powered Down]

を [Yes] に設定します。 SYSMON への電源を切断しない場合は、 [Powered Down] を [No] に設定します。

[Clock (MHz)] - SYSMON がデザインで使用されている場合、 DRP クロックの周波数を指定します。デザインで

SYSMON をインスタンシエートしない、または SYSMON への電源が切断される場合は、空白のままにします。

SYSMON の詳細は、『UltraScale アーキテクチャシステムモニターユーザーガイド』 (UG580) [参照 33] で説明し

ています。





• [Config] - [Config] (コンフィギュレーション) の表では、次のデバイスコンフィギュレーション機能を指定でき

ます。

° [Readback CRC Clock (MHz)] - ザイリンクス 7 シリーズおよび UltraScale デバイスは、ユーザーデザインの

バックグラウンドでコンフィギュレーションデータを連続的にリードバックする機能を備えています。こ

の機能は、コンフィギュレーションメモリのビットをフリップさせる SEU (Single Event Upset) を簡単に検

出できるようにするもので、 SEU の修正など高度な処理を実行するための FRAME ECC 機能と組み合わせ

て使用できます。この機能を XPE の消費電力の概算に組み込むには、 [Config] の表に [Readback CRC Clock

(MHz)] の周波数を入力します。この機能が使用されていない場合は、空白のままにします。

リードバック CRC の詳細は、『7 シリーズ FPGA コンフィギュレーションユーザーガイド』 (UG470) [参

照 34] または『UltraScale アーキテクチャコンフィギュレーションユーザーガイド』 (UG570) [参照 35] で説

明しています。

° [Config Bank Voltage] - デバイスにあるコンフィギュレーション関連 I/O バンクの I/O 電圧動作範囲と電圧耐

性を決定する、コンフィギュレーションバンク電圧セレクト (CFGBVS) を指定します。

コンフィギュレーションバンク電圧の詳細は、『7 シリーズ FPGA コンフィギュレーションユーザーガイ

ド』 (UG470) [参照 34] または『UltraScale アーキテクチャコンフィギュレーションユーザーガイド』

(UG570) [参照 35] で説明しています。

• [PHASER] - 7 シリーズデバイスには、高速メモリデバイスとのインターフェイスを簡略化するための Phaser ブ

ロックがあります。これらのブロックの消費電力概算は、 [Other] シートの表にレポートされます。 Phaser ブ

ロックの設定の詳細は、『Zynq-7000 AP SoC および 7 シリーズデバイスメモリインターフェイスソリューショ

ン v2.3 ユーザーガイド』 (UG586) [参照 10] を参照してください。

[Phaser] の表の [Phaser INs] 列では、使用する PHASER_IN および PHASER_IN_PHY ブロックの数を指定します。

同様に、 [Phaser OUTs] 列は PHASER_OUT と PHASER_OUT_PHY の両ブロックに使用します。





• [VCU] - Zynq UltraScale+ EV デバイスには、 VCU (ビデオコーデックユニット ) があります。 VCU は、 High

Efficiency Video Coding (HEVC) 規格 (例: H.265) および Advanced Video Coding (AVC) 規格 (例: H.264) 規格などを

含む複数規格のビデオエンコードおよびデコード機能を提供します。この VCU は最大 4Kx2K (60fps) のレート

でビデオストリームのエンコードとデコードを同時に実行できます。

XPE の [Other] シートには、 VCU ブロックの消費電力を見積もるための VCU パラメーターを入力します。この

VCU エスティメーターは、 [Summary] シートでいずれかの Zynq UltraScale+ EV デバイスが選択されている場合

に利用できます。図 3-20 に、 VUC の消費電力見積もりを示します。

エンコーダー /デコーダーの VCU ブロックのパラメーター (解像度、カラーフォーマットなど) を自由選択する

ことで、あらゆる組み合わせの VCU コンフィギュレーションの消費電力を見積もることができます。

• eFUSE - UltraScale および UltraScale+ デバイスには、 eFUSE ビットをプログラムできるセキュリティ機能があり

ます。これによって、動作中に FPGA デバイスが暗号化されたビットストリームのみを使用できるようにしま

す。 XPE では、動作中に eFUSE がプログラムされるときの消費電力を見積もることが可能です。ユーザーは、

eFUSE にイメージをプログラミングする際に必要な電力も考慮して消費電力を解析する必要があります。


図 3‐20: [Other] シート ‐ VUC の消費電力見積もり





[User] シート

このシートは最初すべて空白となっており、自由に使用できます。ここには、あらゆる種類のドキュメント (テキス

ト、画像、ハイパーリンク )、プロジェクトに関する詳細説明、仮定条件を入力したり、ユーザーアプリケーション

において重要な結果を収集できます。


図 3‐21: [Other] シート (7 シリーズデバイス)




第 4章

消費電力データの交換

概要

設計中にデバイスの電源要件を判断して放熱量を予測するために、ISE Design Suite の Xilinx Power Estimator (XPE) や

XPower Analyzer (XPA)、 Vivado Design Suite の消費電力解析機能など、異なる消費電力見積もりツール間でのデータ

交換が可能です。この機能の使用法とユーザーフローの詳細は、『消費電力手法ガイド』 (UG786) [参照 3] を参照し

てください。

XPE から XPower Analyzer へ設定データをエクスポート

一般的な開発プロセスでは、まず最初に電源ソースのサイズを把握するために XPE で消費電力概算を行い、放

熱パスを評価して FPGA システム内の異なるブロックへ電力バジェットを割り当てます。その後の開発サイク

ルでは、 XPower Analyzer を使用して、電力と熱の目標値に対してインプリメンテーション後の消費電力解析を

実行する必要があります。このとき、この環境データを XPA へ手動入力する代わりに、ファイルを XPE へエク

スポートして解析用にデータを読み込ませることができます。このプロセスでは、すべての環境データ、熱設

定、および電圧設定をエクスポートするため、 XPA で現実的な消費電力概算を実行でき、異なる 2 つのツール

間でのデータ比較も容易になります。

エクスポートの詳細手順は、「XPE 結果をエクスポート」を参照してください。




第 4 章: 消費電力データの交換

XPower Analyzer から結果をインポート

このフローは、次の場合に便利です。

° XPower Analyzer でレポートされた消費電力が要件を超えている場合は、使用しているリソース、リソース

数、コンフィギュレーションを調整して、さまざまな条件を評価する必要があります。また、コードを変

更せずに、ロジックゲーティングやリソース時分割などのテクニックを用いて電力要件を満たす方法もあ

ります。

° 以前のデザインで既にインプリメントされた IP や取得済みの IP を利用 (または再利用) する場合がありま

す。これらの既存ブロックを XPE へインポートすると、これらのリソース使用率や概算消費電力を簡単に

得ることができます。したがって、まだ定義していない新しいロジックのデータ入力に集中できます。

° チームベースデザイン－プロジェクト管理者が、個々のチームで開発されたモジュールを統合し、リ

ソース使用率や消費電力を概算してデザイン全体の電力を定期的に確認します。

インポートの詳細手順は、「XPE へデータをインポート」を参照してください。

Vivado ツールの消費電力解析機能から結果をインポート

Vivado® ツールの消費電力解析機能から Xilinx Power Estimator (XPE) にデータをインポートするために、データ交換

機能を利用できます。このデータ交換機能は、 Kintex UltraScale、 Virtex UltraScale、 Artix-7 (Artix-7 オートモーティブ

を含む)、 Kintex-7、 Virtex-7、および Zynq-7000 AP SoC デバイスファミリで利用できます。

このフローは、次の場合に便利です。

• Vivado Design Suite でレポートされた消費電力が要件を超えている場合は、使用しているリソース、リソース

数、コンフィギュレーションを調整して、さまざまな条件を評価する必要があります。また、コードを変更せ

ずに、ロジックゲーティングやリソース時分割などのテクニックを用いて電力要件を満たす方法もあります。

• 以前のデザインで既にインプリメントされた IP や取得済みの IP を利用 (または再利用) する場合があります。

これらの既存ブロックを XPE へインポートすると、これらのリソース使用率や概算消費電力を簡単に得ること

ができます。したがって、まだ定義していない新しいロジックのデータ入力に集中できます。

• チームベースデザイン - プロジェクト管理者が、個々のチームで開発されたモジュールを統合し、リソース使

用率や消費電力を概算してデザイン全体の電力を定期的に確認します。

インポートの詳細手順は、「XPE へデータをインポート」を参照してください。

データのインポートおよびエクスポート

デバイス開発サイクルの段階に応じて、 XPE はデータ入力を簡略化して出力データを管理するいくつかの方法を提

供します。これらの機能は、 XPE のデータインポートおよびデータエクスポート機能を使用します。

XPE のインポート機能とエクスポート機能は、ISE® Design Suite の XPower Analyzer や Vivado Design Suite の Vivado®

消費電力解析機能との間で消費電力情報を交換する際に便利です ( 「Vivado ツールの消費電力解析機能から結果をイ

ンポート」参照) 。





XPE データのインポートとエクスポートの手順については、次のセクションを参照してください。

• 「XPE へデータをインポート」

• 「XPE 結果をエクスポート」

XPE へデータをインポート

[Summary] シートで [Import] をクリックすると、図 4-1 のようなダイアログボックスが表示されます。新しいファミ

リのスプレッドシートではより多くのインポート機能が提供されているため、このダイアログボックスは、デバイ

スアーキテクチャによって表示が多少異なります。

このダイアログボックスでは、次のようなオプションを選択できます。

[Importing the Existing Xilinx Power Estimator spreadsheet (*.xls)]

このオプションは、既存の XPE スプレッドシート (.xls または .xlsm ファイル) をインポートする場合に使用しま

す。これは、前回の IP ブロックを再利用した新規デザイン、または最新のスプレッドシートバージョンにデザ

イン情報をアップデートする場合に有用です。これによって、現在スプレッドシートに入力されているデータ

はすべて削除され、選択したスプレッドシートから新しいデータがインポートされます。


図 4‐1: [Import] ダイアログボックス (7 シリーズデバイス)





重要: インポート完了後、それらのデータが適切であるかを検証する必要があります。たとえば、新規アーキテク

チャにデザインを移行する場合には使用率やリソース数を示す欄を変更します。

[Importing the Power Estimation Results from ISE or Vivado (*.xpe)]

このオプションは、完成したデザインや IP ブロックをインポートしてデザインをさらに解析する場合に使用し

ます。インポートする .xpe ファイルのソースは、 ISE Design Suite でも Vivado Design Suite でもかまいません。

° ISE Design Suite - .xpe ファイルは、 XPower Analyzer または xpwr コマンドの -xpe オプションによって生成

されます。この相互運用可能なファイルの生成方法については、 XPower Analyzer のヘルプか、または『コ

マンドラインツールユーザーガイド』 (UG628) [参照 4] にある xpwr コマンドラインの -xpe オプション

の説明を参照してください。

° Vivado Design Suite - .xpe ファイルは、消費電力レポートツールまたは report_power Tcl コマンドの

-xpe オプションによって生成されます。この相互運用可能なファイルの生成方法については、『Vivado

Design Suite ユーザーガイド : 消費電力解析および最適化』 (UG907) [参照 2] を参照してください。

設計中にデバイスの電源要件を判断して放熱量を予測するために、 2 種類の消費電力概算ツール、すなわち

Xilinx Power Estimator (XPE) と (ISE Design Suite に含まれる) XPower Analyzer (XPA) 間でのデータ交換が可能です。

この機能の使用法とユーザーフローの詳細は、『消費電力手法ガイド』 (UG786) [Ref 3] を参照してください。この

データ交換機能は、 Spartan-6、 Virtex-6、 Artix-7、 Kintex-7、および Virtex-7 デバイスファミリで利用できます。

このフローの利点および使用モデルについては、「Vivado ツールの消費電力解析機能から結果をインポート」で

説明しています。

このデータをスプレッドシートへインポートする手順は次のとおりです。

a. XPE スプレッドシートの [Summary] シートで [Import File] をクリックします。

b. [Import] ダイアログボックスで、インポートする .xpe ファイルを参照して選択します。

c. (オプション、 7 シリーズデバイスおよび Zynq-7000 AP SoC のみ) ダイアログボックスの [Design Data] セク

ションで、スプレッドシートに以前入力したデータのいずれかにインポートしたデータを上書きするか、

または既存の結果に追加するかのいずれかを選択できます。

d. (オプション、7 シリーズデバイスおよび Zynq-7000 AP SoC のみ) ダイアログボックスの [Advanced Options]

セクションでは、インポートするデータ ([Device Settings]、 [Environment Settings]、 [Voltage Settings]、 [I/O

Data]、 [Activity Rates]) を指定できます。

注記: Vivado Design Suite から XPE ファイルをインポートする場合、 [Summary] タブの [Implementation] の

[Optimization] の値は、 7 シリーズデバイスの場合は常に [Default]、 UltraScale デバイスの場合は常に [None] に設

定されます。 Vivado 消費電力レポートツールで生成されるデータは、 Vivado Design Suite 設計フローによってす

でに消費電力の最適化が適用されていると見なされるため、 XPE はインポートデータにいかなるデフォルトの

最適化も適用しません。

ヒント : Vivado Design Suite から .xpe ファイルをインポートすると、インポートされたデータは、 [Logic] シート、

[BRAM] シート、および [DSP] シートに階層的に表示されます。図 4-2 の [Logic] シートの [Name] 列には、親モ

ジュールの行に続いて、 (親モジュール内のモジュールを示す) 字下げされた名前の行が表示されます。





[Importing Implementation Results from ISE Map Report (*.mrp)]

ISE Design Suite でデザインの一部がインプリメント済みの場合には、 [Import File] をクリックして、ファイルの

種類に Map Report (*.mrp) を選択します。これによって、配置後のデザインの Map レポートから正確なリソース

数をインポートして、より正確な消費電力概算が可能になります。これにより、今後追加予定のロジックに関

する詳細情報を入力して合計の電源分配が評価できます。また、一部のデザインがインプリメント済みで、そ

の他の部分のデザインがまだ完成していない場合にも、このフローを使用します。

注記: このプロセスは、すべてのリソース使用率データを上書きしますが、環境設定はそのまま保持します。

ヒント : インポート後、使用リソースは最小数の行に分類されています。マップレポートには、さまざまなブロック

の使用数しか含まれていないため、 XPE の各シートでデザインに応じたビット幅、データレート、クロック、モー

ド、イネーブル、およびその他のコンフィギュレーションを設定する必要があります。

ヒント : [I/O] シートと [BRAM] シートの設定は、各コンフィギュレーションに基づきます。 I/O はバスごとにグルー

プ化されており、同じコンフィギュレーションのすべての BRAM は 1 行に表示されます。クロックドメイン、モ

ジュール、その他の機能ごとにグループ分けする場合は、行を追加してリソース数を調整する必要があります。


図 4‐2: インポートされたデータの階層表示 (7 シリーズデバイス)





XPE 結果をエクスポート

[Summary] シートで [Export File] をクリックすると、図 4-3 のようなダイアログボックスが表示されます。

このダイアログボックスの [ファイルの種類] では、次のファイル形式を選択できます。

XPA Settings File (*.xpa) ファイルとしてエクスポート

この形式を使用して XPE 設定をエクスポートすると、 XPower Analyzer セッションに反映させることができま

す。このツールは通常、配置配線後の消費電力解析を実行できる段階になった、設計サイクルの後半で使用さ

れます。作成された XPA ファイルには、すべての環境設定 (温度、ボード、電圧プロパティなど) が含まれま

す。これによって、 XPower Analyzer での解析設定が簡潔になり、電力データを 2 つのツールで比較できます。

注記: XPower Analyzer で XPE からエクスポートしたデータを表示する場合は、 XPower Analyzer でデザインを開

いたとき ([File] → [Open Design]) に表示されるダイアログボックスで [Settings file] (*.xpa) を選択してくださ

い。

注記: ISE Design Suite 内でデザインの消費電力解析を実行する XPower (XPWR) コマンドラインツールで、 XPE

からエクスポートしたデータを表示するには、 -x <file_name> スイッチを使用してください。

Text Power Report (*.pwr) としてエクスポート

この形式を使用すると、 XPE の [Summary] シート結果がテキスト形式でエクスポートされます。 XPE は、

[Summary] シートにあるすべての情報を把握しやすいように表形式で保存します。この機能を使用して、複数の


図 4‐3: Export ダイアログボックス





解析結果をアーカイブあるいは比較できます。また、ユーザーのデザインフローでスクリプトを使用して構文

を解析する場合や、 XPE の結果を使用する場合にも有用です。

XPE Exchange (*.xpe) ファイルとしてエクスポート

この形式を使用すると、 XPE スプレッドシートの内容が小さなサイズのファイルでエクスポートされ、ほかの

スプレッドシートにインポートされるときに復元されます。




第 5章

XPE の自動化

概要

データ入力やデータエクスポートの単純化およびデータ操作のサポートとして、 Microsoft Excel には、作業効率を

向上させたり、消費電力概算および解析をスムーズに行うことができるようにするさまざまな機能があります。こ

のセクションでは、参考となる機能や例を挙げ、 Excel の自動機能や最も一般的な外部スクリプト言語を使用したイ

ンターフェイスについて説明します。

名前付きセルの使用

Excel には、セルあるいはセル範囲に名前を付ける機能があるため、セルの XY 軸を指定せずに、数式やスクリプト

内でそれらの名前を使用できます。 XPE スプレッドシートは保護されているため、保護エリアでは定義された名前

付きセルは参照できませんが、未保護エリア ([User] シート ) ではセルの名前を定義できます。次の表および例では、

数式やスクリプト記述に役立つ XPE の名前付きセルを示します。

利用可能なリソース数の取得

次の名前付きセルは、あるデバイスとパッケージで利用可能な最大リソース数を示しています。これらのセルは、

スプレッドシートには表示されませんが、計算時には読み出し専用の値として使用できます。

表 5‐1: リソース数 ‐ 名前付きセル

リソース名前付きセル説明

LUT NUM_LUTS すべての LUT

NUM_LUTRAM シフトレジスタおよび分散メモリ LUT

レジスタ NUM_FFS

DSP ブロック NUM_DSPS

ブロック RAM NUM_BRAMS

PLL NUM_PLLS

MMCM NUM_MMCMS

DCM NUM_DCMS




第 5 章: XPE の自動化

例:

デバイス、パッケージ、または冷却パラメーターを変更する際にデバイスのリソース使用率を素早く設定してその

影響を検証する数式を次に示します。

デバイス動作制限の取得

次の名前付きセルは、デバイス、パッケージ、スピードグレード、および温度グレードの動作制限を示します。こ

れらのセルは、スプレッドシートには表示されませんが、計算時には読み出し専用の値として使用できます。

例:

異なる温度やデバイス /パッケージの組み合わせを評価する際にデバイスの最大許容ジャンクション温度を適用する

ために、 [Summary] シートのユーザー [Junction Temperature] セルに入力する式を次に示します。

= TJ_MAX

サマリ情報の取得および変更

[Summary] シートのセルやその他のシートの上部にある表のセルの多くには名前が付けられています。これらの名前

を Excel で見つけるには、セルを選択し、そのセルに名前が付いていると数式バーの「名前ボックス」に表示されま

す。以降では、 [Summary] シートで最も使用されるセルをいくつか説明しています。

トランシーバー NUM_GTPS 最低速ブロック

NUM_GTS 低速ブロック

NUM_GTHS 高速ブロック

NUM_GTZS 最高速ブロック

= INT(NUM_LUTS * 0.75) LUT の総使用率をデバイス容量の 75% に設定 ([Logic] シー

トに入力する場合)

= INT(NUM_DSPS * 0.90) DSP ブロック使用率をデバイス容量の 90% に設定 ([DSP]

シートに入力する場合)

表 5‐1: リソース数 ‐ 名前付きセル (続き)


表 5‐2:動作制限 ‐ 名前付きセル


温度 TJ_MAX 最大の動作ジャンクション温度 (℃)

TJ_MIN 最小の動作ジャンクション温度 (℃)

電圧 VCC_MAX 最大の動作 VCCINT 電圧 (V)

VCC_MIN 最小の動作 VCCINT 電圧 (V)

トランシーバー GTP_MAXRATE 最低速ブロックの最大データレート (Gb/s)

GTX_MAXRATE 低速ブロックの最大データレート (Gb/s)

GTH_MAXRATE 高速ブロックの最大データレート (Gb/s)

GTZ_MAXRATE 最高速ブロックの最大データレート (Gb/s)





表 5‐3: [Summary] パネル ‐ 名前付きセル (図 1‐7 参照)

名前付きセル説明

JUNCTION_TEMP 予測または指定されたジャンクション温度 (℃)

THERMAL_MARGIN_C デバイス温度グレードに対する温度マージン (℃)

TJA 予測または指定された Effective QJA (℃/W)

TOTAL_POWER オンチップの総電力 (W)

THERMAL_MARGIN_W 温度グレードに対する電力マージン (W)

OFFCHIP_POWER オフチップデバイスに供給される総電力 (W)

表 5‐4: [On‐Chip Power] パネル ‐ 名前付きセル (図 1‐6 参照)


CLOCK_POWER クロックツリーの電力 (W)

LOGIC_POWER CLB ロジックの電力 (W)

BRAM_POWER ブロック RAM の電力

DSP_POWER DSP ブロックの電力 (W)

PLL_POWER PLL ブロックの電力 (W)

MMCM_POWER MMCM ブロックの電力 (W)

PHASER_POWER PHASER ブロックの電力 (W)

PCIE_POWER PCIE ブロックの電力 (W)

IO_POWER SelectIO ブロックの電力 (W)

GTP_POWER 最低速トランシーバーブロックの電力 (W)

GTX_POWER 低速トランシーバーブロックの電力 (W)

GTH_POWER 高速トランシーバーブロックの電力 (W)

GTZ_POWER 最高速トランシーバーブロックの電力 (W)

STATIC_POWER デバイスのスタティック消費電力 (W)

PS_POWER Zynq-7000 AP SoC プロセッシングシステム (PS) の電力 (W)

PS_STATIC Zynq-7000 AP SoC PS デバイスのスタティック消費電力 (W)

PL_STATIC Zynq-7000 AP SoC プログラマブルロジック (PL) デバイスのスタティック

消費電力 (W)

表 5‐5: [Power Supply] パネル ‐ 名前付きセル


VCCINT VCCINT のコア電圧レベル (V)

VCCBRAM VCCBRAM の電圧レベル (V)

VCCAUX VCCAUX の電圧レベル (V)

VCCAUX_IO VCCAUX_IO の電圧レベル (V)

VCCO33 VCCO 3.3V の電圧レベル (V)










表 5‐6: [Environment] の表 ‐ 名前付きセル


AMBIENT_TEMP 周辺温度 (℃)

BOARD_TEMP ボード温度 (℃)

CUSTOMTSA ユーザー指定の θSA 熱抵抗 (℃/W)

CUSTOMTJB ユーザー指定の θJB 熱抵抗 (℃/W)

表 5‐7: その他の名前付きセル


PROJECT スプレッドシートに関するユーザー説明

VERSION スプレッドシートのバージョン

RELEASE_DATE スプレッドシートのリリース日

表 5‐5: [Power Supply] パネル ‐ 名前付きセル






数式の使用

次の例で説明する Excel の数式を使用すると、データ入力、スプレッドシートのパラメーター入力、カスタマーレ

ポート作成が容易になります。

例 1: 付属するすべての同期ロードのクロック周波数を 1 箇所で設定します。

通常、 1 つのクロックネットはさまざまな種類のリソースを通過します。各シートでクロック周波数を入力する代

わりに、次に示す数式をリソースシートで使用すると、 [Clock] シートでクロック周波数を一度定義するだけで設定

が完了します。このクロック周波数を変更すると、すべての関連リソースシートへ即座に反映されます。

=CLOCK!E19

例 2: 1 つのクロックで駆動される異なるロードのファンアウト合計数を計算します。

[Clock] シートでは、次のような数式が役に立つ場合があります。

=SUM(LOGIC!G12:I12,BRAM!E10,DSP!E8)=SUM(IO!I19:K19)

例 3: PCIe インターフェイススピードに対する GTX データレートおよびレーン数を選択します。 GTX ラインレー

トに対して次の数式とチャネル数を入力して、 PCIe インターフェイスをトラッキングします。

• PCIe ブロックのコンフィギュレーションに基づいてチャネルデータレートを設定 ([GTX] シートに入力する場

合)

=IF(PCIE!E8="GEN3",8,IF(PCIE!E8="GEN2",5,2.5))

• PCIe レーン数を反映させるために GTX チャネル数を設定 ([GTX] シートに入力する場合)

=PCIE!G8

例 4: [User] シートで数式を利用して、スプレッドシートへの入力をパラメーター指定します。図 5-1 に、デザイン内

の 1 つのモジュールに対する複製が存在する場合の消費電力評価方法を示しています。インスタンス数、ベースブ

ロックのリソース数、またはクロック周波数を変更することによって、 Excel がほかのシートに入力すべき値を自動

的に再計算します。図 5-1 では、 [User] シートの Number instance (num_inst) の値が [Logic] シートに表示されるセルの

使用率とアクティビティを自動計算します。





Visual Basic マクロの利用

次は、自動化フローをサポートするザイリンクスの 7 シリーズ FPGA の XPE スプレッドシートで定義されている、

Visual Basic ファンクションの例です。これらは、 Excel シートやその他のプログラムから、ファイルのロード、消費

電力レポートの作成、およびデバイス /パッケージ/環境の設定変更を実行する際に有効です。

• テキスト形式の消費電力レポートを作成し、引数で指定した名前で保存します。

Public Sub GeneratePowerReportFile(FileName As String)

• 設定ファイルを作成し、引数で指定した名前で保存します。このファイルは、後に XPower Analyzer で使用でき

ます。

Public Sub GenerateXPAFile(FileName As String)

• XPE ファイルを作成し、引数で指定した名前で保存します。このファイルは、後で XPE の現在の設定を復元す

るのに使用できます。

Public Sub GenerateXPEFile(FileName As String)

• 既存の XPE スプレッドシート (引数で指定した .xls* パス /ファイル) をインポートします。

Public Sub ImportXPEFile(path As String)


図 5‐1: [User] シートで数式を利用してデータ入力をパラメーター指定





• 配置配線マップレポートをインポートします (引数で指定した .mrp パス /ファイル)

Public Sub ImportMapReportFile(FileName As String)

• インプリメンテーション結果を .xpe 形式でインポートします。インポートダイアログボックスオプションを

再考して、異なる引数の詳細および形式を確認します。

Public Sub ImportXmlFile(FileName As String, Append As Boolean,DevSettings As Boolean, EnvSettings As Boolean, VoltSettings As Boolean, IOSettings As Boolean)

• 現在読み込まれている消費電力情報のスナップショットをとるか、またはほかの XPE スプレッドシートのス

ナップショットをロードします。

Public Sub TakeSnapshot( FileName As String)

用途: FileName として空の文字列を渡してアクティブなワークブックのスナップショットをとるか、またはス

ナップショットとしてインポートされるほかのワークブックのファイル名を渡します。

例:

TakeSnapshot("")

• デバイス情報を設定し、デバイスが有効であるかどうか確認します。有効なデバイスの場合は True を返し、有

効でない場合は False を返します。

Public Function SetDeviceInfo(Device As String, Package As String, TempGrade As String, SpeedGrade As String) As Boolean

例:

SetDeviceInfo("XC7K325T", "FBG900", "Industrial", "-1")

• ResourceName として渡される定義済みの名前によって、特定のリソースのリソース使用率 (%) を読み出します。

Public Function GetUtilization(ResourceName As String) As Double

ResourceName の値の例: CLOCK_GLOBAL、 CLOCK_REGIONAL、 LOGIC_LUTS、 IO_TOTAL、 IO_HP、BRAM_RAMB18

例:

my $util = $Book->GetUtilization("BRAM_RAMB18");

[BRAM] シートの RAMB18 の使用率の値 (たとえば、 75% の場合は 75) を返します。

• すべての電源電圧のデフォルト値を設定します。公称電圧の場合は引数を False に設定し、最大電圧レベルの場

合は True に設定します。

Public Sub SetDefaultVoltages(Maximum As Boolean)

• [Summary] シートの [Device] 欄を設定します。このとき、必要に応じて [Family] 欄が自動的に変更されます。

Public Function SetDevice(Device As String) As Boolean

• [Summary] シートの [Package] 欄を設定します。

Public Function SetPackage(Package As String) As Boolean

• [Summary] シートの [Process] 欄を設定します。標準プロセスの場合は、引数を False に設定し、最大プロセスの

場合は True に設定します。





Public Sub SetProcess (Maximum As Boolean)

• [Summary] シートの [Temp Grade] 欄を設定します。選択肢には、「Commercial」、「Industrial」、「Q-Grade」、

「Extended」などがあります。

Public Function SetTemperatureGrade (Grade as String) as Boolean

• [Summary] シートの [Speed Grade] 欄を設定します。選択肢には、「-1」、「-1L」などがあります。

Public Function SetSpeedGrade (Grade as String) as Boolean

• [Summary] シートの [Heat Sink] 欄を設定します。選択肢には、「Custom」、「None」、「Low Profile」があります。

Public Function SetHeatSink (Sink as String) as Boolean

• [Summary] シートの [Board Selection] 欄を設定します。選択肢には、「Custom」、「JEDEC」、「Small」、「Medium」、

「Large」があります。

Public Function SetBoard (BoardSize as String, BoardLayers as Integer) as Boolean

• [Junction Temperature] を [User Override] にして値を設定します。

Public Function SetJunctionTemperature(Temperature As Double, OverRide As Boolean) As Boolean

• [Effective ΘJA] を [User Override] にして値を設定します。

Public Function SetEffectiveThetaJA(ThetaJA As Double, OverRide As Boolean) As Boolean

XPE へのスクリプト記述

前の段落で説明した Microsoft Excel 機能へは、 COM インターフェイスを介してあらゆるフレームワークからアクセ

スできます。この COM (Component Object Model) はソフトウェア用のバイナリインターフェイス規格であり、さま

ざまなプログラミング言語 (Visual Basic、 Perl、 Java など) でプロセス間の通信が可能になります。次の例では、 XPE

環境パラメーターの設定、計算の実行、異なる言語での結果の読み出しまたはエクスポート方法を示します。

Visual Basic スクリプトの例

この例では、 Visual Basic スクリプト言語を使用して XPE を開き、テキスト形式の消費電力レポートへ結果をエクス

ポートします。

Dim XPE As WorkbookXPEfilename = "C:\\Power\\7_Series_XPE_13_1.xls"

On Error Resume NextSet XPE = Workbooks(XPEfilename) ' Opening XPE On Error GoTo 0 If (XPE Is Nothing) Then Set XPE = Application.Workbooks.Open(XPEfilename, UpdateLinks:=vbFalse, ReadOnly:=vbTrue) If XPE Is Nothing Then ' Open failed MsgBox ("XPE Open Failed:" & XPEfilename & "Err=" & Err) Exit Function





End If End If' Set Vccint voltageXPE.Sheets("Summary").Range("VCCINT").Value = myVccintTotalPower = XPE.Sheets("Summary").Range("TOTAL_POWER").Value' Export XPE results into a text power report XPESub = "'" & XPE.Name & "'!"& "ThisWorkBook.GeneratePowerReportFile"Application.Run(XPESub, FileName)

Perl スクリプトの例

この例では、 Perl スクリプト言語を使用して XPE を開き、テキスト形式の消費電力レポートへ結果をエクスポート

します。

use Win32::OLE;use Win32::OLE::Const 'Microsoft Excel';

my $myXPEfilename = "C:\\Power\\7_Series_XPE_13_1.xls";

# Opening XPEmy $Excel = Win32::OLE->GetActiveObject('Excel.Application') || Win32::OLE->new('Excel.Application', 'Quit'); my $Book = $Excel->Workbooks->Open($myXPEfilename);# Export XPE results into a text power report$Excel->Run("ThisWorkBook.GeneratePowerReportFile", "$path/${design}.pwr");




第 6章

スナップショットおよびグラフシートの使用

[Snapshot] シートの使用

[Snapshot] シートでは、異なる条件やデザインサイクル段階で、デザインの消費電力ステータスのスナップショット

を取ることができます。それぞれのスナップショットには、デバイスの製品番号、環境に関する情報、デザインの

消費電力、そしてデザインで使用される各電源の電圧と電流が表示されます。 [Snapshot] シートを使用して、さまざ

まな条件下の消費電力とデザインサイクルの異なる段階で計算された消費電力を比較できます。




第 6 章: スナップショットおよびグラフシートの使用

スナップショットには次の情報が表示されます。

• 当該 XPE スプレッドシートの特定時の消費電力情報。スナップショットの作成時、この情報はすべてこのスプ

レッドシートの [Summary] シートから [Snapshot] シートへコピーされます。

• 別の XPE スプレッドシートの特定時の消費電力情報。スナップショットの作成時、この情報はすべて別のスプ

レッドシートの [Summary] シートから [Snapshot] シートへコピーされます。

• ISE ツールでインプリメントされたデザインの特定時点での消費電力情報。スナップショットの作成時、電力情

報は、 ISE の消費電力レポート (Power Report) から [Snapshot] シートへインポートされます。

[Snapshot] シートを使用することで、デバイスまたはそのデバイス動作が予測される環境の条件を変更し、その消費

電力への影響を確認できます。 ISE ツールによるデザインのインプリメント時に算出された消費電力のスナップ

ショットを作成することも可能で、インプリメント前後に計算されたデザインの消費電力を比較できます。


図 6‐1: [Snapshot] シート (7 シリーズデバイス)





スナップショットによって、次を確認できます。

• 異なるザイリンクスのアーキテクチャでデザインをインプリメントした場合、消費電力はどのように変化するか。

Kintex デバイスと Artix デバイスで同じデザインをインプリメントした場合の消費電力の違いはどのくらいか

• デザインの消費電力がジャンクション温度の関数としてどのように変化するか

• デザインの GT の消費電力がデバイスタイプの関数としてどのように変化するか

• 電力最適化を適用することで、または -2L (低消費電力) や 0.9V デバイスを選択することで、消費電力がどのく

らい削減できるか

• 標準動作条件と最大動作条件で、消費電力および温度がどのように変化するか

• 電力、機能、およびパフォーマンスの観点でデザイン変更することで、消費電力がどのように異なるか

• Xilinx Power Estimator (XPE)、 XPower Analyzer (XPA)、および Vivado 消費電力レポートツールで、消費電力の概

算値がどのように変化するか

• クロック周波数の変更に伴って消費電力がどのように変化するか

• 設計前の概算が、設計後の結果およびインポートされた設計データとどのように比較されたか

[Snapshot] シートは次の 4 つの表で構成されています。

• [Settings] - 次の情報が表示されます。

° スナップショットの名前 (表の一番上の行)

° スナップショットデータを作成したソースおよびそのバージョン (たとえば、インポートされたスナップ

ショットでは ISE 13.4)

° スナップショットが作成された日時

° XPE またはインポートしたソースのファイル名

° 電力値の計算対象となった [Part] (デバイス、パッケージ、およびスピードグレード )

° スナップショット作成時に指定されている、デバイス動作の想定 [Ambient Temperature] の値

° スナップショット作成時に指定されている [Process] ([Typical] または [Maximum])。 [Process] の設定には、製

造過程における消費電力も考慮されます。

° スナップショット作成時に指定されている [Implementation] ([Default] または [Power Optimization])。この設定

を ISE Design Suite または Vivado Design Suite の合成およびインプリメンテーションツールに適用して、デ

ザインのインプリメント時にさまざまな目的に合わせて消費電力を最小限に抑えることができます。

• [Summary] - 次の情報が表示されます。

° [Total On-Chip Power] - 各スナップショットのデバイスで消費される総電力量。これには、デバイスのスタ

ティック消費電力、およびデザインのスタティック消費電力とダイナミック消費電力が含まれます。

° スナップショット作成時に指定されている、デバイス動作の想定 [Junction Temperature] および [Effective QJA]

• [On-Chip Power] - リソースタイプ別のデバイスで消費される総電力量。

場合によっては、 1 行に複数のリソースが含まれることがあります。たとえば、 [Clocking] の行にはクロック

ネットのほかに、 PLL や MMCM などのクロックマネージャーに関する消費電力も含まれることがあります。

また、 [Transceiver] の行には、マルチギガビットトランシーバー (MGT) とハード IP ブロックに関連する消費電

力が表示される場合があります。





• [Supply Summary] - 各種電源の電圧および電流の予測値。このパネルの値は、内部ロジックで必要なすべての電

力、および外部のボード終端などのザイリンクスデバイス外部で消費される電力が含まれます。また、スタ

ティック消費電力とダイナミック消費電力の両方が含まれます。

現在のスプレッドシートのスナップショットを追加

現在の XPE スプレッドシートのスナップショットを [Snapshot] シートに追加するには、次の手順に従ってください。

1. [Snapshot] シートの [Snapshot] をクリックします。

現在の XPE スプレッドシートのスナップショットがシートの表の一番右側の列に表示されます。

2. 必要に応じて、表の一番上の行に表示されるスナップショットの名前を変更します。

スナップショットをインポート

別のスプレッドシートで計算された消費電力量、あるいは ISE Design Suite または Vivado Design Suite でデザインをイ

ンプリメントするときに算出された消費電力量が含まれるスナップショットをインポートできます。

注記:消費電力情報を [Snapshot] シートにインポートする場合、インポートされたデータに示される FPGA または AP

SoC は、現在の XPE スプレッドシートで指定されているデバイスと一致する必要がありません。

スナップショットを [Snapshot] シートにインポートするには、次の手順に従ってください。

1. [Snapshot] シートの上部にある [Import] をクリックします。

現在の XPE スプレッドシートのスナップショットがシートの表の一番右側の列に表示されます。

2. [Select XPE File to Import] ダイアログボックスが表示されるので、 [ファイルの種類] から次のいずれかを選択し

ます。

° [XPE Workbook (*.xls*)]: 別の XPE スプレッドシートからデータをインポートする場合に選択します。

° [Power Report (*.pwr)]: ISE Design Suite または Vivado Design Suite で生成された消費電力レポート (Power

Report) からデータをインポートする場合に選択します。

3. インポートするファイルを参照し、 [Open] をクリックします。

スナップショットが [Snapshot] シートの表の一番右側の列に表示されます。必要に応じて、表の一番上の行に表示さ

れるスナップショットの名前を変更します。

[Snapshot] シートからスナップショットを削除

スナップショット 1 つを削除するには、該当するスナップショットの上部にある赤色の「X」をクリックします。

[Snapshot] シートのすべてのスナップショットを削除するには、シートの上部にある [Clear All] をクリックします。





グラフシートの使用

次の消費電力グラフでは、ユーザーデザインの消費電力概算値を示します。

[On‐Chip Power by Function]

このグラフでは、機能ブロックごとのさまざまな消費電力を示します。

[On‐Chip Power over Vccint]

このグラフでは、 Vccint (コア電圧) に対する消費電力の変化を示します。


図 6‐2:機能ブロックごとのオンチップ消費電力を示すグラフ


図 6‐3: Vccint に対するオンチップ消費電力を示すグラフ





[Static Current by Supply]

このグラフでは、電源レールごとのさまざまな電流値を示します。

[On‐Chip Typical vs Maximum Power]

このグラフでは、 PVT (プロセス、電圧、温度) の変化による消費電力を示します。

[On‐Chip Power]

このグラフでは、ジャンクション温度に対する消費電力の詳細 (スタティック消費電力と最大消費電力) を示します。


図 6‐4:電源レールごとのスタティック電流を示すグラフ


図 6‐5: オンチップの標準および最大消費電力を示すグラフ






図 6‐6: ジャンクション温度に対するオンチップ消費電力の変化を示すグラフ




付録 A

その他のリソースおよび法的通知

ザイリンクスリソース

アンサー、資料、ダウンロード、フォーラムなどのサポートリソースは、ザイリンクスサポートサイトを参照して

ください。

ソリューションセンター

デバイス、ツール、 IP のサポートについては、ザイリンクスソリューションセンターを参照してください。デザイ

ンアシスタント、デザインアドバイザリ、トラブルシュートのヒントなどが含まれます。

Xilinx Documentation Navigator とデザインハブ

Xilinx Documentation Navigator では、ザイリンクスの資料、ビデオ、サポートリソースへアクセスでき、特定の情報

を取得するためにフィルター機能や検索機能を利用できます。 Xilinx Documentation Navigator (DocNav) を開く方法:

• Vivado IDE から [Help] → [Documentation and Tutorials] を選択します。

• Windows の場合は、 [スタート ] → [すべてのプログラム] → [Xilinx Design Tools] → [DocNav] を選択します。

• Linux の場合は、コマンドプロンプトに「docnav」と入力します。

ザイリンクスのデザインハブでは、特定のデザインタスクに関する資料やその他の情報へのリンクが提供されている

ため、ユーザーは重要な概念を学んだり、よくある問題 (FAQ) を参考にできます。デザインハブへのアクセス方法:

• Xilinx Documentation Navigator で [Design Hubs View] タブをクリックします。

• ザイリンクスのウェブサイトで、デザインハブページを参照します。

注記: Xilinx Documentation Navigator の詳細は、ザイリンクスウェブサイトの Documentation Navigator ページを参照し

てください。



http://japan.xilinx.com/support

http://japan.xilinx.com/support/solcenters.htm

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=design+hubs

http://japan.xilinx.com/cgi-bin/docs/rdoc?t=docnav


付録 A: その他のリソースおよび法的通知

参考資料

注記:日本語版のバージョンは、英語版より古い場合があります。

1. XPower Analyzer ヘルプ

2. 『Vivado Design Suite ユーザーガイド : 消費電力解析および最適化』 (UG907: 英語版、日本語版)

3. 『消費電力手法ガイド』 (UG786) - ISE ツール用

4. 『コマンドラインツールユーザーガイド』 (UG628) - ISE ツール用

5. 『7 シリーズ FPGA コンフィギャラブルロジックブロックユーザーガイド』 (UG474: 英語版、日本語版)

6. 『7 シリーズ FPGA メモリリソースユーザーガイド』 (UG473: 英語版、日本語版)

7. 『7 シリーズ FPGA パッケージおよびピン配置ユーザーガイド』 (UG475: 英語版、日本語版)

8. 『7 シリーズ FPGA GTX/GTH トランシーバーユーザーガイド』 (UG476: 英語版、日本語版)

9. 『7 シリーズ FPGA GTP トランシーバーユーザーガイド』 (UG482: 英語版、日本語版)

10. 『Zynq-7000 AP SoC および 7 シリーズデバイスメモリインターフェイスソリューションユーザーガイド』 (UG586: 英語版、日本語版)

11. 『UltraScale アーキテクチャコンフィギャラブルロジックブロックユーザーガイド』 (UG574: 英語版、日本語版)

12. 『UltraScale アーキテクチャメモリリソースユーザーガイド』 (UG573: 英語版、日本語版)

13. 『UltraScale および UltraScale+ FPGA パッケージおよびピン配置ユーザーガイド』 (UG575: 英語版、日本語版)

14. 『UltraScale アーキテクチャ GTH トランシーバーユーザーガイド』 (UG576: 英語版、日本語版)

15. 『UltraScale アーキテクチャ GTY トランシーバー Advance 仕様ユーザーガイド』 (UG578: 英語版、日本語版)

16. 『Virtex-7 T/XT FPGA データシート : DC 特性および AC スイッチ特性』 (DS183: 英語版、日本語版)

17. 『Kintex-7 FPGA データシート : DC 特性および AC スイッチ特性』 (DS182: 英語版、日本語版)

18. 『Artix-7 FPGA データシート : DC 特性および AC スイッチ特性』 (DS181: 英語版、日本語版)

19. 『Virtex UltraScale FPGA データシート : DC 特性および AC スイッチ特性』 (DS893: 英語版、日本語版)

20. 『Kintex UltraScale FPGA データシート : DC 特性および AC スイッチ特性』 (DS892: 英語版、日本語版)

21. 『LogiCORE IP Aurora 8B/10B 製品ガイド』 (PG046: 英語版、日本語版)

22. 『LogiCORE IP Aurora 64B/66B 製品ガイド』 (PG074: 英語版、日本語版)

23. 『デバイスパッケージユーザーガイド』 (UG112)

24. 『7 シリーズ FPGA クロッキングリソースユーザーガイド』 (UG472: 英語版、日本語版)

25. 『UltraScale アーキテクチャクロッキングリソースユーザーガイド』 (UG572: 英語版、日本語版)

26. 『7 シリーズ FPGA SelectIO リソースユーザーガイド』 (UG471: 英語版、日本語版)

27. 『7 シリーズ FPGA DSP48E1 スライスユーザーガイド』 (UG479: 英語版、日本語版)

28. 『UltraScale アーキテクチャ DSP スライスユーザーガイド』 (UG579: 英語版、日本語版)

29. 『LogiCORE IP UltraScale Architecture Integrated Block for 100G Ethernet 製品ガイド』 (PG165: 英語版、日本語版)

30. 『LogiCORE IP UltraScale Architecture Integrated IP Core for Interlaken 製品ガイド』 (PG169: 英語版、日本語版)

31. 『Zynq-7000 All Programmable SoC テクニカルリファレンスマニュアル』 (UG585: 英語版、日本語版)

32. 『7 シリーズ FPGA および Zynq-7000 All Programmable SoC XADC デュアル 12 ビット 1MSPS アナログ-デジタルコンバーターユーザーガイド』 (UG480: 英語版、日本語版)

33. 『UltraScale アーキテクチャシステムモニターユーザーガイド』 (UG580: 英語版、日本語版)

34. 『7 シリーズ FPGA コンフィギュレーションユーザーガイド』 (UG470: 英語版、日本語版)

35. 『UltraScale アーキテクチャコンフィギュレーションユーザーガイド』 (UG570: 英語版、日本語版)


http://japan.xilinx.com/support/documentation/sw_manuals_j/xilinx14_7/isehelp_start.htm#xpa_c_overview.htm

http://japan.xilinx.com/cgi-bin/docs/rdoc?l=en;v=2016.3;t=ise+docs;d=ug786_PowerMethodology.pdf

http://japan.xilinx.com/cgi-bin/SW_Docs_Redirect/sw_docs_redirect?locale=ja&ver=14.7&topic=sw+manuals&sub=devref.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug473_7Series_Memory_Resources.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug475_7Series_Pkg_Pinout.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug476_7Series_Transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug482_7Series_GTP_Transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=mig_7series;v=latest;d=ug586_7Series_MIS.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug574-ultrascale-clb.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug573-ultrascale-memory-resources.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug575-ultrascale-pkg-pinout.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug576-ultrascale-gth-transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug578-ultrascale-gty-transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=ds183_Virtex_7_Data_Sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=ds182_Kintex_7_Data_Sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=ds181_Artix_7_Data_Sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=ds893-virtex-ultrascale-data-sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=ds892-kintex-ultrascale-data-sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=aurora_8b10b;v=latest;d=pg046-aurora-8b10b.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=aurora_64b66b;v=latest;d=pg074-aurora-64b66b.pdf

http://japan.xilinx.com/cgi-bin/SW_Docs_Redirect/sw_docs_redirect?locale=ja&topic=user+guides&sub=ug112.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug472_7Series_Clocking.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug572-ultrascale-clocking.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug471_7Series_SelectIO.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug479_7Series_DSP48E1.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug579-ultrascale-dsp.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=cmac;v=latest;d=pg165-cmac.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=interlaken;v=latest;d=pg169-interlaken.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug585-Zynq-7000-TRM.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug480_7Series_XADC.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug580-ultrascale-sysmon.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug470_7Series_Config.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug570-ultrascale-configuration.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=ug474_7Series_CLB.pdf


https://www.xilinx.com/cgi-bin/docs/rdoc?v=latest;d=ug907-vivado-power-analysis-optimization.pdf

https://japan.xilinx.com/cgi-bin/docs/rdoc?v=latest;d=ug907-vivado-power-analysis-optimization.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug474_7Series_CLB.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug473_7Series_Memory_Resources.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug475_7Series_Pkg_Pinout.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug476_7Series_Transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug482_7Series_GTP_Transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=mig_7series;v=latest;d=j_ug586_7Series_MIS.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug574-ultrascale-clb.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug573-ultrascale-memory-resources.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug575-ultrascale-pkg-pinout.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug576-ultrascale-gth-transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug578-ultrascale-gty-transceivers.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=j_ds183_Virtex_7_Data_Sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=j_ds182_Kintex_7_Data_Sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=j_ds181_Artix_7_Data_Sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=j_ds893-virtex-ultrascale-data-sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=data_sheets;d=j_ds892-kintex-ultrascale-data-sheet.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=aurora_8b10b;v=latest;d=j_pg046-aurora-8b10b.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=aurora_64b66b;v=latest;d=j_pg074-aurora-64b66b.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug472_7Series_Clocking.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug572-ultrascale-clocking.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug471_7Series_SelectIO.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug479_7Series_DSP48E1.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug579-ultrascale-dsp.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=cmac;v=latest;d=j_pg165-cmac.pdf

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=interlaken;v=latest;d=j_pg169-interlaken.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug585-Zynq-7000-TRM.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug480_7Series_XADC.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug580-ultrascale-sysmon.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug470_7Series_Config.pdf

https://japan.xilinx.com/cgi-bin/docs/ndoc?t=user_guides;d=j_ug570-ultrascale-configuration.pdf



36. FPGA 内で利用可能なリソースについては、ザイリンクスサポートサイトのシリコンデバイスを参照してください。

37. 『UltraScale アーキテクチャ FPGA メモリ IP LogiCORE IP 製品ガイド』 (PG150: 英語版、日本語版)

38. Vivado Design Suite の資料

トレーニングリソース

1. Vivado Design Suite QuickTake ビデオチュートリアル: Xilinx Power Estimator の使用

2. Vivado Design Suite QuickTake ビデオ: XPE を使用した UltraScale デバイスの消費電力の概算


http://japan.xilinx.com/documentation

https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=ultrascale_memory_ip;v=latest;d=pg150-ultrascale-memory-ip.pdf

http://japan.xilinx.com/cgi-bin/docs/rdoc?v=latest;t=vivado+docs

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=training;d=vivado/index.htm

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=video;d=hardware/using-the-xilinx-power-estimator.html

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=training;d=vivado/power-analysis-for-ultrascale-using-xpe.htm



http://japan.xilinx.com/cgi-bin/docs/ndoc?t=training;d=ultrascale/power-analysis-for-ultrascale-using-xpe.htm

http://japan.xilinx.com/cgi-bin/docs/ndoc?t=training;d=ultrascale/power-analysis-for-ultrascale-using-xpe.htm


https://japan.xilinx.com/cgi-bin/docs/ipdoc?c=ultrascale_memory_ip;v=latest;d=j_pg150-ultrascale-memory-ip.pdf



お読みください: 法的通知本通知に基づいて貴殿または貴社 (本通知の被通知者が個人の場合には「貴殿」、法人その他の団体の場合には「貴社」。以下同じ ) に開示される情報 (以下「本情報」といいます) は、ザイリンクスの製品を選択および使用することのためにのみ提供されます。適

用される法律が許容する最大限の範囲で、 (1) 本情報は「現状有姿」、およびすべて受領者の責任で (with all faults) という状態で提供

され、ザイリンクスは、本通知をもって、明示、黙示、法定を問わず (商品性、非侵害、特定目的適合性の保証を含みますがこれ

らに限られません)、すべての保証および条件を負わない (否認する ) ものとします。また、 (2) ザイリンクスは、本情報 (貴殿または

貴社による本情報の使用を含む) に関係し、起因し、関連する、いかなる種類・性質の損失または損害についても、責任を負わな

い (契約上、不法行為上 (過失の場合を含む)、その他のいかなる責任の法理によるかを問わない) ものとし、当該損失または損害に

は、直接、間接、特別、付随的、結果的な損失または損害 (第三者が起こした行為の結果被った、データ、利益、業務上の信用の

損失、その他あらゆる種類の損失や損害を含みます) が含まれるものとし、それは、たとえ当該損害や損失が合理的に予見可能で

あったり、ザイリンクスがそれらの可能性について助言を受けていた場合であったとしても同様です。ザイリンクスは、本情報に

含まれるいかなる誤りも訂正する義務を負わず、本情報または製品仕様のアップデートを貴殿または貴社に知らせる義務も負いま

せん。事前の書面による同意のない限り、貴殿または貴社は本情報を再生産、変更、頒布、または公に展示してはなりません。一

定の製品は、ザイリンクスの限定的保証の諸条件に従うこととなるので、 http://japan.xilinx.com/legal.htm#tos で見られるザイリンク

スの販売条件を参照してください。 IP コアは、ザイリンクスが貴殿または貴社に付与したライセンスに含まれる保証と補助的条件

に従うことになります。ザイリンクスの製品は、フェイルセーフとして、または、フェイルセーフの動作を要求するアプリケー

ションに使用するために、設計されたり意図されたりしていません。そのような重大なアプリケーションにザイリンクスの製品を

使用する場合のリスクと責任は、貴殿または貴社が単独で負うものです。 http://japan.xilinx.com/legal.htm#tos で見られるザイリンク

スの販売条件を参照してください。

自動車用のアプリケーションの免責条項

オートモーティブ製品 (製品番号に「XA」が含まれる ) は、 ISO 26262 自動車用機能安全規格に従った安全コンセプトまたは余剰性

の機能 ( 「セーフティ設計」 ) がない限り、エアバッグの展開における使用または車両の制御に影響するアプリケーション ( 「セー

フティアプリケーション」 ) における使用は保証されていません。顧客は、製品を組み込むすべてのシステムについて、その使用

前または提供前に安全を目的として十分なテストを行うものとします。セーフティ設計なしにセーフティアプリケーションで製品

を使用するリスクはすべて顧客が負い、製品責任の制限を規定する適用法令および規則にのみ従うものとします。

© Copyright 2012-2016 Xilinx, Inc. Xilinx、 Xilinx のロゴ、 Artix、 ISE、 Kintex、 Spartan、 Virtex、 Vivado、 Zynq、およびこの文書に含

まれるその他の指定されたブランドは、米国およびその他各国のザイリンクス社の商標です。 CPRI は Siemens AG の商標です。 PCI、 PCI Express、 PCIe、および PCI-X は、 PCI-SIG の商標です。 PowerPC の名称およびロゴは IBM, Corp. の登録商標で、ライセン

ス許諾を受けて使用されています。すべてのその他の商標は、それぞれの保有者に帰属します。

この資料に関するフィードバックおよびリンクなどの問題につきましては、 [email protected] まで、または各ページの

右下にある [フィードバック送信] ボタンをクリックすると表示されるフォームからお知らせください。フィードバックは日本語で

入力可能です。いただきましたご意見を参考に早急に対応させていただきます。なお、このメールアドレスへのお問い合わせは受

け付けておりません。あらかじめご了承ください。


http://japan.xilinx.com/legal.htm#tos

http://japan.xilinx.com/legal.htm#tos


mailto:[email protected]


xilinx power estimator · xilinx power estimator ユーザー ガイド 5 ug440 (v2016.3) 2016 年...

Documents

xilinx power estimator · xilinx power estimator ユーザーガイド 5 ug440 (v2016.3) 2016 年...