לוגיקה צירופית

יהודה אפק, יוסי מטיאס אוניברסיטת תל אביב

מבוסס על הרצאות של יורם זינגר, האוניברסיטה העברית י"ם

m

משתני יציאה

n

משתני כניסה

Design Principles נוהל תכנון:

תאור הבעיה.1.

קביעת מספר משתני הכניסה הקיימים ומספר משתני היציאה 2.הנדרשים.

התאמת סמלים למשתני הכניסה והיציאה.3.

בניית טבלת אמת המגדירה את היחסים הנדרשים בין הכניסות 4.ליציאות.

פישוט הפונקציה הבוליאנית עבור כל יציאה.5.

"קיבוץ" ופישוט של הפונקציה הכוללת.6.

תיאור וכתיבת הדיאגרמה הלוגית.7.

לוגיקה צרופיתCombinatorial Logic

מעגל צירופי לוגי

BCD => Seven -Segment - Decoder

Seven Segmenta

b

cde

f g

BCD ביטים ב –4מספר בן קלט:

" אמ"מ 1 פונקציות בוליאניות כך שכל פונקציה הינה "7פלט:המתאים צריך לדלוק. Segmentה-

נבנה את טבלת האמת.•

ע"י מפות קרנו. a…g נחשב את •

נצמצמם את המעגלים ע"י חיפוש שערים חוזרים.•

nBCD IN7 Seg Out

ABCDabcdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011

other

1011011111

(A,B,C,D)=>a

B

A

D

CAB

CD

a = B’D’ + C + A + BD

a =(B’+D+C) (A+B+C+D’)

:BCD 7 Segטבלת אמת

00

11

01

10

b

cde

f g

a

(A,B,C,D) =>ee = D’B’ + CD’ = D’(B’+C)e = (B’+C)D’

1 0

0 0 0 1

1 0 0 1

B

A

D

CAB

CD

00 01 11 1000

01

11

10

b

cde

f g

a

Half Adderחצי מחבר – ואת ) mod 2( סיביות ומחזיר את סכומן 2חצי מחבר: מקבל

הנשא.

absc

0000101001101101

S = X Y (a b)C = X • Y (a • b)

AB

S

C

S

(a’b’ + c)’==(a’b’)’•(a•b)’=(a+b)•(a’+b’)=aa’ + ab’ + ba’ +bb’

a

b CS

(a+b)’=a’b’

(ab)’ ab

HA

b0a0

C

S

Full Adderמחבר מלא – xyzcs0000010001010011101000101101100111011111

FA

bnan

Sn

Cn Cn-1

x,y,zסימטריות ב s,cהפונקציות

הינם זהים x,y,z"תפקידי" Y

Z

X

C

Y

Z

X

S

S = x’y’z + x’yz’ + xy’z’ + xyzC = xy + yz + xz

1

111

11

11

Ripple Carry Adder

4-Bit Adder

מחבר / מחסר

01

1

“1” A0 B<0

“1”A<0B0

Comparatorמשווה גודל -

A>B אין : overflow A-B>0 0=MSB ו A<>B

overflow MSB=1 A>=0,B<0 יש

B>A אין : overflow A-B<0 MSB=1

overflow MSB=0 A<0,B>=0 יש

c4 XOR c3 :Overflow

No Overflow