第八章 可编程逻辑器件第八章 可编程逻辑器件

• 8.1 8.1 概概述述 • 8.2 8.2 现现场场可编程逻辑阵列（可编程逻辑阵列（ FPLAFPLA ））• 8.3 8.3 可编程阵列逻辑（可编程阵列逻辑（ PALPAL ）） • 8.4 8.4 通用阵列逻辑（通用阵列逻辑（ GALGAL ））• 8.5 8.5 可擦除的可编程逻辑器件（可擦除的可编程逻辑器件（ EPLDEPLD ））• 8.6 8.6 现现场场可编程门阵列（可编程门阵列（ FPGAFPGA ））• 8.7 8.7 PLDPLD 的编程（无图）的编程（无图）• 8.8 8.8 在系统可编程逻辑器件（在系统可编程逻辑器件（ ISPISP －－ PLDPLD ））

返回

8.1 8.1 概 概 述述

• 图图 8.1.1 PLD8.1.1 PLD 电路中门电路的惯用画法电路中门电路的惯用画法（（ aa ））与与门门

• （（ bb ）输出恒等于）输出恒等于 00 的的与与门门• （（ cc ））或或门门• （（ dd ）互补输出的缓冲器）互补输出的缓冲器• （（ ee ）三态输出的缓冲器）三态输出的缓冲器

返回

图图 8.1.1 PLD8.1.1 PLD 电路中门电路的惯用画法电路中门电路的惯用画法（（ aa ））与与门（门（ bb ）输出恒等于）输出恒等于 00 的的与与门（门（ cc ））或或门门（（ dd ）互补输出的缓冲器（）互补输出的缓冲器（ ee ）三态输出的缓冲器）三态输出的缓冲器

返回

8.2 8.2 现现场场可编程逻辑阵列（可编程逻辑阵列（ FPLAFPLA ））

• 图图 8.2.1 FPLA8.2.1 FPLA 的基本电路结构的基本电路结构• 图图 8.2.2 FPLA8.2.2 FPLA 的的异或异或输出结构输出结构• 图图 8.2.3 8.2.3 时序逻辑型 时序逻辑型 FPLAFPLA 的电路结构的电路结构

返回

图图 8.2.1 FPLA8.2.1 FPLA 的基本电路结构的基本电路结构

返回

图图 8.2.2 FPLA8.2.2 FPLA 的的异或异或输出结构输出结构

返回

图图 8.2.3 8.2.3 时序逻辑型 时序逻辑型 FPLAFPLA 的电路结构的电路结构

返回

8.3 8.3 可编程阵列逻辑（可编程阵列逻辑（ PALPAL ））• 图图 8.3.1 PAL8.3.1 PAL 器件的基本电路结构器件的基本电路结构• 图图 8.3.2 8.3.2 编程后的编程后的 PALPAL 电路电路• 图图 8.3.3 8.3.3 具有互补输出的专用输出结构具有互补输出的专用输出结构• 图图 8.3.4 PAL8.3.4 PAL 的可编程输入的可编程输入 // 输出结构输出结构• 图图 8.3.5 8.3.5 带有带有异或异或门的可编程输入门的可编程输入 // 输出结构输出结构• 图图 8.3.6 PAL8.3.6 PAL 的寄存器输出结构的寄存器输出结构• 图图 8.3.7 PAL8.3.7 PAL 的的异或异或输出结构输出结构• 图图 8.3.8 PAL8.3.8 PAL 的运算选通反馈结构的运算选通反馈结构• 图图 8.3.9 8.3.9 产生产生 1616 种算术、逻辑运算的编程情况种算术、逻辑运算的编程情况• 图图 8.3.10 PAL14H48.3.10 PAL14H4 按式〔 按式〔 8.3.2 8.3.2 〕编程后的逻辑图〕编程后的逻辑图• 图图 8.3.11 8.3.11 例 例 8.3.28.3.2 输出状态的卡诺图输出状态的卡诺图• 图图 8.3.12 8.3.12 例 例 8.3.28.3.2 中编程后的中编程后的 PAL16R4PAL16R4 的逻辑图的逻辑图

返回

图图 8.3.1 PAL8.3.1 PAL 器件的基本电路结构器件的基本电路结构

返回

图图 8.3.2 8.3.2 编程后的编程后的 PALPAL 电路电路

返回

图图 8.3.3 8.3.3 具有互补输出的专用输出结构具有互补输出的专用输出结构

返回

图图 8.3.4 PAL8.3.4 PAL 的可编程输入的可编程输入 // 输出结构输出结构

返回

图图 8.3.5 8.3.5 带有带有异或异或门的可编程门的可编程 输入 输入 // 输出结构输出结构

返回

图图 8.3.6 PAL8.3.6 PAL 的寄存器输出结构的寄存器输出结构

返回

图图 8.3.7 PAL8.3.7 PAL 的的异或异或输出结构输出结构

返回

图图 8.3.8 PAL8.3.8 PAL 的运算选通反馈结构的运算选通反馈结构

返回

图图 8.3.9 8.3.9 产生产生 1616 种算术、逻辑运算的编程情况种算术、逻辑运算的编程情况

返回

图图 8.3.10 PAL14H48.3.10 PAL14H4 按式〔 按式〔 8.3.2 8.3.2 〕编程后的逻辑图〕编程后的逻辑图

返回

图图 8.3.11 8.3.11 例 例 8.3.28.3.2 输出状态的卡诺图输出状态的卡诺图

返回

图图 8.3.12 8.3.12 例 例 8.3.28.3.2 中编程后的中编程后的 PAL16R4PAL16R4 的逻辑图的逻辑图

返回

8.4 8.4 通用阵列逻辑（通用阵列逻辑（ GALGAL ））

• 图图 8.4.1 GAL16V88.4.1 GAL16V8 的电路结构图的电路结构图• 图图 8.4.2 8.4.2 由由 33 个编程单元构成的个编程单元构成的与与门门• 图图 8.4.3 GAL16V88.4.3 GAL16V8 编程单元的地址分配编程单元的地址分配• 图图 8.4.4 OLMC8.4.4 OLMC 的结构框图的结构框图• 图图 8.4.5 GAL16V88.4.5 GAL16V8 结构控制字的组成结构控制字的组成• 图图 8.4.6 OLMC58.4.6 OLMC5 种工作模式下的简化电路（图中种工作模式下的简化电路（图中 NCNC 表示不连表示不连

接）（接）（ aa ）专用输入模式（）专用输入模式（ bb ）专用组合输出模式（）专用组合输出模式（ cc ）反馈组）反馈组合输出模式（合输出模式（ dd ）时序电路中的组合输出模式（）时序电路中的组合输出模式（ ee ）寄存器输出）寄存器输出模式模式

• 图图 8.4.7 GAL8.4.7 GAL 的输入缓冲器电路的输入缓冲器电路• 图图 8.4.8 GAL8.4.8 GAL 的输出缓冲器电路的输出缓冲器电路• 图图 8.4.9 GAL8.4.9 GAL 的静态输出特性（的静态输出特性（ aa ）输出为高电平时（）输出为高电平时（ bb ）输出）输出

为低电平时为低电平时返回

图图 8.4.1 GAL16V88.4.1 GAL16V8 的电路结构图的电路结构图

返回

图图 8.4.2 8.4.2 由由 33 个编程单元构成的个编程单元构成的与与门门

返回

图图 8.4.3 GAL16V88.4.3 GAL16V8 编程单元的地址分配编程单元的地址分配

返回

图图 8.4.4 OLMC8.4.4 OLMC 的结构框图的结构框图

返回

图图 8.4.5 GAL16V88.4.5 GAL16V8 结构控制字的组成结构控制字的组成

返回

图图 8.4.68.4.6 OLMC5OLMC5 种工作模式下的简化电路种工作模式下的简化电路（图中（图中 NCNC 表示不连接）表示不连接）（（ aa ）专用输入模式 （）专用输入模式 （ bb ）专用组合输出模式 （）专用组合输出模式 （ cc ）反馈组合输出模式 ）反馈组合输出模式

（（ dd ）时序电路中的组合输出模式 （）时序电路中的组合输出模式 （ ee ）寄存器输出模式）寄存器输出模式

返回

图图 8.4.7 GAL8.4.7 GAL 的输入缓冲器电路的输入缓冲器电路

返回

图图 8.4.8 GAL8.4.8 GAL 的输出缓冲器电路的输出缓冲器电路

返回

图图 8.4.9 GAL8.4.9 GAL 的静态输出特性的静态输出特性（（ aa ）输出为高电平时（）输出为高电平时（ bb ）输出为低电平时）输出为低电平时

返回

8.5 8.5 可擦除的可编程逻辑器件（可擦除的可编程逻辑器件（ EPLDEPLD ））

• 图图 8.5.1 AT22V108.5.1 AT22V10 的电路结构框图的电路结构框图• 图图 8.5.2 8.5.2 每组乘积项分为两部分的可编程结构每组乘积项分为两部分的可编程结构• 图图 8.5.3 8.5.3 与与－－或或逻辑阵列的乘积项共享结构逻辑阵列的乘积项共享结构• 图图 8.5.4 AT22V108.5.4 AT22V10 的的 OLMCOLMC 电路结构图电路结构图• 图图 8.5.5 ATV7508.5.5 ATV750 的的 OLMCOLMC 电路结构图电路结构图

返回

图图 8.5.1 AT22V108.5.1 AT22V10 的电路结构框图的电路结构框图

返回

图图 8.5.2 8.5.2 每组乘积项分为两部分的可每组乘积项分为两部分的可编程结构编程结构

返回

图图 8.5.3 8.5.3 与与－－或或逻辑阵列的乘积项共享结构逻辑阵列的乘积项共享结构

返回

图图 8.5.4 AT22V108.5.4 AT22V10 的的 OLMCOLMC 电路结构图电路结构图

返回

图图 8.5.5 ATV7508.5.5 ATV750 的的 OLMCOLMC 电路结构图电路结构图

返回

8.6 8.6 现现场场可编程门阵列（可编程门阵列（ FPGAFPGA ））• 图图 8.6.1 FPGA8.6.1 FPGA 的基本结构框图的基本结构框图• 图图 8.6.2 FPGA8.6.2 FPGA 内静态存储器的存储单元内静态存储器的存储单元• 图图 8.6.3 XC20648.6.3 XC2064 的的 IOBIOB 电路电路• 图图 8.6.4 XC20648.6.4 XC2064 的的 CLBCLB 电路电路• 图图 8.6.5 XC20648.6.5 XC2064 中中 CLBCLB 的的 33 种组态（种组态（ aa ）四变量任意函数（）四变量任意函数（ bb ）两个三）两个三

变量任意函数（变量任意函数（ cc ）五变量逻辑函数）五变量逻辑函数• 图图 8.6.6 8.6.6 二变量通用逻辑模块的原理图二变量通用逻辑模块的原理图• 图图 8.6.7 XC20648.6.7 XC2064 中中 CLBCLB 的存储电路的存储电路• 图图 8.6.8 FPGA8.6.8 FPGA 内部的互连资源内部的互连资源• 图图 8.6.9 8.6.9 开关矩阵和可编程连接点开关矩阵和可编程连接点• 图图 8.6.10 8.6.10 利用水平和垂直通用连线和开关矩阵实现连接利用水平和垂直通用连线和开关矩阵实现连接• 图图 8.6.11 8.6.11 用直接连线实现连接用直接连线实现连接• 图图 8.6.12 XC20648.6.12 XC2064 的主并装载模式（的主并装载模式（ aa ）电路接法（）电路接法（ bb ）写入数据的时序）写入数据的时序

图图• 图图 8.6.13 8.6.13 石英晶体振荡器电路石英晶体振荡器电路• 图图 8.6.14 8.6.14 装载过程的流程图装载过程的流程图

返回

图图 8.6.1 FPGA8.6.1 FPGA 的基本结构框图的基本结构框图

返回

图图 8.6.2 FPGA8.6.2 FPGA 内静态存储器的存储单元内静态存储器的存储单元

返回

图图 8.6.3 XC20648.6.3 XC2064 的的 IOBIOB 电路电路

返回

图图 8.6.4 XC20648.6.4 XC2064 的的 CLBCLB 电路电路

返回

图图 8.6.5 XC20648.6.5 XC2064 中中 CLBCLB 的的 33 种组态种组态（（ aa ）四变量任意函数 （）四变量任意函数 （ bb ）两个三变量任意函数 （）两个三变量任意函数 （ cc ）五变）五变

量逻辑函数量逻辑函数

返回

图图 8.6.6 8.6.6 二变量通用逻辑模块的原理图二变量通用逻辑模块的原理图

返回

图图 8.6.7 XC20648.6.7 XC2064 中中 CLBCLB 的存储电路的存储电路

返回

图图 8.6.8 FPGA8.6.8 FPGA 内部的互连资源内部的互连资源

返回

图图 8.6.9 8.6.9 开关矩阵和可编程连接点开关矩阵和可编程连接点

返回

图图 8.6.10 8.6.10 利用水平和垂直通用连线和开关矩阵实现连利用水平和垂直通用连线和开关矩阵实现连接接

返回

图图 8.6.11 8.6.11 用直接连线实现连接用直接连线实现连接

返回

图图 8.6.12 XC20648.6.12 XC2064 的主并装载模式的主并装载模式（（ aa ）电路接法 （）电路接法 （ bb ）写入数据的时序图）写入数据的时序图

返回

图图 8.6.13 8.6.13 石英晶体振荡器电路石英晶体振荡器电路

返回

图图 8.6.14 8.6.14 装载过程的流程图装载过程的流程图

返回

8.8 8.8 在系统可编程逻辑器件（在系统可编程逻辑器件（ ISPISP －－ PLDPLD ））• 图图 8.8.1 ispGAL16z88.8.1 ispGAL16z8 的电路结构框图的电路结构框图• 图图 8.8.2 ispGAL16z88.8.2 ispGAL16z8 编程操作流程图编程操作流程图• 图图 8.8.3 ispLSI10328.8.3 ispLSI1032 的电路结构框图的电路结构框图• 图图 8.8.4 ispLSI10328.8.4 ispLSI1032 的逻辑功能划分框图的逻辑功能划分框图• 图图 8.8.5 8.8.5 通用逻辑模块（通用逻辑模块（ GLBGLB ）的电路结构）的电路结构• 图图 8.8.6 GLB8.8.6 GLB 的其它几种组态模式（的其它几种组态模式（ aa ）高速旁路模式（）高速旁路模式（ bb ））异异

或或逻辑模式（逻辑模式（ cc ）单乘积项模式）单乘积项模式• 图图 8.8.7 8.8.7 输入输入 // 输出单元（ 输出单元（ IOC IOC ）的电路结构）的电路结构• 图图 8.8.8 IOC8.8.8 IOC 的各种组态的各种组态• 图图 8.8.9 ispLSI8.8.9 ispLSI 器件的编程接口器件的编程接口• 图图 8.8.10 ispGDS228.8.10 ispGDS22 的结构框图的结构框图• 图图 8.8.11 ispGDS228.8.11 ispGDS22 的输入的输入 // 输出单元（ 输出单元（ IOC IOC ））

返回

图图 8.8.1 ispGAL16z88.8.1 ispGAL16z8 的电路结构框图的电路结构框图

返回

图图 8.8.2 ispGAL16z88.8.2 ispGAL16z8 编程操作流程图编程操作流程图

返回

图图 8.8.3 ispLSI10328.8.3 ispLSI1032 的电路结构框图的电路结构框图

返回

图图 8.8.4 ispLSI10328.8.4 ispLSI1032 的逻辑功能划分框图的逻辑功能划分框图

返回

图图 8.8.5 8.8.5 通用逻辑模块（通用逻辑模块（ GLBGLB ）的电路结构）的电路结构

返回

图图 8.8.6 GLB8.8.6 GLB 的其它几种组态模式的其它几种组态模式（（ aa ）高速旁路模式（）高速旁路模式（ bb ））异或异或逻辑模式（逻辑模式（ cc ）单乘积项模式）单乘积项模式

返回

图图 8.8.7 8.8.7 输入输入 // 输出单元（ 输出单元（ IOC IOC ）的电路结构）的电路结构

返回

图图 8.8.8 IOC8.8.8 IOC 的各种组态的各种组态

返回

图图 8.8.9 ispLSI8.8.9 ispLSI 器件的编程接口器件的编程接口

返回

图图 8.8.10 ispGDS228.8.10 ispGDS22 的结构框图的结构框图

返回

图图 8.8.11 ispGDS228.8.11 ispGDS22 的输入的输入 // 输出单元（ 输出单元（ IOC IOC ））

返回