可编程 asic 设计

电子科技大学

可编程 ASIC 设计

设计流程学时分配： 2

电子科技大学

实例：智能烧烤机

沙河一号智能烧烤

机

电子科技大学

现代 IC 设计层次

电子科技大学


抽象层次时序单位基本单元电路的功能描述

系统级数据处理进程及通信自然语言描述或者相互通信的进程前

端

后端

电子科技大学

设计层次 (1)系统级

数据采集信号转换预处理

火候控制

意外处理

LCD 显示控制

调料控制

机械控制中心主控

数据存储键盘控制

电子科技大学



系统级数据处理进程及通信自然语言描述或者相互通信的进程

算法级运算步运算的控制行为有限状态机、数据流图、控制流图

前端

后端

设计层次 (2)算法级（温度控制）

熄火升温

等待

降温喂狗

温度到达门限

温度到达门限

阶段切换

熟了

焦了

新任务

电子科技大学





寄存器变换级时钟周期寄存器、运算、

变换布尔方程、二元决策图、有限状态机

前端

后端

设计层次 (3)

寄存器级 ( 数字信号处理 )

寄存器 MUX

选择时钟时钟al

ualu

寄存器

寄存器时钟

电子科技大学







逻辑门级延时逻辑门、器件（晶体管）原理图

前端

后端

电子科技大学

设计层次 (4)

逻辑门级 (RS 触发器 )

S

R

Q

Q

电子科技大学








电路级物理时间晶体管、 R,L,C等电压、电流的微分方程

前端

后端

电子科技大学

设计层次 (5)

电路级 (CMOS 反向器 )

电子科技大学









物理（版图）级几何图形

前端

后端

电子科技大学

“ 自底向上”与“自顶向下”

系统级

算法级

寄存器级

逻辑门级

电路级，版图级…

传统：自底向上现代：自顶向下

电子科技大学

ASIC 半定制与全定制（ 1 ）• 半定制集成电路设计方法：设计者可以只完成硬件的逻辑门级结构描

述，然后由集成电路制造者用门阵列或者标准单元方法将逻辑门级结构映射到版图，最后制造集成电路。

• 全定制集成电路设计方法：设计者自行设计出集成电路的掩膜版图，

由集成电路制造者根据版图数据制造集成电路。

电子科技大学

ASIC 半定制与全定制（ 2 ）








物理（版图）级几何图形

前端

后端

半定制全定制

电子科技大学

可编程 ASIC

• 包括 CPLD ， FPGA 等。• 常用于电子系统的可编程设计，以及 IC

设计的验证。• 为半定制的数字系统设计提供了便利，

极大降低了设计成本和风险。

电子科技大学

注意• 以下将采用“数字集成系统”统

称“ ASIC” 与“可编程 ASIC” 。

电子科技大学

数字集成系统设计与综合 (1)• 集成电路设计过程：硬件的高层次抽象描述

硬件的低层次物理描述

•把硬件的一种描述形式转换成另一种描述形式

采用手工方式采用自动化的计算机辅助设计工具

设计综合

电子科技大学

数字集成系统设计与综合 (2)设计层次行为域结构域

系统级

算法级

自然语言描述

算法描述自然语言综合 ( 设计 )

电子科技大学


系统级

算法级

自然语言描述


寄存器级数据流图描述算法综合 ( 设计 )

电子科技大学


系统级

算法级

自然语言描述



门级逻辑图描述逻辑综合 ( 设计 )

电子科技大学


系统级

算法级

自然语言描述



门级

版图级

逻辑图描述

几何图形描述

逻辑综合 ( 设计 )

版图综合 ( 设计 )

电子科技大学

数字集成系统设计与综合 (3)

•综合的过程由两部分组成：第一步：简单的转换。第二步：优化。

•自动综合工具被广泛采用的原因：设计方案是否最优并不重要，而设计成本和设计的可靠性 ( 不出错误 ) 是必须最先考虑的因素。

•有经验的电路设计者直接在中间层次 ( 寄存器传输级等 ) 设计的硬件质量要比综合器产生的好。

综合器不可能找出硬件设计的全部可能实现方式，从而

不可能得出最优的方案。

电子科技大学

注意• 除了特别说明的地方除外，此后本门课所说的“综合”均是指“逻辑综合”。这也符合工程界的习惯。

• 相同的代码，针对不同 foundry 工艺库( 可编程 asic 元件库 ) 综合出来的电路将不相同。

• 相同的代码，用不同的综合工具综合出的电路也可能不相同。

电子科技大学

典型 IC 设计流程系统设计系统验证

电子科技大学

典型 IC 设计流程系统设计

算法设计

系统验证

算法验证

电子科技大学


算法设计

RTL 设计

系统验证

算法验证

RTL 验证

电子科技大学


算法设计

RTL 设计

逻辑综合

向 foundry 提交网表

系统验证

算法验证

RTL 验证

注意此处是针对特定的 foundry工艺库所进行的

综合

电子科技大学


算法设计

RTL 设计

逻辑综合


系统验证

算法验证

RTL 验证

Foundry 进行版图设计

Foundry返回最终网表

电子科技大学


算法设计

RTL 设计

逻辑综合


系统验证

算法验证

RTL 验证


Foundry返回最终网表后仿真

电子科技大学


算法设计

RTL 设计

逻辑综合


系统验证

算法验证

RTL 验证


Foundry返回最终网表后仿真foundry 流片

电子科技大学


算法设计

RTL 设计

逻辑综合


系统验证

算法验证

RTL 验证


Foundry返回最终网表后仿真foundry 流片

前端流程

后端流程

电子科技大学

典型 FPGA应用设计流程系统设计

算法设计

RTL 设计

系统验证

算法验证

RTL 验证

逻辑综合

布局布线后仿真

数据流下载硬件验证

为什么需要后仿真和硬件验

证？

电子科技大学


算法设计

RTL 设计

系统验证

算法验证

RTL 验证

逻辑综合



EDA 工具辅助完成

电子科技大学


算法设计

RTL 设计

系统验证

算法验证

RTL 验证

逻辑综合



本课重点！

电子科技大学

FPGA开发模型

计算机

目标板

下载电缆

电子科技大学

中国 IC 设计工程界中的争议话题：反向提取

版图图像识别电路

设计思路

分析

背景：中国改革开放初期的“以市场换技术”战略并没有取得预期的效果，中国的 IT 技术特别是 IC 设计一直处于很低的水平。

芯片

去除封装

电子科技大学

IP CORE 的三种形式• Soft Core: 源代码或电路图；• Firm Core: 综合后的网表；• Hard Core: 最终版图。

电子科技大学

主流 FPGA厂商及其 EDA 工具• Xilinx公司， Foundation ISE 。• Altera公司， MaxPlusII QuartusII 。• Lattice公司。• 第三方开发工具：

– 综合工具： Synplify, Synplicity, Leonado 等；– ( 动态 )仿真工具： Modelsim 等。

电子科技大学

主流 ASIC EDA研发商• 开发商有 Mentor Graphics 、 Cadence,

Synopsys 等。• 其开发工具众多，按照功能主要分为设

计输入、综合、版图设计、静态时序分析、动态时序分析、功耗估计、可测性分析等。

电子科技大学

一个硅谷丛林的故事

阿凡提筋斗云二○○一年一二月二六

于美国硅谷

电子科技大学

背景 (1)

• 在二十世纪七十年代的末期，集成电路的设计开始走向商业化。 CAD软件出现。

• 七十年代末与八十年代初， EDA 的领头羊是 Calma ， Computer Vision 与Applicon 。但是很快，从八十年代中开始，另外三家公司Mentor 　Graphics ， Daisy ， Valid占有了市场的最大份额。

电子科技大学

• 从八十年代开始 ,无数的新兴芯片设计公司如雨后春笋般拔地而起， CAD软件行业也开始进入黄金时代。

• 卡斯特罗 : 1993 SDA 。 1986 ， SDA的总裁。 1988 。 SDA + ECAD Cadence ，总裁与首席执行官。

• 1988 – 1992 ， Cadence -- 行业龙头。

电子科技大学

• 92, 93年， synopsys基本垄断了前端技术 ;

Cadence – 后端技术。• 突然出现： Arcsys ，目标：芯片布局与布线。正是 Cadence 的核心。

• Arcsys ： 1991年，由四位原是 Cadence雇员的中国人成立。

• Arcsys产品： ArcCell 。

电子科技大学

AK47

• Cadence 徐建国 B-Team ，展开 AK47 计划

• AK47 ： Kill Arcsys in 47 weeks 。• 4盒， 47 ＋ 1 颗子弹。• 亚微米时代与超亚微米时代，通道布线

技术面积布线技术。• 1993年， Arcsys亏损 220 万美金 .

电子科技大学

背叛• Cadence内部分裂。徐建国 VS James

Solomon 。• 1994年 3月，徐建国 : “我将去海滩”。• B-team崩溃。 Cadence防止雪崩：推迟

上任； 1994年内禁止招聘 Cadence员工。

电子科技大学

间谍战• 1995年刚过， Arcsys挖人计划。第 1个月： 9 。

• 1994年 9月，米奇：软件架构工程师。 Qplace 新布局技术。

• Cadence 搜索权。 Qplace源码和约会记录，钱财支付等。 24小时跟踪。

• 1995年初， byebye.tar ：最新版本的Qplace 。

电子科技大学

• 1995年 6月。 Arcsys 上市。• 1995年 8月。 Cypress 工程师：Error a: color not found in this file.

Error: a color not found in this file.

Arcsys未知。• 1995年 11月， Arcsys + ISS Avanti 。• 1995年 12月， Cacence ，搜索令。

电子科技大学

• 漫长的诉讼后， 2001年 7月 25日正式判决。

• 六人中有四人需服一到两年的刑期，并判决阿凡提对凯登斯的损害性赔偿金额为一亿九千五百万美元，创下硅谷知识产权官司中，公司对公司最高赔偿金额的刑事案件。

电子科技大学

1995 – 2001诉讼期间：• 一、置身事外的 Synopsys继续其前端技术的领

先，目前拥有八成五的市场。• 二、阿凡提在 1996年采用“洁净室”手段重写

其 Arccell 的源程序，以保障其合法性，新产品称为银河与阿波罗（ Milkyway ， Apollo ）。

• 三、阿凡提的布局与绕线因为在时间驱动技术（ Timing － driven ）上的优势，继续扩大其市场份额，到二○○一年与凯登斯大致各占市场的四成。

电子科技大学

• 四、原来的 Mentor 　 graphics 重新进入 EDA市场。以多层次验证（ hierachical verification ）取得验证市场以及一些新市场的最大份额。

• 五、卡斯特罗在一九九七年离开 Cadence 。按他自己的说法，与阿凡提之战让他恶心，在收购一家名为 C ＆ P 的 EDA公司后，终于可以将总裁与首席执行官的责任交给新的首席执行官，从而脱离 EDA这个市场。

电子科技大学

后记• 2001.7月后， Avanti绝望。• 二○○一年十二月三日，出人意料之外

的， Synopsys宣布将以八亿美金收购阿凡提。立即在硅谷各公司与工程师们间引起争论。

• Synopsys 是这样回答一些工程师对其道德立场的指控的： Synopsys 在八亿收购中，其中一亿是给原阿凡提董事局的数位董事，以保证他们在将来不会出现在 Synopsys 的任何管理阶层。 Synopsys 以金钱来洗清与原来阿凡提众人的联系关系。在这一亿美金中，徐建国个人将得到大约四千万美金。

电子科技大学

• 到二○○一年， EDA市场可算是出现四大金刚的局面，从销售额上：

• 　　　　第一　 Cadence ，大约十五亿美金。• 　　　　第二　 Synopsys ，大约九亿美金。• 　　　　第三　Mentor Graphics ，大约七亿美金。

• 　　　　第四　阿凡提，大约四亿美金。• 卡斯特罗离开 EDA领域，徐建国留在台湾。

电子科技大学

EDA界的其他华人• 教父级人物首推黄炎松，他是 Cadence 前身益华 (ECAD) 的共同创办人，与他携手的是赵修平等人。

• 在 GRIC创办人陈宏的眼中，黄炎松是他的“导师”。

• 另一位有名的 EDA杰出华裔则是 Montor 最高职位的华裔副总裁南宁，但英年早逝。

• 在 Cadence 的李怀也是赫赫有名的。• 王山则是 Epic 的创办人，后来公司被新思并购之后，现在加入上市公司 Nassda 。

电子科技大学

• 居龙原所属的公司 TMA(Technology Modeling Associates) 在徐建国大肆并购的市场策略之下，在九八年成为先驱并购的公司之一。居龙也随着 TMA 的老板杰威 (Roy E. Jewell) 一同服务先驱。

可编程 asic 设计

Documents