이온 주입 공정 -...

46
W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes 1 이온 주입 공정 I. 서론 II. 이온 주입 장비 III. 이온 주입의 특징 응용 IV. 비정질에서의 주입 이온의 분포 V. 단결정에서의 주입 이온의 분포 VI & VII. 손상과 어닐링 VIII. 소자 집적회로 제조기술에 미치는 영향

Upload: others

Post on 27-Dec-2019

4 views

Category:

Documents


0 download

TRANSCRIPT

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    1

    이온 주입 공정

    I. 서론

    II. 이온 주입 장비

    III. 이온 주입의 특징 및 응용

    IV. 비정질에서의 주입 이온의 분포

    V. 단결정에서의 주입 이온의 분포

    VI & VII. 손상과 어닐링

    VIII. 소자 및 집적회로 제조기술에 미치는 영향

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    2

    I. 서 론 1. 목적: 정확한 양의 불순물을 원하는 곳에 도핑하는 것.

    • 에너지: 20 ~ 5000 keV (~Mev) • 거리: 100 ~ 10,000 Å • 농도: 1014 ~ 1021 atoms/cm3

    2. 응용: • 1968 varactor diode, Al-gate MOSFET • 1969 ~ 1975: IC process 응용연구 Stanford Univ. Gibbons group(James Sansbury) • 현재 furnace doping free process (VT 조절, well 도핑, S/D 도핑), III-V process • gettering, SIMOX wafer

    3. Mask materials: • 산화물, 질화물, 감광막,다결정 실리콘, 금속박막

    4. Study: • 장비, 이온주입의 특징, 손상과 어닐링, IC 제조 기술에의 응용

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    3

    ☞ 구성: 이온공급부, 분류기, 가속기, 집중기, 중성빔 포획 장치, 주사기, 웨이퍼 가공실

    II. 이온 주입 장비

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    4

    1. 진공장치: 10-7~10-8 torr → diffusion pump, ion pump

    2. 이온 공급 장치 • 원리: 전자 (hot filament) → 가속 → 중성원자 충돌 → 이온 생성 • 형태:

    • arc-discharge 형, duoplasmatron 형 • cold cathode 형, RF 형

    • 사용 가스: BF3, PH3, AsH3, BCl3, AsF3 • 생성 이온: 10B(19%)+11B(81%) in BF3 • ion의 종류:

    • 10B+, 10BF+, 10BF2+, 10BF3+, F2+, 11BF+, 11BF2+, 11BF3+, 10B2+, ……

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    5

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    6

    3. 분류기: 원하는 이온을 선택 하는 곳 : 11B+ • 원리 : H(kG), P(cm), M(16.000, O+), E(keV)

    HP = 4.5qME q=1, B+ q=2, B2+

    • 이온 질량과 에너지가 증가할수록 자장의 세기가 커져야 이온 궤적의 반경이 일정하게 유지된다.

    4. 가속기: • E(keV) = qV(kV)

    V=150 kV, P+ ion이 가속되면 150 keV V=150 kV, P2+ ion이 가속되면 300 keV

    • 방식 : 선 분류 방식: 25 keV 가속 후 분류하여

    최종 에너지까지 가속 후 분류 방식 : 최종 에너지를 얻은 후 분류

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    7

    5. 집속기 • 정전장 렌즈 또는 자장 렌즈를 사용하여 직경 1 cm의 빔을 형성

    6. 중성빔 포획 장치 • P+ + N2 → P + N2+

    scanning(주사)에 영향이 없으므로 wafer 중앙에

    주입되어 P의 uniformity를 나쁘게 한다.

    7. 주사기 • 방법 :

    X-Y 주사법

    혼합 주사법

    기계적 주사법

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    8

    8. 이온 주입실 • Q < 1013 ions/cm2 10초 이내에 이온 주입 • throughput : 웨이퍼 가공실의 진공 만드는데 대부분 시간이 소요. • Q >1013 ions/cm2 인 경우는 wafer handling보다 이온 주입 시간이 문제 → high current implanter • Faraday 컵 : 기판에서 나오는 전자나 이온을 잡아주는 장치

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    9

    III. 이온 주입의 특징 및 응용

    1. 불순물 단위 주입량 (dose) : Q [ions/cm2] • 범위: 1010 ∼ 1017 (이온/cm2) 1010 ∼ 1012 : 열확산에 의하여 얻을 수 없음 1015 ∼ 1017 : 열확산에 의한 결과와 비슷

    2. profile의 조절 • RP : 표면에서 수직거리의 평균치 → 투사 범위 • ∆RP : 수직거리의 표준 편차 → 투사 범위 표준 편차 • profile : Gaussian

    3. 측면 퍼짐의 감소

    ☞ 측면 확산 거리는 0.8 × 수직 확산 거리 정도

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    10

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    11

    4. 저온 공정 • 감광막을 mask로 사용할 수 있어 mask material의 etching 생략가능 • 감광막 두께: dose의 0.0001%보다 작게 할 수 있는 두께

    5. 높은 처리량

    ☞ 주사법, 진공 만드는 시간, 웨이퍼 냉각, 주입 시간, 웨이퍼 이송 및 장착 시간

    6. 불순물 공급원 • 가스를 사용하므로 간단하고 안전 • 가스가 없는 경우 고체를 가열하여 증기를 얻어서 할 수 있음

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    12

    IV. 비정질에서의 주입 이온의 분포

    1. 분포범위 (distribution range) • ion range (R) • projection range (Rp)

    ☞ 가속된 이온이 target를 때리면 implantation, reflection, sputtering

    분포

    수직거리 수평거리

    수직분포

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    13

    2. 에너지 손실 방정식

    • 가속된 이온은 target atom과의 상호작용 • atom에 있는 전자와 이온 • atom의 핵과 이온

    • 에너지 손실 방정식

    • Sn(E) : nuclear stopping power • Se(E) : electronic stopping power • N : target의 원자 농도 [원자/cm3]

    • ion range

    ( ) ( ){ }EeSEnSNdxdE

    +=−

    ( ) ( ){ }∫ ∫−

    +==R

    0

    1E

    0 endEESES

    N1dxR 0

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    14

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    15

    3. Gaussian Distribution • LSS (Lindhard, Scharff, Schiott) 이론:

    target가 비정질(amorphous)인 경우

    φ[이온/cm2] : 이온 주입양(dose)

    RP[cm] : 이온 투사 범위

    ∆RP[cm] : 투사 범위 표준편차

    C(x)[이온/cm3] : 이온 농도

    ( ) ( )

    −−

    ∆πφ

    = 2p

    2p

    p R2Rx

    expR2

    xC

    ( )pp

    pmax R4.0

    R2RxCC

    ∆φ

    =∆πφ

    ===

    ( ) maxpp C6065.0RRC =∆±

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    16

    0.6065 ±1.00 0.5 ±1.18 10-1 ±2.14 10-2 ±3.04 10-3 ±3.72 10-4 ±4.29 10-5 ±4.08 10-6 ±5.25 10-7 ±5.67

    maxp

    p C/RRx

    C

    ∆−

    p

    p

    RRx

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    17

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    18

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    19

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    20

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    21

    4. 주입 이온의 확산

    • D[cm2/sec] : 확산 계수 • t[sec]: 확산 시간

    5. 주입된 이온의 측면 퍼짐

    ( )( )

    ( )

    +∆

    −−

    +∆π

    φ=

    Dt4R2Rx

    expDt4R2

    t,xC 2p

    2p

    212

    p

    ( )

    −−

    >∆<θ

    ⋅πφ

    = 2

    2t

    x2xx

    expx

    cos2

    )x(C

    t22

    t22

    p2 sinycosRx θ∆+θ∆=∆

    pp Rx,Rx ∆=∆=

    =∆y 측면 퍼짐의 표준편차

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    22

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    23

    ☞ 마스크 아래에 생기는 측면 퍼짐에 대한 계산치들의 비교

    1 1

    (여기서, 이온 빔과 X축과의 경사각이 0° 와 8° 이며, RP= 1.566Å, ∆RP= 580Å, ∆x= 653Å을 가정)

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    24

    V. 단결정에서의 주입 이온의 분포

    (a) [110]축을 따라서 볼 때, (b) [110]축과 10°경사진 방향을 따라서 볼 때,

    (c) [100]축을 따라서 볼 때, (d) [100]축과 7°경사진 방향을 따라서 볼 때.

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    25

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    26

    (a) (b) (c)

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    27

    이온 에너지 (keV)

    채 널 방 향 [110] [111] [100]

    B 30 4.2º 3.5º 3.3º 50 3.7º 3.2º 2.9º

    N 30 4.5º 3.8º 3.5º 50 4.0º 3.4º 3.0º

    P 30 5.2º 4.3º 4.0º 50 4.5º 3.8º 3.5º

    As 30 5.9º 5.0º 4.5º 50 5.2º 4.4º 4.0º

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    28

    VI & VII. 손상과 어닐링

    1. 손상 덩어리

    • E : ion energy

    • Ed : displacement energy

    1) Ed

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    29

    2) 손상 덩어리 형성

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    30

    2. 실리콘에서의 결함

    1) 빈자리 -틈새 짝 (vacancy-interstitial pair)

    2) 빈자리-불순물 짝 (vacancy-impurity pair)

    3) 빈자리-빈자리 짝(divacancy)

    4) 전위 루프 (dislocation loop)

    5) 빈자리 또는 틈새의 덩어리 (cluster)

    6) 심하게 불규칙한 실리콘 배치 (heavily disordered silicon)

    7) 비정질 실리콘 (amorphous silicon)

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    31

    3. 손상 분석 기기

    1) TEM: 전자의 Bragg 반사, 높은 배율

    2) back scattering electron microscope: Coates-Kikuchi 패턴

    3) RBS: H, He ion beam, defect & crystallinity

    4) EPR, ESR: RF field absorption

    5) optical:

    1.25 µm/1eV 흡수, 1.8 µm/0.7eV 빛 흡수

    굴절률의 변화: a-Si에서 굴절률이 최대

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    32

    4. 손상의 구조적 특징

    1) 가벼운 이온이 만드는 손상 100 keV, B+

    Se = 0.02 keV/Å → dominant Sn = 0.002 keV/Å

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    33

    cluster : Frenkel defects vacancies 손상 중심으로 이동 Si lattice의 displacement

    2) 무거운 이온이 만드는 손상

    100 keV, As+

    Sn = 1.3 × 103 keV/ µm → dominant

    Se = 2.2 × 102 keV/ µm

    cluster : 튕겨나간 Si atom

    Si atom이 만드는 displacement

    Si 결정의 비정질화

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    34

    3) P, Ar, Si 이 만드는 손상

    Si lattice 원자의 일부는 disorder

    일부는 국부적으로 비정질화

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    35

    5. 어닐링 • 목적 : strain, defect를 줄이고, 결정성 회복 carrier mobility 회복(불순물 활성화) • 온도 : 400∼1000℃ 600℃에서 비정질이 epi-layer형성 • 시간 : 15∼30분 • reverse annealing 효과 : 500∼600℃ • evaluation : carrier mobility ; dopant activation leakage current ; carrier life time에 관계

    450℃ 부분적 활성화, 부분적 손상회복 600℃ 에피막의 재결정, 비정질의 부분적 활성화,

    비정질이외의 상태의 부분적 활성화 900℃ 고농도 붕소 주입의 완전 활성화, 이동도의 완전 회복 1000℃ 소수 캐리어 수명의 완전 회복

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    36

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    37

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    38

    VIII. 소자 및 집적 회로 응용

    1. Advantage

    1) throughput 이 크다.

    2) 낮은 온도에서 annealing이 가능하다. (900∼1000 ℃)

    process의 heat cycle에 맡길 수 있다.

    3) 마스크 재료

    • 재료의 두께 : RP + 3△RP • 감광막 사용 가능 : 60% 실리콘과 같은 효과

    4) 낮은 도핑이 가능 : 1,000 Ω/sq.

    확산에서 보다 10배 큰 저항 → linear IC의 packing density 증가

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    39

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    40

    2. MOS 집적 회로에의 응용

    1) 문턱 전압 조절

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    41

    채널 목 적 주입원자 사용 시작한 년도

    P

    enhancement VTE 감소 B 1969

    depletion VTD 증가 B 1969

    field VTF 증가 P, As 1972

    N

    enhancement VTE 증가 B 1973

    depletion VTD 감소 P, As 1973

    field VTF 증가 B 1973

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    42

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    43

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    44

    2) shallow 접합 (1) 저에너지 (< 20keV) (2) amorphization (3) thin film cover (4) RTA annealing

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    45

    3. GaAs doping 1) 가열의 어려움과 passivation

    2) high energy implant

    n-channel : 350 keV, 1012/cm2의 Se

    3) low contact resistance

  • W. Y. Choi, B.-G. Park, and J. D. Lee, Fundamentals of Silicon IC Processes

    46

    4. 손상의 직접적인 이용 1) contact 저항 감소 (N형 silicon) 2) etching profile : 산화층에 ion damage를 줌 3) yield 향상 : gettering 4) SRAM cell 에서 누설전류 증가

    • Ne implant : n+-p 또는 p+-n 접합

    이온 주입 공정I. 서 론II. 이온 주입 장비Slide Number 4Slide Number 5Slide Number 6Slide Number 7Slide Number 8 III. 이온 주입의 특징 및 응용Slide Number 10Slide Number 11 IV. 비정질에서의 주입 이온의 분포Slide Number 13Slide Number 14Slide Number 15Slide Number 16Slide Number 17Slide Number 18Slide Number 19Slide Number 20Slide Number 21Slide Number 22Slide Number 23V. 단결정에서의 주입 이온의 분포Slide Number 25Slide Number 26Slide Number 27VI & VII. 손상과 어닐링Slide Number 29Slide Number 30Slide Number 31Slide Number 32Slide Number 33Slide Number 34Slide Number 35Slide Number 36Slide Number 37 VIII. 소자 및 집적 회로 응용Slide Number 39Slide Number 40Slide Number 41Slide Number 42Slide Number 43Slide Number 44Slide Number 45Slide Number 46