Ｎ i シリサイド電極形成にともなう　　　　　　　　　　　　欠陥導入過程の考察

一色俊之１ ，西尾弘司１ ，溝部誠２ ，中村勇１， 深田卓史３ ，吉本昌弘１ ，播磨弘１

１ 京都工芸繊維大学大学院工芸科学研究科２ 京都工芸繊維大学電子情報工学科３ WaferMasters Inc.

日本顕微鏡学会第 63 回学術講演会　 2007 年 5 月 20 日 , 朱鷺メッセ（新潟）

Introduction 　①MOS トランジスタの微細化：低消費電力・高速動作・生産性向上　

Source DrainGate

MOSFET

低コンタクト抵抗化：シリサイド

ソースドレインの極浅接合 (Ultra Shallow Junction)

　　　　　　　　　　 高キャリア濃度化

スケーリング則に基づいた，

　　ゲート（チャネル）長短縮　　低電圧化　　ゲート絶縁膜の極薄化　　 etc．．．．

低抵抗電極形成： Ni シリサイド

素子製造（電極形成）に問題

浅い接合

低 VD 化

高濃度ドープ

チャネル長：短

Introduction 　②

シリサイド化反応で，電極下に欠陥が生成（ピラミッド欠陥（スパイク欠陥））

リーク電流の発生　× 消費電力増大，動作不良，素子破壊

Source DrainGate

MOSFET

pyramid 欠陥

リーク電流

極浅接合 (USJ) 　　高キャリア濃度低抵抗電極（ Ni シリサイド）

Ｎｉシリサイド層

目的：断面ＴＥＭ法によるピラミッド欠陥形成過程の解明

Ni シリサイドとピラミッド欠陥

　△　積層欠陥　　　ダイヤモンド構造の｛１１１｝面のすべり多面体

　○　シリサイド相の貫入　　 Si と整合する結晶格子　　　　　⇒　ＮｉＳｉ２（ × 蛍石型高温相　　○ 非蛍石型低温相）

{ １１

１}

Ｓｉ

{111} Si

ピラミッド欠陥の構造

・　Ｓｉと同一の結晶格子

・　 Si{111} 面を境界，格子のずれ

・　Ｓｉより暗いコントラスト

・　積層欠陥コントラスト ( 縞状 ) が不明瞭

Ｓｉ基板

ＮｉＳｉ層

高キャリア濃度基板（ p＋）

低キャリア濃度基板（ p－）

アクセプタイオン打ち込み

Ni-silicide

p-type Si wafer

Ni

p-type Si wafer

10nm

Ｎｉ sputtering 　 (R.T)

Annealing systemsHot-plate annealing 10 min

wafer

hot plate

Ta = hot plate temperature

473K~723K

Si(001) Si(001)

10min in N2

試料作製と熱処理

低キャリア濃度基板（ p－）

高キャリア濃度基板（ p＋）

無欠陥・結晶性良好

欠陥コントラスト有・結晶性不良

高濃度イオン打ち込みによる表層欠陥の残留

熱処理前の Niスパッタ基板

Ni層

Ni層

Ｎｉシリサイド形成と欠陥生成　①

高キャリア濃度基板（ p＋）

低キャリア濃度基板（ p－）

熱処理前

225℃

275℃

300℃

ピラミッド欠陥の発生

残留欠陥近傍に格子歪

残留欠陥の存在

NiNi22SiSi 層の形成層の形成

NiSi 層の形成

• 高キャリア濃度試料のみピラミッド欠陥発生• 300℃ 付近の熱処理で発生が顕著

Ｎｏｔ　ｏｂｓｅｒｖｅｄ

Ｎｏｔ　ｏｂｓｅｒｖｅｄ

高キャリア濃度基板（ p＋）

低キャリア濃度基板（ p－）

325℃

350℃

400℃

450℃

Ｎｉシリサイド形成と欠陥生成 ②

ピラミッド欠陥なし

ピラミッド欠陥有

全温度域でピラミッド欠陥の発生なし

界面ラフネス大

NiSi の単層化

Si-Ni シリサイド界面の HRTEM 観察

225oC

熱処理前

225oC

275oC

Si 基板

Si 基板

Si 基板

Ni2Si 層

Ni2Si 層

NiSi 層

残留欠陥

高キャリア濃度基板（ p＋）

NiSi2 層

NiSi2 層

Ni 層

{111} 界面

欠陥・格子歪

Annealing temp.

= 573K (300oC)

Si-Ni シリサイド界面の HRTEM 観察

Si 基板

Si 基板

積層

欠陥

NiSi 層

高キャリア濃度基板（ p＋）

ピラミッド欠陥の発生初期

{111

} Si

Annealing temp.

= 573K (300oC)

Si-Ni シリサイド界面の HRTEM 観察

Annealing temp.

= 598K (325oC)

NiSi 層

Si 基板 Si 基板

Ni2Si 層

NiSi 層

高キャリア濃度基板（ p＋）

{111

} Si

{111

} Si

{111} Si

{111} Si

• 低キャリア濃度試料– 全温度域でピラミッド欠陥は観察されず

• 高キャリア濃度試料　　　基板内欠陥（残留欠陥）の存在– 225℃ ～ 275℃ 　 シリサイド化進行と残留欠陥の一部侵食　　歪コントラスト– 300℃ ～ 325℃ 　 ピラミッド欠陥の形成顕著　　←　Ｎｉ２ＳｉからＮｉＳｉへの相変態温度

域– 350℃ ～ 400℃ 　 界面の凹凸大きく，凹部下層に微細なピラミッド欠陥– 450℃ 　　　　　　　ピラミッド欠陥の発生なし　　⇒　ピラミッド欠陥生成温度域を通過　

ピラミッド欠陥形成の温度領域

ピラミッド欠陥形成 ：　相変態と残存欠陥の関連を示唆

残留欠陥

Ni2Si NiSi⇒

Ni Ni⇒ 2Si

Ni2Si の成長 ⇒ 残留欠陥消滅：不完全 界面応力による歪みコントラスト

残留原因：高濃度注入？　　　　　　　 アニール不足？

ピラミッド欠陥形成

NiSi

～ 30nm

～ 15nm ～ 20nm

欠陥なしピラミッド欠陥

界面ラフネス増大

再熱処理とピラミッド欠陥

450℃

225℃ ：Ｎｉ２Ｓｉ + 残留欠陥・格子歪み

300℃ ：ＮｉＳｉ（Ｎｉ２Ｓｉ）+ ピラミッド欠陥

熱処理前

460℃

460℃

ＮｉＳｉ，ピラミッド欠陥なし

ＮｉＳｉ，ピラミッド欠陥なし

ＮｉＳｉ，ラフ凹部にピラミッド欠陥残存

相変態温度域の滞留がピラミッド欠陥生成を誘起

一度生成したピラミッド欠陥は再熱処理では消失しない

再

再

• ピラミッド欠陥の構造　　｛１１１｝界面で Si と整合した結晶格子・同一パターン

• 貫入シリサイド相（ NiSi2 　非蛍石型構造）　　

• ピラミッド欠陥の生成　　 相変態温度（ 300℃ 近傍）での滞留

イオン打ち込みの残留欠陥　　残留欠陥 ⇒ 応力・歪集中 ⇒積層欠陥形成 ⇒ Ｎｉ拡散進行　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　

　 ⇒　ピラミッド欠陥形成　

• 再アニール処理 ピラミッド欠陥のアニール除去は困難　　　　（シリサイド化進行で消失するが界面のラフネス増大）

ま　と　め

ピラミッド欠陥形成に関与

熱処理温度域の選択・残留欠陥の除去　　　　　　　　　　　　　　　　　　⇒　ピラミッド欠陥形成を抑制